DE2354599A1 - Schaetzwertbildner fuer einen codierer fuer differenz-pulscodemodulation - Google Patents
Schaetzwertbildner fuer einen codierer fuer differenz-pulscodemodulationInfo
- Publication number
- DE2354599A1 DE2354599A1 DE19732354599 DE2354599A DE2354599A1 DE 2354599 A1 DE2354599 A1 DE 2354599A1 DE 19732354599 DE19732354599 DE 19732354599 DE 2354599 A DE2354599 A DE 2354599A DE 2354599 A1 DE2354599 A1 DE 2354599A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- delay
- output
- delay element
- estimator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
Description
Schätzwertbildner für einen Codierer für Differenz-Pulscodemodulation.
(Zusatz zu Patent . - (P 22 60 264.8))
Die Erfindung betrifft einen Schätzwertbildner für einen
Codierer für Differenz-Pulscodemodulation, bei dem Elemente zur Ausführung arithmetischer und gegebenenfalls logischer
Operationen und aus digitalen oder analogen Schieberegistern bestehende Verzögerungselemente verwendet werden, deren Verzögerungszeit
ein Abtastintervall oder ein ganzzahliges Vielfaches eines Abtastintervalls beträgt, bei dem jeder quantisierte
Schätzfehler frühestens zu dem Schätzwert beiträgt,
der im zeitlich übernächst nachfolgenden Abtastintervall
verwendet wird, und bei dem die Schätzwertbildung mit einer Verzögerung beginnt und mit einer Verzögerung endet.
Die Differenz-Pulscodemodulation (DPCM) wird vorzugsweise
dort angewendet, wo ein elektrisches Analogsignal oder ein Digitalsignal hoher Bitrate in ein Digitalsignal niedriger
Bitrate umgesetzt wird. Das Prinzip der DPCM ist beispielsweise aus den "Proceedings of the 1972 International Conference
on Communications", Philadelphia, Pennsylvania, V.St.A.
19. bis 21.6.1972 bekannt.
Das Wesentliche eines insbesondere für die Fernsehübertragungstechnik
geeigneten Übertragungssystems für DPCM ist in Fig. 1 gezeigt. Die Anordnung enthält einen Systemeingang
T, eine Subtrahierschaltung 2, einen Digital-Analog-Umsetzer 4, einen Quantisierer 5, einen digitalen Übertra-
VPA 9/640/3011 b Wke/Ky
5 09820/0465
gungskanal 7, einen sendeseitigen Schätzwertbildner. 8 mit Schätzwertbildnereingang 6 und Schätzwertbildnerausgang 3»
eine empfangsseitige Decodierschaltung 9 und einen Systemausgang 10.
Die Amplitudenwerte der Abtastproben eines zu übertragenden Original signal s werden über den Systemeingang 1 dem positiven
Eingang der Subtrahierschaltung 2 zugeführt, deren negativem Eingang Schätzwerte zugeführt werden und deren
Ausgang Schätzfehler an den Eingang des Quantisierers 5 weiterleitet. Der Ausgang des Quantisierers 5· gibt quantisierte
Schätzfehler sowohl über den Schätzwertbildnereingang 6 an den Eingang des sendeseitigen Schätzwertbildners
als auch an den Eingang des digitalen Übertragungskanals 7 ab. Der sendeseitige. Schätzwertbildner 8 führt über den Schätzwertbildnerausgang
3 dem negativen Eingang der Subtrahierschaltung 2 Schätzwerte zu.
Sofern die über den Sygtemeingang 1 einlaufenden Amplitudenwerte
des Originalsignals durch analoge Spannungswerte und die den sendeseitigen Schätzwertbildner 8 verlassenden
Schätzwerte digital dargestellt sind, ist zwischen Schätzwertbildnerausgang 3 und dem negativen Eingang der Subtrahierschaltung
2 der Digital-Analog-Umsetzer 4 erforderlich. Andernfalls entfällt dieser.
Die über den digitalen Übertragungskanal 7 übertragenen quantisierten Schätzfehler werden der empfangsseitigen Decodierschaltung
9 zugeführt, welche das decodierte Signal über den Systemausgang 10 zur weiteren Verarbeitung abgibt.
Die Erfindung bezieht sich auf den sendeseitigen Schätzwertbildner
8. Schätzwertbildner bestehen vorzugsweise aus Elementen zur Durchführung arithmetischer Operationen wie Ad-
VPA 9/640/3011 b - 3 -
509820/0465
dition, Subtraktion, Multiplikation mit einem Bewertungsfaktor und aus Verzögerungselemente, welche mit Schieberegistern
realisiert sind. Zusätzlich können Elemente zur Durchführung logischer Operationen vorhanden sein. Die Verzögerungszeiten
der Verzögerungselemente sind ein Abtastintervall oder ein ganzzahliges Vielfaches eines Abtastintervalles.
Die Verzögerungselemente können als Abtast-Halte-Glieder
realisiert sein, sofern die Elemente zur Durchführung arithmetischer Operationen in Analogtechnik
realisiert sind. Sie können als bistabile Kippstufen oder beispielsweise als MOS-Schieberegister ausgebildet sein, sofern
die Elemente zur Durchführung arithmetischer Operationen in Digitaltechnik realisiert sind.
Beim Systementwurf oder bei der Analyse eines Schätzwertbildners
benutzt man die Vorstellung, die arithmetischen und eventuellen logischen Operationen und die Quantisierung
würden in verschwindend kurzen Zeiträumen durchgeführt und die Verzögerungselemente würden tatsächlich das zu verzögernde Signal zwischen ihrem Eingang und ihrem.Ausgang
um ein oder mehrere Abtastintervalle verzögern. Arithmetische und logische Operationen und die Quantisierung können
jedoch mit technischen Schaltungen nur in endlichen Zeiträumen durchgeführt werden« Andererseits brauchen Verzögerungselemente
dann, wenn Abtastproben und nicht zeitkontinuierliche Signale zu verarbeiten sind^ das zu verzögernde
Signal zwischen ihrem Eingang und ihrem Ausgang nicht exakt um ein oder mehrere Abtastintervalle zu verzögern. Man
verwendet in diesem Fall als Verzögerungselemente Schieberegister, die mit einem Taktsignal von der Frequenz angesteuert
werden, mit der dem Originalsignal die Abtastproben entnommen werden. Kurze Zeit, nachdem ein Taktimpuls dem
Takteingang eines solchen Schieberegisters zugeführt worden ist, erscheint am Signalausgang des Schieberegisters der
VPA 9/640/3011 b - 4 -
509820 /04.65'
nächstfolgende Signalwert. Diese kurze Zeit ist die Übernahmezeit
des Schieberegisters und den Bruchteil eines Abtastintervalles lang. Während der restlichen Zeit eines
Abtastinterval-les bleibt der Signalwert am Signalausgang
des Schieberegisters gleichbleibend. Die restliche Zeit steht für die Durchführung der arithmetischen und logischen
Operationen und der Quantisierung zur Verfügung.
Bei der Realisierung von DPCM-Systemen ist die für diese
Operationen und die Quantisierung zur Verfügung stehende Rechenzeit vielfach ein wichtiges Problem, zum Beispiel
bei der Verarbeitung von Fernsehsignalen wegen der Höhe der Abtastfrequenz. Das Problem tritt auf der Sendeseite
in der aus dem Quantisierer 5, dem sendeseitigen Schätzwertbildner 8 und der Subtrahierschaltung 2 gebildeten geschlossenen
Schleife auf. In bekannten Sohaltungsanordnungen
werden während des Zeitraumes eines Abtastintervalles in dieser Schleife die folgenden Operationen der Reihe nach
dur enge führt: *
Subtraktion des Schätzwertes vom Abtastwert in der Subtrahierschaltung
2, Quantisierung des Schätzfehlers im Quantisierer 5, Berechnung des Schätzwertes im Schätzwertbildner
im einzelnen mit Übernahmezeit eines oder mehrerer Schieberegister und Rechenzeit für die arithmetischen und logischen
Operationen, und eventuell Digital-Analog-Umsetzung des Schätzwertes im Digital-Analog-Umsetzer 4. In der Summe tritt
die Übernahmezeit der Schieberegister im Regelfall nur einfach auf.
Schätzwertbildner bilden Schätzwerte, indem sie zeitlich früher zugeführte quantisierte Schätzfehler geeignet kombinieren.
VPA 9/640/3011 b - 5 -
509820/0465
Üblicherweise trägt bei der Berechnung eines Schätzwertes der zu einer Abtastprobe des zu übertragenden Signales
gehörige quantisierte Schätzfehler zum Schätzwert für die zeitlich direkt nachfolgende Abtastprobe und zu den zeitlich
später folgenden Schätzwerten bei.
In manchen Fällen jedoch trägt er frühestens zum Schätzwert
für die übernächst nachfolgende Abtastprobe bei. Beispiele für solche Schätzwertrechner sind aus den "Proceedings of
the 1972 International Conference on Communications", Philadelphia, Pa., V.St.A., 19.-21. Juni'1972 bekannt.
Die Anwendung der dort beschriebenen Schätzwertbildner gestattet
es, auf die über den digitalen Übertragungskanal 7 übertragenen Codeworte das punktverschachtelte Bildwiederholverfahren
anzuwenden.
Bei bekannten Schaltungen dieser Art werden die arithmetisehen
Operationen zur" Bildung eines Schätzwertes zum Teil in denjenigen Abtastintervallen durchgeführt, in denen die
zu dem Schätzwert beitragenden quantisierten Schätzfehler dem Schätzv^ertbildner zugeführt werden, und zum übrigen Teil
in demjenigen Abtastintervall, in dem der Schätzwert von der Abtastprobe des Originalsignales subtrahiert wird.
Nach dem Hauptpatent ist es vorteilhaft, wenn die Schätzwertbildung
mit einer Verzögerung beginnt und mit einer Verzögerung endet.
Denn wenn diese beiden Verzögerungen, welche durch Schiebegegister
realisiert sind, an ihrem Takteingang zur gleichen Zeit einen Taktimpuls erhalten, wird der am Eingang des
Schätzwertbildners anliegende quantisierte Schätzfehler
unverzüglich in ein Schieberegister eingehen und am Ausgang
VPA 9/640/3011b - 6 -
50982 0/0465
des Schätzwertbildners steht nach der kurzen Übernahmezeit des Schieberegisters der Schätzwert an. Auf diese Weise
sind während des Zeitraumes eines Abtastintervalles in der aus dem Quantisierer 5» dem sendeseitigen Schätzwertbildner 8,
dem eventuell vorhandenen Digital-Analog-Umsetzer 4 und der Subtrahier schaltung 2 gebildeten geschlossenen Schleife nur
eine Quantisierung, eine Subtrahierung, eventuell eine Digital-Analog-Umsetzung und die Übernahme durch ein Schieberegister
durchzuführen. Alle sonstigen arithmepischen und
logischen Operationen zur Schätzwertbildung werden im Gegensatz zu älteren bekannten Verfahren dazu parallel durchgeführt.
Ausgehend von bekannten Algorithmen zur Schätzwertbildung können erfindungsgemäße Algorithmen zur Schätzwertbildung,
die mit einer Verzögerung beginnen und mit einer Verzögerung enden, gefunden werden, indem die bekannten Schaltungen entsprechend
den Regeln der Algebra der Blockschaltbilder, jedoch ohne Veränderung'der Anzahl und Bewertungsfaktoren von
Bewertungsmultiplizierern so verändert werden, daß sie mit einer Verzögerung beginnen und mit einer Verzögerung enden.
Dabei erhöht sich im allgemeinen der Aufwand für Verzögerungselemente,
weil entweder deren Anzahl sich erhöht oder zusätzliche Abgriffe angebracht werden müssen. Dieser
Mehraufwand ist der Preis für die Gewinnung von Rechenzeit.
Da sich dabei jedoch die Anzahl der in der Realisierung aufwendigen
Bewertungsmultiplizierer nicht erhöht, ist es vorteilhaft, bei der Suche nach neuen erfindungsgemäßen Schätzwertbildnern,
die mit je einer Verzögerung beginnen und enden, von bekannten Algorithmen auszugehen, die eine minimale Anzahl
von Bewertungsmultiplizierern benötigen.
VPA 9/640/3011 b - 7 -
509820/0A65
Die Algebra der Blockschaltbilder ist aus dem Buch von
Merz, "Grundkurs der Regelungstechnik", 2. Auflage,
Verlag Oldenbourg, 1964, bekannt. *
Merz, "Grundkurs der Regelungstechnik", 2. Auflage,
Verlag Oldenbourg, 1964, bekannt. *
Im Hauptpatent sind Ausführungsbeispiele zu Schätzwertbildnern angegeben, die mit je einem Verzögerungselement
beginnen und enden.
beginnen und enden.
Aufgabe der Erfindung ist es, ein weiteres besonders vorteilhaftes
Ausführungsbeispiel eines derartigen Schätzwertbildners anzugeben.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß eine
erste Addierschaltung vorgesehen ist, deren erster Eingang
über ein erstes Verzögerungselement mit dem Schätzwertbildnereingang und deren Ausgang über ein zweites Verzögerungselement, einen ersten Bewertungsmultiplizierer und ein drittes Verzögerungselement mit deren zweiten'Eingang verbunden sind, daß eine zweite*Addierschaltung vorgesehen ist, deren ersten' Eingang mit dem Ausgang des ersten Bewertungsmultiplizierers verbunden ist, daß eine dritte Addierschaltung
vorgesehen ist, deren erster Eingang mit dem ersten Eingang der ersten Addierschaltung, deren zweiter Eingang über ein
viertes Verzögerungselement mit dem Ausgang der zweiten
Addierschaltung und deren Ausgang- über ein fünftes Verzöge-.rungselement und einen zweiten Bewertungsmultiplizierer mit dem zweiten Eingang der zweiten Addierschaltung verbunden
sind, daß eine vierte Addierschaltung vorgesehen ist* deren erster Eingang mit dem Ausgang der zweiten Addierschaltung
und deren Ausgang über ein sechstes Verzögerungselement mit dem Schätzwertbildnerausgang verbunden sind und daß eine
fünfte Addierschaltung vorgesehen ist, deren erster Eingang mit dem ersten Eingang der ersten Addierschaltung, deren
über ein erstes Verzögerungselement mit dem Schätzwertbildnereingang und deren Ausgang über ein zweites Verzögerungselement, einen ersten Bewertungsmultiplizierer und ein drittes Verzögerungselement mit deren zweiten'Eingang verbunden sind, daß eine zweite*Addierschaltung vorgesehen ist, deren ersten' Eingang mit dem Ausgang des ersten Bewertungsmultiplizierers verbunden ist, daß eine dritte Addierschaltung
vorgesehen ist, deren erster Eingang mit dem ersten Eingang der ersten Addierschaltung, deren zweiter Eingang über ein
viertes Verzögerungselement mit dem Ausgang der zweiten
Addierschaltung und deren Ausgang- über ein fünftes Verzöge-.rungselement und einen zweiten Bewertungsmultiplizierer mit dem zweiten Eingang der zweiten Addierschaltung verbunden
sind, daß eine vierte Addierschaltung vorgesehen ist* deren erster Eingang mit dem Ausgang der zweiten Addierschaltung
und deren Ausgang über ein sechstes Verzögerungselement mit dem Schätzwertbildnerausgang verbunden sind und daß eine
fünfte Addierschaltung vorgesehen ist, deren erster Eingang mit dem ersten Eingang der ersten Addierschaltung, deren
VPA 9/640/3011 B - 8 -
509 8-2 0/0465
zweiter Eingang über ein siebentes Verzögerungselement mit dem Schätzwertbildnerausgang und deren Ausgang über
einen dritten Bewertungsmultiplizierer mit dem zweiten
Eingang der vierten Addierschaltung verbunden sind.
Bei dieser Lösung wird von einem Schätzwertbildner nach einem anderen Vorschlag ausgegangen, der anhand der Fig. 2 beschrieben
wird. Dieser enthält Addierschaltungen 11 bis 15, Verzögerungselemente 16 bis 18 und Bewertungsmultiplizierer
19 bis 21. -
Der Schätzwertbildner nach Fig. 2 läßt sich in ein erstes 11, 16, 19, zweites 12, 13, 17, 20 und drittes 14,
15, 18, 21 Filter zerlegen. Das Eingangssignal des ersten
Filters ist der über den Schätzwertbildnereingang 6 zugeführte quantisierte Schätzfehler. Das Ausgangssignal des
ersten Filters ist die um eine Zeilendauer minus ein Abtastintervall verzögerte und mit dem Bewertungsfaktor 0,5
multiplizierte Summe aus dem quantisierten Schätzfehler und dem Ausgangssignal des ersten Filters selber. Die Eingangssignale
des zweiten Filters sind das Ausgangssignal des ersten Filters und der quantisierte Schätzfehler. Das
AusgangsSignal des zweiten Filters ist die um eine Zeilendauer plus ein Abtastintervall verzögerte und mit dem Bewertungsfaktor
0,5 multiplizierte Summe aus dem quantisierten Schätzfehler und dem Ausgangssignal des zweiten Filters
selber zuzüglich des Ausgangssignales der ersten Filters. Die Eingangssignale des dritten Filters sind das Ausgangssignal
des zweiten Filters und der quantisierte Schätzfehler. Das Ausgangssignal des dritten Filters ist die um zwei Abtastintervalle
verzögerte und mit dem Bewertungsfaktor 0,75 multiplizierte Summe aus dem quantiisierten Schätzfehler und
dem Ausgangssignal des zweiten Filters. Das Ausgangssignal
VPA 9/640/3011 b - 9 -
509820/0465
des dritten Filters ist identisch mit dem Schätzwertbildnerausgangs
signal.
Ein Nachteil des Schätzwertbildners nach Fig. 2 besteht in manchen Anwendungsfällen darin, daß nach Zuführen des
quantisierten Schätzfehlers an den Schätzwertbildnereingang 6 nacheinander drei Zeitdauern für je eine Addition
und die Übernahmezeit eines Flip-Flops (Verzögerungselment) vergehen, bevor der Schätzwert für das nächste Abtastintervall
am Schätzwertbildnerausgang erscheint."Die Multiplikationen mit.0,5 in dem ersten 19 und zweiten 20 Bewertungsmultiplizierer
geschehen verzögerungsfrei, wenn sie in bekannter Weise in der digitalen Schaltungstechnik ohne
Bauelemente durch reine Verdrahtung realisiert werden.
Für die praktische Ausführung der Erfindung ist es vorteilhaft,
wenn das erste Verzögerungselement, das sechste Verzögerungselement und das siebente Verzögerungselement je eine Verzögerungszeit
der Dauer eines Abtefstintervalles aufweisen,
wenn das zweite Verzögerungselement eine Verzögerungszeit der Dauer eine Zeile minus dreier Abtastintervalle, aufweist,
wenn das dritte Verzögerungselement und das vierte Verzögerungselement je eine Verzögerungszeit der Dauer zweier
Abtastintervalle aufweisen, wenn das fünfte Verzögerungselement eine Verzögerungszeit der Dauer einer Zeile minus
eines Abtastintervalles aufweist, wenn der erste Bewertungsmul tipli zier er und der zweite Bewertungsmultiplizierer je
einen Bewertungsfaktor 0,5 aufweisen und wenn der dritte Bewertungsmultiplizierer
einenBewertungsfaktor von 0,75 aufweist.
Anhand eines Ausführungsbeispiels wird die Erfindung nachstehend näher erläutert.
VPA 9/640/3011 b - 10 -
509 820/0465
Der Schätzwertbildner nach Fig. 3 enthält die Addierschaltungen 11 bis 15, Verzögerungselemente 22 bis 28
und die Bewertungsmultipli zier er 19 bis 21.
Die Wirkungsweise der Anordnung nach Fig. 3 ist die folgende.
Der Schätzwertbildner nach Fig. 3 läßt sich in das erste Verzögerungselement 22 und in ein viertes 11, 23»
19, 24, fünftes 12, 25, 13, 26, 20 und ein sechstes 14, 27, 28, 15, 21 Filter aufteilen.
Das Eingangssignal des vierten Filters ist der um ein Abtastintervall
verzögerte quantisierte Schätzfehler. Sein Ausgangssignal" ist die um eine Zeilendauer minus dreie;r- Abtastintervalle
verzögerte und mit 0,5 multiplizierte Summe aus dem Eingangssignal und dem um zwei Abtastintervalle verzögerten
Ausgangssignal des ersten Filters selber. Die Eingangssignale des fünf'ten Filters sind das Ausgangssignal ·
des vierten Filters und der um ein Abtastintervall.verzögerte quantisierte Schätzfehler. Sein Ausgangssignal ist die
um eine Zeilendauer minus ein Abtastintervall verzögerte und mit dem Bewertungsfaktor 0,5 multiplizierte Summe aus dem
um ein Abtastintervall verzögerten quantisierten Schätzfehler und dem um zwei Abtastintervalle verzögerten, Ausgangssignal
des fünften Filters selber zuzüglich des Ausgangssignales des vierten Filters. Die Eingangssignale des sechsten Filters
sind das Ausgangssignal des fünften Filters und der um ein Abtastintervall verzögerte quantisierte Schätzfehler. Das
mit dem Schätzwertbildnerausgangssignal identische Ausgangssignal des sechsten Filters ist die um ein Abtastintervall
verzögerte und mit 0,75 multiplizierte Summe aus dem um ein Abtastintervall verzögerten Ausgangssignal des sechsten
VPA 9/640/3011 b - 11 -
509820/0465
Filters selber und dem um ein Abtastintervall verzögerten
quantisierten Schätzfehler zuzüglich des um ein Abtastintervall
verzögerten Ausgangssignales des fünften Filters.
Das vierte, fünfte und sechste Filter führen im Prinzip die gleichen Operationen wie das erste, zweite bzw. dritte
Filter in dem Schätzwertbildner nach Fig. 2, lediglich in anderen Zeitlagen, durch.
Auf diese Weise werden zur Bildung eines Schätzwertes letzlich die Bildpunktwerte von sechs vorangegangenen
Bildpunkten mit unterschiedlichen Gewichten verwendet. Von diesen sechs Bildpunkten liegen einer in derselben,
drei in der vorangegangenen und zwei in der vorvorangegangenen Bildzeile.
Ein·, besonderer Vorteil dieses Schätzwertbildners nach
Fig. 3 besteht darin, daß die Berechnung des Schätzwertes mit einem Verzögerungselement beginnt und mit einem Verzögerungselement
endet, so daß der nächste Schätzwert um nur die Übernahmezeit eines Flip-Flops (Verzögerungselement)
nach der Übernahme des quantisierten Schätzfehlers in das
erste Verzögerungselement 22 verzögert am Schätzwertbildnerausgang 3 erscheint.
2 Patentansprüche
3 Figuren
VPA 9/640/3011 tfO982Q/(U6 5 . 12 -
Claims (2)
1.!Schätzwertbildner für einen Codierer für Differenz-
^ Pulscodemodulation, bei dem Elemente zur Ausführung arithmetischer und gegebenenfalls logischer Operationen
und aus digitalen oder analogen Schieberegistern bestehende Verzögerungselemente verwendet werden, deren Verzögerungszeit ein Abtastintervall oder ein ganzzahliges Vielfaches
eines Abtastintervalls beträgt, bei dem Jeder quantisierte Schätzfehler frühestens zu dem Schätzwert beiträgt, der
im zeitlich übernächst nachfolgenden Abtastintervall verwendet wird, und bei dem die Schätzwertbildung mit einer
Verzögerung beginnt und mit einer Verzögerung endet, nach Patent (P 22 60 264.8), dadurch gekennzeichnet
, daß eine erste Addierschaltung (11) vorgesehen ist, deren erster Eingang über ein erstes Verzögerungselement
(22) mit dem Schätzwertbildnereingang (6) und deren Ausgang über ein zweites Verzögerungselement (23),
einen ersten Bewertungsmultiplizierer (19) und ein drittes Verzögerungselement (24) mit deren zweiten Eingang verbunden
sind, daß eine zweite Addierschaltung (12) vorgesehen ist, deren ersten Eingang mit dem Ausgang des ersten Bewertungsmultiplizierer
s (19) verbunden ist, daß eine dritte Addierschaltung (13) vorgesehen ist, deren erster Eingang mit dem
ersten Eingang der ersten Addierschaltung (11), deren zweiter Eingang über ein viertes Verzögerungselement (25) mit
dem Ausgang der zweiten Addierschaltung (12) und deren Ausgang über ein fünftes Verzögerungselement (26) und einen
zweiten Bewertungsmultiplizierer (20) mit dem zweiten Eingang der zweiten Addierschaltung (12) verbunden sind, daß
eine vierte Addierschaltung (14) vorgesehen ist, deren erster Eingang mit dem Ausgang der zweiten Addierschaltung (12) und
VPA 9/640/3011 b - 13 -
509820/0465
deren Ausgang über ein sechstes Verzögerungselement (27)
mit dem Schätzwertbildnerausgang (3) verbunden sind und daß eine fünfte Addierschaltung (15) vorgesehen ist,
deren erster Eingang mit dem ersten Eingang der ersten Addierschaltung (11), deren zweiter Eingang über eine
siebentes Verzögerungselement (28) mit dem Schätzwertbildnerausgang (3) und deren Ausgang über einen dritten Bewertungsmultipli
zierer (21) mit dem zweiten Eingang der vierten Addierschaltung (14) verbunden sind.
2. Schätzwertbildner nach Anspruch 1, dadu'rch gekennzeichnet,
daß das erste Verzögerungselement (22), das sechste Verzögerungselement £27) und das
siebente Verzögerungselement (28) je eine Verzögerungszeit der Dauer eines Abtastintervalles aufweisen, daß das zweite
Verzögerungselement (23) eine Verzögerungszeit der Dauer einer Zeile minus dreier Abtastintervalle aufweist, daß
das dritte Verzögerungselement (24) und das vierte Verzögerungselement
(25) je eine Verzögerungszeit der Dauer zweier Abtastintervalle
aufweisen, daß das fünfte Verzögerungselement ' (26) eine Verzögerungszeit der Dauer eine Zeile minus eines
Abtastintervalles aufweist, daß der erste Bewertungsmultiplizierer (19) und der zweite Bewertungsmultiplizierer (20)
je einen Bewertungsfaktor 0,5 aufweisen und daß der dritte
Bewertungsmultiplizierer (21) einen Bewertungsfaktor von
0,75 aufweist.
VPA 9/640/3011
509 820/0465
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732354599 DE2354599C3 (de) | 1973-10-31 | Schätzwertbildner für einen Codierer für Differenz-Pulscodemodulation |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722260264 DE2260264C3 (de) | 1972-12-08 | 1972-12-08 | Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation |
DE19732354599 DE2354599C3 (de) | 1973-10-31 | Schätzwertbildner für einen Codierer für Differenz-Pulscodemodulation |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2354599A1 true DE2354599A1 (de) | 1975-05-15 |
DE2354599B2 DE2354599B2 (de) | 1976-01-29 |
DE2354599C3 DE2354599C3 (de) | 1976-10-07 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
DE2354599B2 (de) | 1976-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2605724C2 (de) | Digital-Analog-Umsetzer für PCM-codierte Digitalsignale | |
DE2831059C2 (de) | Integrierender Kodeumsetzer | |
EP0104470B1 (de) | Schneller DPCM-Kodierer | |
DE1909657C3 (de) | Digitales Filter | |
DE2523625A1 (de) | Digitalfilter | |
DE2638314A1 (de) | Digitale vorrichtung zur erzeugung einer durch ein datensignal phasenmodulierten und gefilterten welle | |
DE2315347A1 (de) | Verfahren und vorrichtung zur fortlaufenden decodierung von gruppen bildenden signalen | |
DE2501531B2 (de) | Digitale Schaltungsanordnung zum Umwandeln komprimierter differenz-pulscodemodulierter Signale in PCM-Signale | |
DE2260264C3 (de) | Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation | |
EP0176821B1 (de) | DPCM-Codierer mit verringerter interner Rechenzeit | |
EP0146652A1 (de) | Digitaler FM-Demodulator für digitalisierte FM-Signale | |
DE2724561C2 (de) | Adaptiver Entzerrer für breitbandige Signale | |
DE3621446A1 (de) | Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen | |
DE2354599A1 (de) | Schaetzwertbildner fuer einen codierer fuer differenz-pulscodemodulation | |
DE2354599C3 (de) | Schätzwertbildner für einen Codierer für Differenz-Pulscodemodulation | |
EP0221617B1 (de) | Digitales Tiefpassfilter | |
DE2514875C3 (de) | Anordnung mit einer vorbestimmten Übertragungskennlinie | |
EP0288783A2 (de) | Anordnung zur DPCM-Codierung von Fernsehsignalen | |
EP0397912A1 (de) | Verfahren und Netzwerkanordnung zur Gewinnung des Gradienten der Ausgangssignale eines gegebenen Netzwerkes zur Verarbeitung zeitdiskreter Signale bezüglich der Netzwerkparameter | |
DE2309048C3 (de) | Schatzwertbildner fur einen Codierer für Differenz-Pulscodemodulation | |
DE1912674B2 (de) | Digitales Filter | |
DE3506449C1 (de) | Korrelator | |
DE3540800A1 (de) | Binaeraddierer-zelle und aus solchen binaeraddierer-zellen zusammengesetztes schnelles addier- und multiplizierwerk | |
EP0218918B1 (de) | Codierer für mehrdimensionale Differenz-Pulscode-Modulation mit hoher Arbeitsgeschwindigkeit | |
DE2549032A1 (de) | Logisches geraet zur multiplikation von digitalen operanden mit vorzeichen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8340 | Patent of addition ceased/non-payment of fee of main patent |