DE2260264B2 - Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodul ation - Google Patents
Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodul ationInfo
- Publication number
- DE2260264B2 DE2260264B2 DE19722260264 DE2260264A DE2260264B2 DE 2260264 B2 DE2260264 B2 DE 2260264B2 DE 19722260264 DE19722260264 DE 19722260264 DE 2260264 A DE2260264 A DE 2260264A DE 2260264 B2 DE2260264 B2 DE 2260264B2
- Authority
- DE
- Germany
- Prior art keywords
- delay
- delay element
- estimator
- input
- sampling interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
Description
Die Erfindung betrifft ein Verfahren und Anordnungen zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation
(DPCM), bei dem Elemente zur Ausführung arithmetischer und gegebenenfalls logischer
Operationen und aus digitalen oder analoger Schieberegistern bestehende VerzögerungselementE
verwendet werdenderen Verzögerungszeit ein Ablast
Intervall oder ein ganzzahliges Vielfaches eines Abtasi:
Intervalls beträgt, und bei dem jeder quantisieru Sehätzfehler frühestens zu dem Schätzwert beiträgt
der im zeitlich übernächst nachfolgenden Abtastinter vall verwendet wird.
Ein älterer Vorschlag (DT-OS 2 256 112) befaßt siel
mit einem Delta-Modulationsverfahren, bei dem jedi Amplitudenprobe eines abgetasteten Analogsignal
durch ein I-Bit oder ein O-Bit dargestellt wird, das zwi
sehen zwei alternativen Änderiingswerten unterschei det. Demgegenüber wird bei der Differenz-Pulscode
modulation die Differenz zwischen zwei Abtastprobei in ein mehrere Bits umfassendes Codewort umgesetz
was eine niedrigere Abtastfrequenz und demzufolg
auch eine andersgeartete Schätzwertermittlung erfordert.
Die Differenz-Pulscodemodulation wird vorzugsweise dort angewendet, wo ein elektrisches Analogsignal
oder ein Digitalsignal hoher Bitrate in ein Digitalsignal 5 niedriger Bitrate umgesetzt wird. Das Prinzip der
DPCM ist beispielsweise aus den »Proceedings of the 1972 International Conference on Communications«,
Philadelphia. Pennsylvania, V. St A, 19. bis 21.6.1972,
bekannt.
Das Wesentliche eines, insbesondere für die Fernsehübertragungstechnik
geeigneten Übertragungssystems für DPCM ist in F i g. I gezeigt Die Anordnung enthält
einen Systemeingang I, eine Subtrahierschaltung 2, einen Digital-Analog-Umsetzer 4, einen Quantisierer 5,
einen digitalen Übertragungskanal 7, einen sendeseitigen Schätzwertbildner 8 mit Schätzwenbildnereingang
6 und Schätzwcrtbildncrausgang 3, eine empfangsseitige
Decodierschaltung 9 und einen Systemausgang 10.
Die Amplitudenwerte der Abtastproben eines zu tibertragenden Originalsignals werden über den Systemeingang
1 dem positiven Eingang uer Subtrahierschaltung 2 zugeführt, deren negativem Eingang
Schiit/werte zugeführt werden und deren Ausgang Schatzfehler an den Eingang des Quantisierers 5 abgibt.
Der Ausgang des Quantisierers 5 gibt quantisierte Schatzfehler sowohl über den Schätzwcrtbildnereingang
6 an den Eingang des sendeseitigcn Schätzwertbildners
8 als auch an den Eingang des digitalen Übertragungskanals 7 ab. Der sendeseitige Schätzwertbild- 3c
ncr 8 gibt über den Schätzwertbildnerausgang 3 Schätzwerte an den negativen Eingang der Subtrahierschaltung
2 ib.
Sofern die über den Systemeingang 1 einlaufenden Amplitudenwerte des Originalsignals durch analoge
Spannungswerte und die den sendeseitigen Schätzwertbildner
9 verlassenden Schätzwerte digital dargestellt i'nd, ist zwischen Schätzwertbildnerausgang 3
und dem negativen Eingang der Subtrahierschaltung 2 der Digital-Analog-Umsetzer 4 erforderlich. Andernfalls
entfällt der Digital-Analog-Umset.'er 4.
Die über den digitalen Übertragungskanal 7 übertragenen quantisierten Schätzfehlcr werden der empfangsseitigen
Decodierschaltung 9 zugeführt, welche das decodierte Signal über den Systemausgang lO zur
weiteren Verarbeitung abgibt.
Die Erfindung bezieht sich insbesondere üuf den sendeseitigen
Schätzwertbildner 8. Schätzwertbildner bestehen vorzugsweise aus Elementen zur Durchführung
arithmetischer Operationen, wie Addition, Subtraktion, Multiplikation, mit einem Bewertungsfaktor und aus
Verzögerungselementen, welche mit Schieberegistern realisiert sind Zusätzlich können Elemente zur Durchführung
logischer Operationen vorhanden sein. Die Verzögerungszeiten der Verzögerungselemente sind
ein Abtastinlervall oder ein ganzzahliges Vielfaches eines Abtastintervalles. Die Verzögerungselemente
können als Abtast-Halte-Glieder realisiert sein, sofern
die Elemente zur Durchführung arithmetischer Operationen in Analogtechnik realisiert sind. Sie können als
bistabile Kippstufen oder beispielsweise als MOS-Schieberegister ausgebildet sein, sofern die Elemente
zur Durchführung arithmetischer Operationen in Digitaltechnik realisiert sind.
Beim Systement'vurf oder bei der Analyse eines
Schätzwertbildners benutzt man die Vorstellung, die arithmetischen und eventuellen logischen Operationen
und die Quantisierung werden in verschwindend kurzen Zeiträumen durchgeführt und die Verzögerungselemente würden tatsächlich das i\i verzögernde Signal
zwischen ihrem Eingang und ihrem Ausgang um ein oder mehrere Abtastintervalle verzögern. Arithmetische
und logische Operationen und die Quantisierung können jedoch mit technischen Schaltungen nur in endlichen
Zeiträumen durchgeführt werden. Andererseits brauchen Verzögerungselemente dann, wenn Abtastproben
und nicht zeitkontinuierliche Signale zu verarbeiten sind, das zu verzögernde Signal zwischen ihrem
Eingang und ihrem Ausgang nicht exakt um ein oder mehrere Abtastintervalle zu verzögern. Man verwendet
in diesem Fall als Verzögerungselemente Schieberegister, die mit einem Taktsignal von der Frequenz
angesteuert werden, mit der dem Originalsignal die Abtastproben entnommen werden. Kurze Zeit, nachdem
ein Taktimpuls dem Takteingang eines solchen Schieberegisters zugefiührt worden ist, erscheint am Signalausg.ing
des Schieberegister der nächstfolgende Signalwert. Diese kurze Zeit i·" die Übernahmezeit des
Schieberegisters und den Bruchteil eines Abiastintervalles lang. Während der restlichen Zeit eines Abtastintervalles
bleibt der Signalwert am Signalausgang des Schieberegisters gleichbleibend. Die restliche Zeit steht
fti." die Durchführung der arithmetischen und logischen
Operationen und der Quantisierung zur Verfügung.
Bei der Realisierung von DPCM-Systemen ist die für diese Operationen und die Quantisierung zur Verfugung
stehende Rechenzeit vielfach ein wichtiges Problem, zum Beispiel bei der Verarbeitung von Fernsehsignalen,
wegen der Höhe der Abtastfrequenz. Das Problem tritt auf der Sendeseite in der aus dem Quantisierer
5, dem sendeseitigen Schätzwertbildner 8 und der Subtrahierschaltung 2 gebildeten geschlossenen Schleife
auf. In bekannten Schaltungsanordnungen werden während des Zeitraumes eines Abtastintervalles in dieser
Schleife die folgenden Operationen der Reihe nach durchgeführt:
Subtraktion des Schätzwertes vom Abtastwert in der Subtrahierschaltung 2, Quantisierung des Schätzfehlers
im Quantisierer 5, Berechnung des Schätzwertes im Schätzwertbildner 8 im einzelnen riit Übernahmezeit
eines oder mehrerer Schieberegister und Rechenzeit für die arithmetischen und logischen Operationen, und
eventuell Digital-Analog-Umsetzung des Schätzwertes im Digital-Analog-Umsetzer 4. In der Summe tritt die
Übernahmezeit der Schieberegister im Regelfall nur einfach auf.
Schätzwertbildner bilden Schätzwerte, indem sie zeitlich früher zugeführte Schätzfehler geeignet kombinieren.
Üblicherweise trägt bei der Berechnung eines Schätzwertes der zu einer Abtastprobe des zu übertragenden
Signals gehörige quantisierte Schätzfehler zum Schätzwert für die zeitlich direkt nachfolgende Abtastprobe
und zu den zeitlich später folgenden Schätzwerten bei.
In manchen Fällen jedoch trägt er frühestens zum Schätzwert für die übernächst nachfolgende Abtastprobe
bei. Beispiele für solche Schätzwertrechner sind aus den »Proceedings of the l'J72 International Conference
on Communications«, Philadelphia, Pa., V. St. A., 19. bis 21. Juni 1972, bekannt.
Die Anwendung der dort beschriebenen Schätzwertbildner gestattet es, auf die über den digitalen Übertragungskanal
7 übertragenen Codeworte das Punktverschachtelte Bildwiederholverfahren anzuwenden.
Bei bekannten Schaltungen dieser Art werden die
arithmetischen Operationen zur Bildung eines Schätzwertes
zum Teil in denjenigen Abtastinlervallen durchgeführt, in denen die zu dem Schätzwert beitragenden
quantisierten Schätzfehler dem Schätzwertbildner zugeführt werden und zum übrigen Teil in demjenigen
Abtastintervall, in dem der Schätzwert von der Abtastprobe des Originalsignalcs subtrahiert wird.
Die Aufgabe der Crfindung besteht darin, ein Verfahren zur Schätzwertbildung, bei dem jeder quanlisierte
Schätzfehler frühestens zu dem Schätzwert beiträgt, der im zeitlich übernächst nachfolgenden Ablastintervall
verwendet wird, derart zu realisieren, daß für die arithmetischen und eventuellen logischen Operationen
sowie für die Quantisierung mehr Rechenzeit zur Verfügung steht als bei den bekannten Verfahren.
Diese Aufgabe wird bei einem Verfahren der einleitend geschilderten Art erfindungsgemäß dadurch gelöst,
daß die arithmetischen und gegebenenfalls logischen Operationen zur Bildung eines Schätzwertes
ganz oder teilweise in dem oder den Abtastintervallen durchgeführt werden, die zeitlich zwischen demjenigen
Abtastintervall, in dem der zeitlich letzte zum Schätzwert beitragende quantisierte Schätzfehler zugeführt
wird, und demjenigen Abtastintervall liegen, in dem der Schätzwert verwendet wird.
Auf diese Weise sind während des Zeitraumes eines Abtastintervalls in der aus dem Quantisierer 5, dem
sendeseitigen Schätzwertbildner 8, dem eventuell vorhandenen Digital-Analog-Umsetzer 4 und der Subtrahierschaltung
2 gebildeten geschlossenen Schleife im Gegensatz zu bekannten Verfahren eine oder mehrere
arithmetische und evtl. logische Operationen zeitlich parallel und nicht zeitlich in Reihe zu den übrigen Operationen
zur Schätzwertbildung der Digital-Analog-Umsetzung, der Subtraktion und der Quantisierung
durchzuführen. Auf diese Weise steht für alle diese Operationen eine längere Rechenzeit zur Verfugung.
Es ist vorteilhaft, wenn Bewertungsmultiplikationen,
die im Algorithmus in Kette mit einer Verzögerung von mehr als einem Abtastintervall vorgesehen sind, zwischen
zwei eine Verzögerungszeit eines Abtastintervalls oder ein ganzzahliges Vielfaches eines Abtastintervalles
aufweisenden Teilverzögerungen durchgeführt werden, deren Summe gleich der Verzögerung ist.
Auf diese Weise ist während des Zeitraumes eines Abtastintervalles in der aus dem Quantisierer 5, dem
sendeseitigen Schätzwertbildner 8, dem evtl. vorhandenen Digital-Analog-Umsetzer 4 und der Subtrahierschahung
2 gebildeten geschlossenen Schleife im Gegensatz zu bekannten Verfahren eine Bewertungsmultiplikation
zeitlich parallel und nicht zeitlich in Reihe zu den übrigen Operationen zur Schätzwertbildung, der
Subtraktion, der Digital-Analog-Umsetzung und der Quantisierung durchzuführen. Auf diese Weise steht für
alle diese Operationen eine längere Rechenzeit zur Verfügung.
Da in bekannten Schätzwertbildnern die Bewertungsmultiplizierer meist mit Verzögerungselementen
in Kette geschaltet sind, kann der Erfindungsgedanke
dort meist angewendet werden, ohne daß umfangreiche Veränderungen im Algorithmus des Schätzwertbildners
erforderlich sind.
Es ist vorteilhaft, wenn die Schätzwertbildung mit einer Verzögerung beginnt und mit einer Verzögerung
endet
Denn wenn diese beiden Verzögerungen, welche durch Schieberegister realisiert sind, an ihrem Takteingang
zur gleichen Zeit einen Taktimpuls erhalten, wird der am Eingang des Schätzwertbildners anliegende
quantisierte Schät/.fehler unverzüglich in ein Schieberegister
eingehen, und am Ausgang des Schätzwertbildners steht nach der kurzen Übernahmezeif des Schieberegisters
der Schätzwert an. Auf diese Weise sind während des Zeitraumes eines Abtastintervalles in der
aus dem Quantisierer 5, dem sendeseitigen Schätzwertbildner 9, dem eventuell vorhandenen Digital-Analog-Umsetzer
4 und der Subtrahierschaltung 2 gebildeten
ίο geschlossenen Schleife nur eine Quantisierung, eine
Subtrahierung, eventuell eine Digital-Analog-Umsetzung und die Übernahme durch ein Schieberegister
durchzuführen. Alle sonstigen arithmetischen und logischen Operationen zur Schätzwertbildung werden im
is Gegensatz zu bekannten Verfahren dazu parallel
durchgeführt.
Ausgehend von bekannten Algorithmen zur Schätzwertbildung können erfindungsgemäße Algorithmen
zur Schätzwertbildung, die mit einer Verzögerung beginnen und mit einer Verzögerung enden, gefunden
werden, indem die bekannten Schaltungen entsprechend den Regeln der Algebra der Blockschaltbilder,
jedoch ohne Veränderung der Anzahl und Bewertungsfakioren
von Bewertungsmultiplizierem so verändert werden, daß sie mit einer Verzögerung beginnen und
mit emer Verzögerung enden.
Dabei erhöht sich im allgemeinen der Aufwand für Verzögerungselemente, weil entweder deren Anzahl
sich erhöht oder zusätzliche Abgriffe angebracht werden müssen. Dieser Mehraufwand ist der Preis für die
Vorteile der Erfindung bezüglich der Gewinnung von Rechenzeit.
Da sich dabei jedoch die Anzahl der in der Realisierung aufwendigen Bewertungsmulltiplizierer nicht erhöht,
so ist es vorteilhaft, bei der Suche nach neuen erfindungsgemäßen Schätzwertbilldnern, die mit je
einer Verzögerung beginnen und den von bekannten Algorithmen auszugehen, die eine minimale Anzahl von
Bewertungsgliedern besitzen.
Die Algebra der Blockschaltbilder ist bekannt aus Merz. »Grundkurs oer Regelungstechnik«, 2. Auflage,
Verlag Oldenbourg, 1964.
Zur Durchführung des Verfahrens ist es vorteilhaft, wenn eine erste Addierschaltung vorgesehen ist, deren
erster Eingang mit dem Schätzwertbildnereingang und deren zweiter Eingang unmittelbar und deren Ausgang
über eine Kettenschaltung, bestehend aus e's.em ersten
Verzögerungselement, einem ersten Bewertungsmultiplizierer und einem zweiten Verzögerungselement, mit
dem Schätzwertbildnerausgang verbunden sind und wenn Verzögerungselemente mit je einer Verzögerungszeit
von einem Abtastintervall vorgesehen sind.
Diese Anordnung ist aus einer bekannten Anordnung nach F i g. 2 hervorgegangen, indem die Bewertungsmultiplikation,
die im Algorithmus in Kette mit einer Verzögerung von beispielsweise zwei Abtastintervallen
vorgesehen ist, zwischen zwei Teilverzögerungen durchgeführt wird, deren Summe gleich der Verzögerung
von beispielsweise zwei AbtastintervaJIen ist
Zur Durchführung des erfindunigsgemäßen Verfahrens
ist es weiter vorteilhaft, wenn eine erste Addierschaltung vorgesehen ist, deren erster Eingang über ein
drittes Verzögerungselement mit dem Schätzwertbüdnereingang
und deren zweiter Eingang über ein viertes Verzögerungselement und deren Ausgang über eine
Kettenschaltung, beslehend aus einem ersten Verzögerungselement, einem ersten Bewertungsmultiplizierer
und einem zweiten Verzögerungselement mit dem
Schätzwertbildnerausgang verbunden sind, und wenn als zweites, drittes und viertes Verzögerungselement je
nein Verzögerungselement mit einer Verzögerungszeit von einem Abtastintervall vorgesehen sind.
Diese Anordnung ist aus der bekannten Anordnung, die nachstehend an Hand F i g. 2 näher erläutert wird,
durch Anwendung der Algebra der Blockschaltbilder unter Beibehaltung der Anzahl und Bewertungsfaktoren
der Bewertungsmultiplizierer hervorgegangen. Die Schätzwertbildung beginnt und endet mit je einem
Schieberegister.
Schließlich ist es zur Durchführung des erfindungsgemäßen Verfahrens noch vorteilhaft, wenn eine zweite
Addierschaltung vorgesehen ist, deren erster Eingang über ein siebentes Verzögerungselement mit dem 1S
Schätzwertbildnereingang und deren zweiter Eingang über ein achtes Verzögerungselement und deren Ausgang
über eine Kettenschaltung, bestehend aus einem neunten Verzögerungselement und einem zweiten Bewertungsmultiplizierer,
mit dem ersten Eingang einer dritten Addierschaltung verbunden sind, deren zweiter
Eingang über eine Kettenschaltung, bestehend aus einem dritten Bewertungsmultiplizierer und einem
zehnten Verzögerungselement, mit dem Ausgang und deren Ausgang über eine Kettenschaltung, bestehend *5
aus einem elften und zwölften Verzögerungselement, mit dem ersten Eingang einer vierten Addierschaltung
verbunden sind, deren zweiten Eingang mit dem ersten Einganp der zweiten Addierschaltung verbunden ist,
und daii der Schätzwertbildnerausgang mit der Verbindungsleitung
zwischen dem elften und zwölften Verzögerungselement verbunden ist.
Vorteilhaft ist es dabei, wenn als siebentes, elftes und zwölftes Verzögerungselement je ein Verzögerungselement
mit einer Verzögerungszeit von einem Abtastintervall vorgesehen ist, wenn als achtes Verzögerungselement ein Verzögerungselement mit einer Verzögerungszeit
von zwei Abtastintervallen vorgesehen ist und wenn entweder als zehntes Verzögerungselement
ein Verzögerungselement mit einer Verzögerungszeit von einer Fernsehzeilendauer abzüglich zweier Abtastintervalle
vorgesehen ist und das neunte Venrögcrungselement entfällt, oder wenn als neuntes Verzögerungselement
ein Verzögerungselement mit einer Verzögerungszeit von einer Fernsehzeilendauer abzüglich *5
zweier Abtastintervalle vorgesehen ist und das zehnte Verzögerungselement entfällt
Wenn ein Verzögerungselement entfällt, tritt an seine
Stelle eine Verbindungsleitung. Auf diese Weise wird die Verzögerungszeit Null verwirklicht,
Diese Anordnungen sind aus einer bekannten Anordnung, die unten an Hand F i g. 5 näher erläutert wird
und durch Anwendung der Algebra der Blockschaltbilder unter Beibehaltung der Anzahl und Bewertungsfaktoren
der Bewertungsmultiplizierer hervorgegangen. Die Schätzwertbildung beginnt und endet mit je einem
Schieberegister.
Im folgenden sind einige Ausführungsbeispiele an Hand von Figuren zur Verdeutlichung beschrieben. Dabei
zeigen die F i g. 2 und 5 bekannte Ausfflhrungsbeispiele,
bei denen der Erfindungsgedanke nicht verwirklicht ist Die F i g. 3, 4, 6 zeigen Anwendungen der Erfindung,
die von den bekannten Ausfuhrungsbeispielen ausgehend gefunden wurden.
F i g. 2 zeigt einen bekannten Schätzwertbildner mit einer Addierschaltung 13, einem Verzögerungselement
14 und einem Bewertungsmultiplizierer 15. Die Verzögerungszeit des Verzögerungselements 14 beträgt
zwei Abtastintervalle. Der Schätzwertbildnereingang ist mit 6 und der Schätzwertbildnerausgang ist mit 3
bezeichnet.
Beim Schätzwertbildner 8 nach F i g. 2 ist der Schätzwert die um zwei Abtastintervalle verzögerte und mit
einem Bewertungsmultiplikator bewertete Summe aus quantisiertem Schätzfehler und Schätzwert.
F i g. 3 zeigt einen erfindungsgemäßen Schätzwertbildner, der sich von dem nach der F i g. 2 dadurch unterscheidet,
daß das Verzögerungselement 14 durch zwei Verzögerungselemente 16 und 17 mit einer Verzögerungszeit
von jeweils einem Abtastintervall ersetzt ist, die dem Bewertungsmultiplizierer 15 vor bzw. nachgeschaltet
sind.
Beim Schätzwertbildner nach Fig.3 ist der Schätzwert
die um ein Abtastintervall verzögerte, dann mit einem Bewertungsmultiplikator bewertete und nochmals
um ein Abtastintervail verzögerte Summe aus quantisiertem Schätzfehler und Schätzwert.
F i g. 4 zeigt eine weitere Variante des erfindungsgemäßen Schätzwertbildners mit der Addierschaltung 13,
dem Bewertungsmultiplizierer 15 und Verzögerungselementen 17,18 und 19, die jeweils eine Verzögerungszeit von einem Abtastintervail aufweisen. Auch hier ist
der Schätzwertbildnereingang mit 6 und der Schätzwertbildnerausgang mit 3 bezeichnet.
Bei diesem Schätzwertbildner nach der F i g. 4 ist der Schätzwert die mit einem Bewertungsmultiplikator bewertete
und um ein Abtastintervall verzögerte Summe aus einem um ein Abtastintervall verzögerten quantisierten
Schäizfehler und einem um ein Abtastintervall verzögerten Schätzwert.
F i g. 5 zeigt einen bekannten Schätzwertbildner mit Addierschaltungen 20. 23 und 24, Bewertungsmultiplizierern
22 und 26 sowie Verzögerungselementen 21 und 25, die eine Verzögerung von zwei Abtastintervallen
und von einer Fernsehzeilendauer oder umgekehrt aufweisen. Auch bei diesem Schätzwertbildner ist de-Schätzwertbildnereingang
mit 6 und der Schätzwertbildnerausgang mit 3 bezeichnet
Die Wirkungsweise des Schätzwertbildners nach der F i g. 5 ist folgende: Der Schätzwert ist die Summe aus
einem ersten Summanden, welcher die um zwei Abtastintervalle bzw. um eine Fernsehzeilendauer verzögerte
und mit einem Bewertungsmultiplikator bewertete Summe aus dem ersten Summanden und dem quantisierten
Schätzfehler ist, und aus einem zweiten Summanden, welcher die um eine Fernsehzeilendauer bzw.
zw-ϊϊ Abtastintervalle verzögerte und mit einem Bewertungsmultiplikator
bewertete Summe aus dem Schätzwert und dem quantisierten Schätzfehler ist
F i g. 6 zeigt einen erfindungsgemäßen Schätzwertbildner, der aus dem bekannten Schätzwertbildner nach
der F i g. 5 abgeleitet ist Der erfindungsgemäße Schätzwertbildner enthält dieselben Addierschaltungen
und Bewertungsmultiplizierer, jedoch Verzögerungselemente 27 bis 31. Die Verzögerungselemente 27, 29
und 30 weisen eine Verzögerungszeit von einem Abtastintervall auf, das Verzögerungselement 28 hat eine
Verzögerungszeit von zwei Abtastintervallen und eines der Verzögerungselemente 31 und 32 weist eine Verzögerungszeit
von einer Fernsehzeilendauer abzüglich zweier Abtastintervalle auf, während das andere entfällt.
Auch bei diesem Ausführungsbeispiel ist der Schätzwertbildnereingang mit 6 und der Schätzwertbildnerausgang
mit 3 bezeichnet
Bei dem Schätzwertbildner nach Fig.6 ist der
Schätzwert die um ein Abtastintervall verzögerte Sum-
409541/319
me aus einem ersten Summanden, welcher die unverzögerte bzw. um eine Fernsehzeilendauer abzüglich
zweier Abtastintervalle verzögerte Summe aus dem um zwei Abtastintervalle verzögerten ersten Summand
und dem um ein Abtastintervall verzögerten quantisierten Schatzfehler ist, und einem zweiten Summanden,
10
der um eine Fernsehzeilendauer abzüglich zweier Abtastintervalle bzw. unverzögerte'und mit einem Bewertungsmultiplikator
bewertete Summe aus dem um ein Abtastintervall verzögerten Schätzwert und dem um
ein Abtastintervall verzögerten quantisierten Schätzfehler ist.
Hierzu 2 Blatt Zeichnungen
Claims (11)
1. Verfahren zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation, bei dem s
Elemente zur Ausführung arithmetischer und gegebenenfalls logischer Operationen und aus digitalen
oder analogen Schieberegistern bestehende Verzögerungselemente verwendet werden, deren Verzögerungszeit
ein Abtastintervall oder ein ganzzahliges Vielfaches eines Abtastintervalls beträgt, und
bei dem jeder quantisierte Schätzfehler frühestens zu dem Schätzwert beiträgt, der im zeitlich übernächst
nachfolgenden Abtastintervall verwendet wird, dadurch gekennzeichnet, daß die
arithmetischen und gegebenenfalls logischen Operationen zur Bildung eines Schätzwertes ganz oder
teilweise in dem Abiastintervall oder den Abtastintervallen
durchgeführt werden, die zeitlich zwischen demjenigen Abtastintervall, in dem der zeitlich letzte
zum Schätzwert beitragende quantisierte Schätzfehler zugeführt wird, und demjenigen Abtastintervall
liegen, in dem der Schätzwert verwendet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß Bewerturigsmultiplikationen. die im Algorithmus in Kette mit einer Verzögerung von
mehr als einem Abtastintervall vorgesehen sind, zwischen zwei eine Verzögerungszeit eines Abtastintervalls
oder ein ganzzahliges Vielfaches eines Abtastintervalls aufweisenden Teilverzögerungen
durchgeführt werden deren Summe gleich der Verzögerung ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schätzwertbildung mit einer Verzögerung
beginnt und mit einer Verzögerung endet.
4. Schätzwertbildner zur Durchführung des Verfahrens nach Anspruch 2, dadurch gekennzeichnet,
daß eine erste Addierschaltung (13) vorgesehen ist, deren erster Eingang mit dem Schätzwertbildnereingang
(6) und deren zweiter Eingang unmittelbar und deren Ausgang über eine Kettenschaltung, bestehend
aus einem ersten Verzögerungselement (16), einem ersten Bewertungsmultiplizierer (15)
und einem zweiten Verzögerungselement (14). mit dem Schätzwertbildnerausgang (3) verbunden sind
(F ig. 3).
5. Schätzwertbildner nach Anspruch 4, dadurch gekennzeichnet, daß Verzögerungselemente (16, 17)
mit je einer Verzögerungszeit von einem Abtastintervall vorgesehen sind.
6. Schätzwertbildner zur Durchführung des Verfahrens nach Anspruch 3, dadurch gekennzeichnet,
daß eine erste Addierschaltung (13) vorgesehen ist, deren erster Eingang über ein drittes Verzögerungselement
(18) mit dem Schätzwertbildnereingang (6) und deren zweiter Eingang über ein viertes
Verzögerungselement (19) und deren Ausgang über eine Kettenschaltung, bestehend aus einem ersten
Verzögerungselement (16), einem ersten Bewertungsmultiplizierer (15) und einem zweiten Verzögerungselement
(17), mit dem Schätzwertbildnerausgang (3) verbunden sind (F i g. 4)
7. Schätzwertbildner nach Anspruch 6, dadurch gekennzeichnet, daß als zweites (17), drittes (18) und
viertes (19) Verzögerungselement je ein Verzögerungselement mit einer Verzögerungszeit von
einem Abtastintervall vorgesehen sind.
8. Schätzwertbildner zur Durchführung des Verfahrens
nach Anspruch 3. dadurch gekennzeichnet, daß eine zweite Addierschaltung (20) vorgesehen
ist deren erster Eingang über ein siebentes Verzögerungselement (27) mit dem Schätzwertbildner
eingang (6) und deren zweiter Eingang über ein achtes
Verzögerungselement (28) und deren Ausgang übtr eine Kettenschaltung, bestehend aus einem
neunten Verzögerungselement (32) und einem zwei
ten Bewertungsmultiplizierer (22), mit dem ersten Eingang einer dritten Addierschaltung (23) verbun
den sind, deren zweiter Eingang über eine Ketten schaltung, bestehend aus einem dritten Bewertungs
multiplizierer (26) und einem zehnten Verzögerungsglied (31), mit dem Ausgang und deren Aus
gang über eine Kettenschaltung, bestehend aus einem elften (29) und zwölften (30) Verzögerungse
lement. mit dem ersten Eingan? einer vierten Addierschaltung
(24) verbunden sind, deren zweit-Eingang mit dem ersten Eingang der zweiten AJ
dierschaltung (207) verbunden ist, und daß cK-Schätzwertbildnerausgang
(3) mit der Verbindungleitung zwischen dem elften (29) und zwölften (30,
Verzögerungselement verbunden ist (F i g. 8).
9. Schätzwertbildner nach Anspruch 8, dadur^
gekennzeichnet, daß als siebentes (27), elftes (29)
und zwölftes (30) Verzögerungselement je ein Ut zögerungselemenl mit einer Verzögerungszeit ·..,.-einem
Abtastintervall vorgesehen ist und daß al achtes Verzögerungselement (28) ein Verzog
rungselement mit einer Verzögerungszeit von /ά.. Abtastintervallen vorgesehen ist.
10. Schätzwertbildner nach Anspruch 8. dadurch gekennzeichnet, daß als zehntes Verzögerungselc
ment (31) ein Verzögerungselement mit einer Vcτ zögerungszeit von einer Fernsehzeilendauer abzug
lieh zweier Abtastintervalle vorgesehen ist und duneunte
Verzögerungselenvnt (32) entfällt.
11. Schätzwertbildner nach Anspruch 8, dadurch
gekennzeichnet, daß als neuntes Verzögerungselement (32) ein Verzögerungselement mit einer Verzögerungszeit
von einer Fernsehzeilendauer abzüglich zweier Abtastintervalle vorgesehen ist und das
zehnte Verzögerungselement (31) entfällt.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722260264 DE2260264C3 (de) | 1972-12-08 | 1972-12-08 | Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation |
DE19732309048 DE2309048C3 (de) | 1973-02-23 | Schatzwertbildner fur einen Codierer für Differenz-Pulscodemodulation | |
DE19732354599 DE2354599C3 (de) | 1973-10-31 | Schätzwertbildner für einen Codierer für Differenz-Pulscodemodulation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722260264 DE2260264C3 (de) | 1972-12-08 | 1972-12-08 | Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2260264A1 DE2260264A1 (de) | 1974-06-27 |
DE2260264B2 true DE2260264B2 (de) | 1974-10-10 |
DE2260264C3 DE2260264C3 (de) | 1975-06-05 |
Family
ID=5863953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722260264 Expired DE2260264C3 (de) | 1972-12-08 | 1972-12-08 | Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2260264C3 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2481024B1 (fr) * | 1980-04-21 | 1986-07-11 | Leguyader Alain | Circuit predicteur adaptatif utilisant un filtre en treillis et dispositif de codage ou de decodage mic differentiel correspondant |
DE3232558A1 (de) * | 1982-09-01 | 1984-03-01 | Siemens AG, 1000 Berlin und 8000 München | Digitaler dpcm-kodierer mit hoher verarbeitungsgeschwindigkeit |
EP0173983B1 (de) * | 1984-08-30 | 1992-12-30 | Fujitsu Limited | Differentielle Kodierungsschaltung |
US4658239A (en) * | 1984-09-14 | 1987-04-14 | Siemens Aktiengesellschaft | Differential pulse code modulation coder |
-
1972
- 1972-12-08 DE DE19722260264 patent/DE2260264C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2260264A1 (de) | 1974-06-27 |
DE2260264C3 (de) | 1975-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3034342C2 (de) | ||
DE2616660B2 (de) | Arithmetische Einheit | |
DE1938804B2 (de) | Numerische Frequenz-Empfangsvorrichtung | |
EP0091570A1 (de) | Digitaler Demodulator | |
DE2260264C3 (de) | Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation | |
DE2523625A1 (de) | Digitalfilter | |
DE2111838B2 (de) | Sich automatisch selbst einstellender daempfungsentzerrer | |
EP0397912B1 (de) | Verfahren und Netzwerkanordnung zur Gewinnung des Gradienten der Ausgangssignale eines gegebenen Netzwerkes zur Verarbeitung zeitdiskreter Signale bezüglich der Netzwerkparameter | |
EP0176821B1 (de) | DPCM-Codierer mit verringerter interner Rechenzeit | |
DE2354599C3 (de) | Schätzwertbildner für einen Codierer für Differenz-Pulscodemodulation | |
DE4014767A1 (de) | Verfahren zum gewinnen eines elektrischen signals durch korrelation | |
DE2354599A1 (de) | Schaetzwertbildner fuer einen codierer fuer differenz-pulscodemodulation | |
EP0609707A1 (de) | Verfahren zur Momentanfrequenz-Detektion | |
DE2309048C3 (de) | Schatzwertbildner fur einen Codierer für Differenz-Pulscodemodulation | |
DE2946934C2 (de) | Schneller Analog-Digital-Umsetzer | |
DE2002938C3 (de) | Umsetzer zum Umsetzen von DeKamodulaVons-Impulssignalen in Permutationscode-Impulssignale | |
DE1791173B1 (de) | Entzerrerschaltung fuer linear verzerrte impulsfolgen | |
DE2023278C3 (de) | Nachrichtenübertragungsverfahren und Schaltungsanordnung zur Anpassung des Frequenzspektrums zu übertragender Signale an die Charakteristik eines Übertragungskanals | |
DE3246211A1 (de) | Schaltungsanordnung zur detektion von folgen identischer binaerwerte | |
DE2262793C3 (de) | Taktgesteuerte Anordnung zur Umformung eines RZ-Binärsignals in einen glatten analogen Puls | |
DE2110232B2 (de) | Aktive Filterschaltung fur Impulsfolgen | |
DE2309048B2 (de) | Schaetzwertbildner fuer einen codierer fuer differenz-pulscodemodulation | |
DE1537318C3 (de) | Einstellbare Entzerrerschaltung zur Entzerrung von Impulsförmigen Datensignalen | |
DE2012570C3 (de) | Entzerrer für binäre Signale | |
DE2040039A1 (de) | Entzerrerschaltung zur Beseitung der linearen Verzerrungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |