DE2250570A1 - Verfahren zum herstellen von halbleiterbauteilen, die polykristallines silizium aufweisen - Google Patents

Verfahren zum herstellen von halbleiterbauteilen, die polykristallines silizium aufweisen

Info

Publication number
DE2250570A1
DE2250570A1 DE19722250570 DE2250570A DE2250570A1 DE 2250570 A1 DE2250570 A1 DE 2250570A1 DE 19722250570 DE19722250570 DE 19722250570 DE 2250570 A DE2250570 A DE 2250570A DE 2250570 A1 DE2250570 A1 DE 2250570A1
Authority
DE
Germany
Prior art keywords
layer
silicon
semiconductor
silicon layer
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19722250570
Other languages
English (en)
Inventor
Alfred Charles Ipri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2250570A1 publication Critical patent/DE2250570A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

i.Hng, M. Smumrtänd > Dr.-Ing, EL Kömig ■·■ Dipping. hC
13. Oktober 1972 Akte % Z7 Ββο B0
ittti ^^^ ^&*Λ iti^ ύΑ* ^^^£.^^4 t&iät ^iAA ^^^ A&mi j^^^ SU^ ^^M iüÜ ^^
RCA öörporatiöa# 30 Rockefeller
.N.Y. 10020 (V.öt.A.)
Merfahren aiM...H0gft1feelAen,..^tt..Halt)lelteg!bauib.eilett« die
aufweisen"
Die UrfindiMg bezieht siöh auf ein Verfahren zum Herstel* len von KalMeiterbauteilen, insbesondere Äum Herstellen •von pölykristallinem Sili^iumiaaterial für derartige Bau« teile« . ,
Versöhiedene Arten Von Malbleiterbauteilen erfordern in der Pra3Cis fü^ ihre Herstellung häufig die Öurohfiihrung mehrerer Hochtemperatur-Verfahrenssohritteii Zuüi Beispiel werden beim lindiffundieren von Fremdstoffen in die Bau« teile in aller Regel hohe Temperaturen angewandtj ebenso wie bei dem getrennten Prozeß des Hiedersohlagens verschiedener Materialschichten, 2»B4 Schichten aus polykristallinem Silizium, auf die Bauteileβ Ds ist jedoch bereits lange erkannt worden, daß die Anwendung mehrerer Hochtemperaturprozesse verschiedene Probleme hervorrufen kann, Zum Beispiel ist das Eindiffundieren von Fremdstoffen in einen Halbleiter eine Funktion der Zeit und der lemperatutf, Wenn daher nachr-dem Diffusionsprozeö weitere Verfahrensschritte durchgeführt werden, die ebenfalls hohe Temperaturen erfordern, tritt eine zusätzliche Diffusion der Fremdstoffe ein» Dies ist in vielen Fällen unerwünscht.
Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren vorzuschlagen, mit dem die Zahl der Verfahrensschritte, die hohe Temperaturen erfordern, bei der Herstellung von Halbleiterbauteilen vermindert werden kann. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß auf ein auf einer Temperatur von weniger als ungefähr 70O0C gehaltenes Substrat eine elektrisch isolierende Siliziumschicht niedergeschlagen wird, die anschließend zu ihrer Umwandlung in einen Halbleiter einer Wärmebehandlung unterzogen wird.
Anhand der beigefügten Zeichnungen wird die Erfindung näher erläutert. Es zeigen:
Fig. 1 ein Diagramm, das die Abhängigkeit zwischen der GlUhzeit und dem spezifischen Widerstand zweier bei verschiedenen Temperaturen geglühter Silizium-Schichten veranschaulicht. ,
Fig. 2 ein die Abhängigkeit zwischen der Arsenkonzentration in polykristallinem Silizium und dem spezifischen Widerstand des Siliziums veranschaulichendes Diagramm;
Fig. 3. 4 und 5 ein erfindungsgemäß hergestelltes Werkstück während aufeinanderfolgender Verfahrensschritte, im Querschnitt;
Flg. 6 das in Fig. 5 dargestellte Werkstück, in Draufsicht; und
Fig. 7 das Werkstück während eines späteren Verfahrensschrittes, im Querschnitt.
Der der Erfindung zugrundeliegende Gedanke besteht darin, daß es möglich ist, elektrisch isolierende Siliziumschichten bei relativ niedrigen Substrattemperaturen, z.B. bei
309817/0799
Raumtemperatur, aufzubringen und das Silizium mit Hilfe einer Wärmebehandlung (Glühen) von einem Isolator in einen Halbleiter umzuwandeln«, Mittels Elektronenbeugung konnte festgestellt werden, daß die bei niedrigen Temperaturen aufgebrachten Schichten eine "leicht polykristalline11 Struktur aufwiesen, d.h. der Abstand zwischen den Kristalliten der Schicht ist geringer als 50 SL Nach dem Glühen erscheinen die Schichten wesentlich mehr polykristallin, d„h. die Abstände zwischen den Kristalliten scheinen wesentlich größer als 50 % zu sein. Die exakte kristalline Struktur der Schichten ist nicht bekannt.
Wie nachfolgend noch beschrieben werden wird, gibt es bei Halbleiterbauteilen verschiedene Anwendungsmöglichkeiten für polykristallines Silizium (bevorzugt in geeigneter Weise dotiert). Ein Vorteil des erfindungsgemäßen Verfahrens liegt darin, daß durch das Aufbringen der "leicht polykristallinen", isolierenden Siliziumschichten durch einen sich bei niedrigen Temperaturen abspielenden Prozeß die bei bekannten Verfahren zum Aufbringen polykristallinen Siliziums erforderlichen hohen Temperaturen vermieden werden können. Die nachfolgende Wärmebehandlung des Siliziums kann somit während eines späteren, ohnehin hohe Temperaturen erfordernden Herstellungsschrittes erreicht werden, wie er bei der Herstellung zwar üblich ist, jedoch nicht im Zusammenhang mit dem Siliziumniederschlag. Somit wird beim erfindungsgemäßen Verfahren eine Hochtemperaturbehandlung weniger benötigt.
Es ist zwar grundsätzlich bekannt, wie Silizium; bei niedrigen Temperaturen (d.h. niedrigen Substrattemperaturen) aufgebracht werden kann, jedoch sind diese Verfahren schwierig zu kontrollieren und erfordern relativ teure. Ausrüstungen. Außerdem ist es insbesondere hinsichtlich der Kontrolle des Prozesses dabei außerordent-
309617/.Q 799
lieh schwierig, geringe Mengen an Dotierstoff im Silizium · vorzusehen, so daß es in der Praxis unmöglich ist, mit diesen bekannten Verfahren im Rahmen einer Massenproduktion Siliziumschichten mit reproduzierbaren Dotierkonzentrationen niederzuschlagen.
Im Rahmen der Erfindung wurde nun festgestellt, daß die bekannten Prozesse, bei denen Silandämpfe (SiH^) bei hohen Substrattemperaturen (z.B. über 105O0C) zersetzt werden, um Halbleiterschichten aus Silizium herzustellen, auch dazu benutzt werden können, elektrisch isolierende Schichten aus Silizium bei niedrigen Substrattemperaturen, z.B8 bei Raumtemperatur, abzuscheiden. Darüber hinaus sind die mittels derartiger Niedertemperaturbehandlung hergestellten elektrisch isolierenden Siliziumschichten mittels nachfolgender Wärmebehandlung in Silizium mit Halbleitereigenschaften konvertierbar. Darstellungen, aus denen das Aufbringen von Siliziumhalbleiterschichten bei hohen Substrattemperaturen mittels Silandampfzersetzung hervorgeht, sind bekannt. Diese Verfahren werden auch im Rahmen der vorliegenden Erfindung bei niedrigen Substrattemperaturen benutzt.
Bei dem zuvor beschriebenen bekannten Verfahren ist die Kontrolle der Menge der mit dem Silizium niedergeschlagenen Dotierstoffe genau möglich. Bei dem erfindungsgemäßen Verfahren mit niedrigen Substrattemperaturen ist dieselbe Kontrolle möglich. Es hat sich jedoch herausgestellt, daß vor dem Wärmebehandlungsschritt der spezifische Widerstand des bei niedrigen Temperaturen niedergeschlagenen Siliziums völlig unabhängig von der Konzentration oder der Art der mit dem Silizium niedergeschlagenen Dotierstoffe ist. So beträgt z.B. der spezifische Widerstand von nicht geglühten, bei niedrigen Temperaturen aus der Dampfphase niedergeschlagenen Siliziumschichten sowohl mit als auch ohne Dotierstoffen ungefähr 1O12 Ohm-cm.
309817/0799
_. 5 —
Durch Glühen des bei niedrigen Temperaturen aufgebrachten Siliziums verringert sich sein spezifischer Widerstand in einem noch näher zu beschreibenden Maße in Abhängigkeit von der Konzentration der Dotierstoffe im Silizium und dem Ablauf der Wärmebehandlung,
In Fig, 1 ist die Änderung des spezifischen Widerstandes zweier bei niedrigen Temperaturen hergestellter Siliziumsohichten als Funktion der Glühzeit der Schichten dargestellt. Die sich gemäß Kurve A verhaltende Schicht wurde bei 95O0C geglüht, während die der Kurve B entsprechende. Schicht bei 110O0C geglüht wurde, Bäide Sohichten hatten eine Dicke von 1 Mikron und wurden aus der Dampfphase auf ein auf einer Temperatur von 600°C gehaltenes Quarzsubstrat niedergeschlagen. Außerdem wurden beide Schichten
15 /3 mit Arsen in einer Konzentration von 8 χ 10 Atomen/cm dotiert.
Die Kurve A zeigt, daß sich Qq±- spezifische Widerstand der Schicht bei einer Glühtemperatur von 95O0C relativ langsam über den aufgetragenen Bereich änderte. Die zur Kurve B gehörende Siliziumschicht erreichte vergleichsweise schnell einen minimalen spezifischen Widerstand, der durch weiteres Glühen nicht beeinflußt werden konnte.
In dem Diagramm gemäß Fig, 2 ist der Einfluß der Dotierstoffkonzentration auf den spezifischen Widerstand der geglühten Schichten dargestellte In diesem Diagramm sind die spezifischen Widerstände von 1 Mikron dicken SiIi-* ziumfilmen, die bei einer Temperatur von 60O0C aufge« bracht und 10 Minuten lang bei einer Temperatur von 11000C in Stickstoff geglüht wurd©n9 über trag in den Filmen aufgetragene Ifie dies© fällt der spezifische Widerstand der Filme alt den Arsenkonzentrationen gunäGSaot "bis zu ©ia©m von ungefähr 0,0012 ΟΙα-οιε^ was
309817/0799
1Q /3
von θ χ 10 * Atomen/cm entspricht. Weiteres Ansteigen der Arsenkonzentration führt jedoch zu Filmen mit zunehmendem spezifischem Widerstand. Das Diagramm zeigt darüber hinaus, daß bei Arsenkonzentrationen, die Über der zum Widerstandsminimum gehörenden Konzentration liegen, die spezifischen Widerstände der Filme etwas willkürlich variierten, d.h. die Widerstände der Filme fallen dann in willkürlicher Verteilung in den durch die beiden Kurven C und D der Fig· 2 begrenzten Bereioh.
Außerdem hat sich herausgestellt, daß Filme, deren Arsenkonzentration über der dem Minimalwiderstand entsprechenden Konzentration liegen, auoh eine gewisse Beständigkeit gegenüber üblicherweise zum Ätzen dieser Filme verwendeten Ätzmitteln aufwiesen. So zeigte sich z.B., daß Filme mit Dotierkonzentrationen unterhalb des Widerstandsminimums bei Anwendung von Kaliumhydroxid oder Flußsäure-Salpetersäure als Ätzmittel vollständig geätzt werden konnten. Bei höheren Dotierkonzentrationen verblieb nach dem Ätzen jedoch ein gewisser Rückstand oder Niederschlag.
Das Dotieren von bei niedrigen Temperaturen aufgebrachtem Silizium kann auch unter Anwendung konventioneller Naohdotiertechniken erfolgen, z.B. durch Fest-Fest- oder Gas-Diffusion in das Silizium anschließend an dessen Niederschlag.
Im Zusammenhang mit der vorliegenden Beschreibung wird mit dem Ausdruck "ungeglühtes, isolierendes Silizium" und ähnlichen Umschreibungen ein Silizium gemeint, das einen
spezifischen Widerstand von mehr als 10 Ohm-om besitzt, während der Ausdruck "halbleitendes Silizium" auf ein geglühtes Silizium mit einem spezifischen Wideretand von weniger als 10 Ohm-cm hinweist.
Machfolgend wird ein spezielles Beispiel zum
817/0799 omoinal inspected
einer isolierenden Siliziumschicht und deren Umwandlung zu polykristallinen! Silizium mit Halbleitereigenschaften beschrieben.
Dazu wurde zunächst ein Substrat, auf dem der Siliziumfilm niederzuschlagen ist, in einem bekannten,, elektrisch beheizten Ofen untergebracht, der im vorliegenden Fall einen rohrförmigen Behandlungsraum mit einer Länge von ungefähr 1 m und einem Durchmesser von ungefähr 3» 75 cm besaß und auf einer Temperatur von ungefähr 60O0C gehalten wurde. Als Substrat kann irgendein Material verwendet werden, das üblicherweise bei der Fabrikation von Halbleiterbauteilen gebraucht wird, ζΦΒο ein Isolator wie Quarz, Keramik, Saphir, Spinell U0Mo9 oder ein Körper aus Halbleitermaterial, Z0B, Silizium, Germanium odeagl„0 oder ein Substrat aus den zuvor aufgezählten Materialien« das mit verschiedenen anderen. Materialien wie 'Metallens Halbleitermaterialien, Oxiden oder Hitriden von Halb= leibermaterialien ododgl. bedeckt isto
An den Ofen wurden in bekannter Weise verschiedene Zuführungen für gasförmige Reakt'ionsmittel für den Nieder« Schlagsvorgang angeschlossen,. Zu den Reaktionsmitteln gehören Stickstoff, Wasserstoff, Silan (SiH^) und eine Dotierquelle, z.B» Arsenwasserstoff (AsH3) für N-Dotlerstoffe und Diboran (D2Hg) für P»Dotierstoffes'Zum Niederschlagsvorgang gehört zunächst das Spülen des Ofens mit Stickstoff für ungefähr 5 Minuten bei 6OOO cm^/min und anschließendes Ausspülen des Stickstoffs aus dem Ofen mit Wasserstoff für ungefähr 5 Minuten bei 5650 cnr/ min Durchsatz. Wasserstoff, Silan und Dotiermittel wurden vorgemischt und dann in den Ofen geführt. Dabei betrugen die Durchflußmengen 565Ο cm Wasserstoff pro Minutej 18,6 cnr Silan pro Minute und 0s06 cm^ Arsen oder Diboran pro Minute. Die Niederschlagerate betrug ungefähr 2 Mikron pro Stunde. Zum Abschluß des Niederschlagsvorgangs
309817/0799
wurde das System schließlich für 5 Minuten mit Wasserstoff bei gleicher Durchflußmenge gereinigt.
Das Glühen wurde durch Erhitzen des beschichteten Substrats bei 11000C für 10 Minuten in einer Stickstoffatmosphäre erzielt. Hierbei kann wiederum ein üblicher, elektrisch beheizter Ofen Verwendung finden. Bei den zuvor angegebenen Durchflußmengen betrug der Flächenwiderstand eines 1 Mikron dicken, geglühten Films unabhängig von der Art des Dotierstoffs ungefähr 50 Ohm/ Quadrat.
Obwohl das Silizium bei sehr niedrigen Temperaturen aufgebracht werden kann, wird unter praktischen Gesichtspunkten eine Substrattemperatur von mindestens 60O0C bevorzugt. Unterhalb dieser Temperatur fällt die Siliziumniederschlagsrate schnell ab.
Nachfolgend werden Beispiele verschiedener Anwendungsmöglichkeiten des erfindungsgemäßen Verfahrens erläutert.
In Fig. 3 ist ein Teil eines Werkstücks 10 dargestellt, das bis zu dem Stadium vorbereitet ist, in dem das erfindungsgemäße Verfahren angewandt werden kann· Das Werkstück 10 weist einen P-leitenden Körper 12 aus Silizium auf, in dem mit Abstand voneinander angeordnete N-leitende Bereiche 14 und 16 als Source- und Drain-Bereiche eines auf dem Werkstück vorzusehenden Feldeffekttransistors 18 (Fig. 6 und 7) angeordnet sind. Mit Abstand von den Bereichen 14 und 16 ist ein P-leitender Bereich 20 angeordnet, der von einem N-leitenden Bereich 22 umgeben ist. Die beiden Bereiche 20 und 22 stellen Basis bzw. Kollektor eines auf dem Werkstück anzuordnenden Bipolartransistors 24 (Fig. 6 und 7) dar. Die Oberfläche 26 des Körpers 12 ist mit einer Schicht 28 aus Siliziumdioxid überzogen, in der eine Öffnung 30 vorgesehen ist,
309817/0799
wodurch ein Oberflächenabschnitt 32 des Bereichs 20 freigelegt wird.
Obwohl nicht dargestellt, kann das Werkstück 10 zusätzlich zu den beiden Transistoren 18 und 24 einen integrierten Schaltkreis mit zahlreichen Halbleiterkomponenten besitzen. Im übrigen wird auf die Darstellung von Einzelheiten der Fabrikation.des Werkstücks bis zu dem in Fig.3 dargestellten Zustand verzichtet, da diese Einzelheiten dem Fachmannbekannt sind«
!■Ο
Sodann wird eine elektrisch isolierende Schicht 36 aus Silizium (Fig. 4) mittels bei niedrigen Temperaturen durchgeführten Niederschlag aus der Dampfphase, wie oben beschrieben, auf das Werkstück 10 aufgebracht. Im vorliegenden Beispiel betrug die Konzentration des Dotierstoffes (Arsen) in der Siliziumschioht 36 ungefähr 8 χ 10 ^ Atome/ cm , um maximale elektrische Leitfähigkeit der Schicht nach dem Glühen sicherzustellen. Die Schicht 36 besitzt eine Dicke von ungefähr 1 Mikron. Wie aus den Darstellungen hervorgeht, erstreckt sich die Schicht 36 auch in die in der Isolierschicht 28 befindliche Öffnung und steht mit dem Oberflächenabschnitt 32 des Bereichs 20 in Kontakt»
Gemäß Fig. 4 wird als nächstes eine Schicht 40 aus Schutzmaterial, z.B. Siliziumdioxid oder Siliziumnitrid mit einer Dicke von ungefähr 3000 Ä zum Abdecken der Schicht 36 auf das Werkstück gebracht. Ein Zweck der Schicht 40 besteht darin, die Schicht 36 derart abzudecken, daß ein Ausdiffundieren der in der Schicht 36 befindlichen Fremdstoffe während des anschließenden Glühens bei hoher Temperatur vermieden wird. Dies bedeutet mit anderen Worten, daß bei Abwesenheit der Schicht 40 ein Teil der Fremdatome während des Glühens aus der Sohioht 36 ausdiffundieren würde, so daß die elektrische LeIt-
309817/0799
fähigkeit der Schicht 36 niedriger als gewünscht wäre. Allerdings ist je nach den Besonderheiten des angewandten Glühprozesses der Betrag an ausdiffundierenden Fremdstoffen geringι so daß das Aufbringen einer Abdeckschicht nicht wesentlich ist und auch unterbleiben kann·
Als nächstes wird das Werkstück 10 für ungefähr eine halbe Stunde in einer Stickstoffatmosphäre auf eine Temperatur von ungefähr 11000C erhitzt. Wie zuvor bereits beschrieben! wird durch einen derartigen Wärmebehandlungsechritt ein Glühen der Schicht 36 erreicht, das diese in einen Halbleiter verwandelt. Ein weiterer Effekt dieser Wärmebehandlung besteht darin, daß der in der Schicht 36 befindliche Dotierstoff Arsen dabei durch den von der Schicht 36 abgedeckten Oberflächenabschnitt 32 in den Bereich 20 getrieben wird, wodurch ein N-leltender Bereich 42 (Fig. 5) entsteht» Dieser Bereich 42 stellt den Emitter des Bipolartransistors dar.
Danach wird die Schicht 36, die nunmehr eine elektrische Leitfähigkeit von ungefähr 50 Ohm/Quadrat aufweist, gemäß Fig. 6 und 7 beispielsweise durch bekannte fotolithografische Verfahren begrenzt, um eine Emitterelektrode 46 für den Bipolartransistor 24, eine Gate-Elektrode 48 für den Feldeffekt-Transistor 18 und eine Verbindungsleitung 50 zwischen der Emitterelektrode 46 und der Gate-Elektrode 48 zu schaffen. Für diese Begrenzung der Schicht 36 kann die Abdeckschicht 40, sofern sie vorgesehen ist, in einfacher Weise als Ätzmaske Verwendung finden. Danach wird die Schicht 40 entfernt.
Anschließend werden bekannte Verfahren angewandt, um das Bauteil fertigzustellen. So werden beispielsweise zusätzliche öffnungen in der Schicht 28 (Fig. 7) vorgesehen, um Oberflächenabsohnitte des Basisbereichs 20
309817/0799
und des Kollektrobereichs 22 des Transistors 24 sowie des Source-Bereiohs 14 und des Drain-Bereichs 16 des Transistors 18 freizulegen. Danach wird das Werkstück mit einer Metallschicht! beispielsweise mit einer Aluminiumschicht versehen, die die verschiedenen, freigelegten Oberflächenabschnitte der Bereiche kontaktiert und mittels bekannter Verfahren derart begrenzt wird, daß zusätzliche Elektroden und Kontakte für das Bauteil geschaffen werden,
Im dargestellten Ausführungsbeispiel der Erfindung wird die bei niedrigen Temperaturen hergestellte Siliziumschicht 36 als eine Fest-Fest-Diffusionsquelle (um den Emitterbereich 42 herzustellen), als eine in direktem Kontakt mit einem dotierten Bereich aus Halbleitermaterial bestehende Elektrode, als eine auf einer Siliziumdioxidschicht angeordnete Gate-Elektrode und als eine Verbindungsleitung zwischen verschiedenen Elektroden benutzt. Diese verschiedenen Funktionen werden durch lediglich eine einzige Hochtemperaturbehandlung erreicht. Um dieselben Funktionen bei einem ansonsten identisohen Bauteil jedoch unter Anwendung bekannter Verfahren zu erreichen, sind mindestens zwei Hochtemperaturbehandlungen notwendig, nämlich um erstens eine Schicht aus polykristallinem Silizium mit Halbleitereigenschaften herzustellen und um zweitens den Emitterbereich zu erhalten.
Wie bereits eingangs erwähnt wurde, kann das isolierende Silizium auch bei Raumtemperaturen niedergeschlagen werden, obwohl im Hinblick auf eine hinreichend große Niederschlagsrate Temperaturen von mehr als 60O0C bevorzugt werden. Bei höheren Temperaturen steigt die Niederschlagsrate des Siliziums an, jedoch gehen bei wesentlich höheren Temperaturen die Vorteile der Erfindung verloren. Obwohl nicht kritisch und bis zu einem gewissen Grade von den Besonderheiten des jeweils herzustellenden Bauteils abhängig, werden die Siliziumnieder-
309817/0 799
schlage im Rahmen der vorliegenden Erfindung vorzugsweise bei Temperaturen unter 70O0C durchgeführt.
Bei Temperaturen oberhalb 70O0C neigen die* Profile zuvor durchgeführter Diffusionen dazu, sich relativ schnell zu verändernd Von nicht zu übersehender Wichtigkeit ist die Tatsache, daß die aufgebrachten Siliziumschichten bei Temperaturen unterhalb von 70O0C eine extrem glatte, spiegelähnliche Oberfläche aufweisen. Dies ist in manchen Fällen erstrebenswert, wenn beispielsweise die Siliziumschicht, wie im zuvor beschriebenen Beispiel, mittels fotolithografischer Verfahren begrenzt werden soll. Bekanntermaßen werden spiegelähnliche Oberflächen erforderlich, wenn hohe Auflösung oder feinlinige fotolithografische Reproduktionen gefordert sind. Bei höheren Niederschlagstemperaturen, insbesondere bei Temperaturen, bei denen polykristallines Silizium normalerweise niedergeschlagen wird, z.B. bei ungefähr 10500C, sind die entstehenden Schichten nicht glatt, so daß zusätzliches Glätten und Polieren durchgeführt werden muß, um.die Siliziumschicht mit der gewünschten Genauigkeit begrenzen zu können.
1 7/ 0 7£i 3

Claims (7)

13_ 225057Q
RGA Corporation, 30 Rockefeller Plaza,
New York. Ν,Ύ, 10Q20 (V.SteA.)
Patentansprüche:
Verfahren zum Herstellen eines Halbleiterbauteils, dadurch gekennzeichnet, daß auf ein auf einer Temperatur von weniger als ungefähr 7000G gehaltenes Substrat eine elektrisch isolierende Siliziumschicht niedergeschlagen wird, die anschließend zu ihrer Umwandlung in einen Halbleiter einer Wärmebehandlung unterzogen wirde
2. Verfahren nach Anspruch 1, dadurch gekenn ζ e ic h η e t , daß der Schicht zum Erhöhen ihrer elektrischen Leitfähigkeit Leitfähigkeitsmodifizierer beigefügt werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die Leitfähigkeitsmodi- . fizierer in die Schicht nach Beendigung des Niederschlagens eingebracht werden.
4. Verfahren nach Anspruch 1 oder 2, dadurch g e kennzeichnet , daß die Leitfähigkeitsmodifizierer der Schicht während ihres aus der Dampfphase erfolgenden Niederschiagens beigegeben werden.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis k9 dadurch gekennzeichnet, daß die Schicht auf einem Halbleitermaterial niedergeschlagen wird und die Leitfahigkeitaaipdi^izlarer aus ülßmr 3dhioht während des WarmebehandluRgsfeoliriittes in da^ Ä|j material diffundiert werden« . V-1 ' , - v ■■■
ORfQfNAL INSPECTED
6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5* dadurch gekennzeichnet , daß auf einer Oberfläche eines Körpers aus Halbleitermaterial eine erste Schicht aus isolierenden Material aufgebracht und in dieser eine Öffnung zum Freilegen eine8 Oberflächenabschnitts des Körpers vorgesehen wird* daß auf die erste Sohicht und den freigelegten OberflaOhenabschnitt eine elektrisch isolierende Siliziumschicht aus der Dampfphase niedergeschlagen wird, wobei der Körper auf einer Temperatur von weniger als ungefähr 70O0C gehalten wird, daß die Siliziumschioht zum Zwecke ihrer Umwandlung in einen Halbleiter geglüht wird, daß zum Erhöhen der elektrischen Leitfähigkeit in die Sohicht Leitfähigkeitsmodifizierer eingebracht werden, und daß die Siliziumschicht im gewünschten Muster begrenzt wird, so daß eine elektrische Verbindung zu dem Oberflächenabschnitt entsteht.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß die Leitfähigkeitsmodifizierer der Siliziumschicht während des Niederschiagens beigegeben und während der Wärmebehandlung von"der Siliziumschicht aus durch den Oberflächenabschnitt in den Körper getrieben werden.
309817/0799
4S*
Leerseite
DE19722250570 1971-10-20 1972-10-14 Verfahren zum herstellen von halbleiterbauteilen, die polykristallines silizium aufweisen Pending DE2250570A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US19071971A 1971-10-20 1971-10-20

Publications (1)

Publication Number Publication Date
DE2250570A1 true DE2250570A1 (de) 1973-04-26

Family

ID=22702482

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722250570 Pending DE2250570A1 (de) 1971-10-20 1972-10-14 Verfahren zum herstellen von halbleiterbauteilen, die polykristallines silizium aufweisen

Country Status (5)

Country Link
JP (1) JPS5234193B2 (de)
CA (1) CA969290A (de)
DE (1) DE2250570A1 (de)
GB (1) GB1384153A (de)
IT (1) IT968985B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2371779A1 (fr) * 1976-11-19 1978-06-16 Philips Nv Dispositif semi-conducteur a faible capacite parasite et son procede de fabrication
EP0196757A2 (de) * 1985-03-23 1986-10-08 Stc Plc Halbleiteranordnung mit einem bipolaren Transistor und einem MOS-Transistor und Verfahren zu deren Herstellung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5258360A (en) * 1975-11-10 1977-05-13 Toshiba Corp Production of semiconductor device
JPS5423386A (en) * 1977-07-22 1979-02-21 Hitachi Ltd Manufacture of semiconductor device
JPS57100949U (de) * 1980-12-09 1982-06-21
JPH07101694B2 (ja) * 1989-02-08 1995-11-01 株式会社日立製作所 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2371779A1 (fr) * 1976-11-19 1978-06-16 Philips Nv Dispositif semi-conducteur a faible capacite parasite et son procede de fabrication
EP0196757A2 (de) * 1985-03-23 1986-10-08 Stc Plc Halbleiteranordnung mit einem bipolaren Transistor und einem MOS-Transistor und Verfahren zu deren Herstellung
EP0196757A3 (en) * 1985-03-23 1987-05-27 Stc Plc Semiconductor device comprising a bipolar transistor and a mos transistor and method of manufacturing the same
US4845532A (en) * 1985-03-23 1989-07-04 Stc Plc Semiconductor devices
US4914048A (en) * 1985-03-23 1990-04-03 Stc Plc Method of making Bicmos devices

Also Published As

Publication number Publication date
GB1384153A (en) 1975-02-19
JPS5234193B2 (de) 1977-09-01
JPS4850677A (de) 1973-07-17
CA969290A (en) 1975-06-10
IT968985B (it) 1974-03-20

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE3688929T2 (de) Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation.
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
DE1903961A1 (de) Integrierte Halbleiteranordnung
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE2521568A1 (de) Verfahren zum herstellen von integrierten halbleiterbauelementen
DE2449688A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2314260A1 (de) Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE1302005C2 (de) Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10002121A1 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE2211709C3 (de) Verfahren zum Dotieren von Halbleitermaterial
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE2654979A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4244115A1 (en) Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions
DE2250570A1 (de) Verfahren zum herstellen von halbleiterbauteilen, die polykristallines silizium aufweisen
DE1696607C3 (de) Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE3131875A1 (de) "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur"