DE2155744C2 - Schaltungsanordnung zur Schräglaufkompensation in Magnetumlaufspeichern - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung In Magnetumlaufspeichern, die mindestens zwei gegeneinander versetzte, der Speicherfläche zugeordnete, kombinierte Lese-/Schrelbkopfsätze aufweisen, die durch eine Auswahlschaltung umschaltbar sind und mehreren parallelen Spuren zugeordnet sind, wobei die Aufzeichnung In Zähler-, Lücken- und Datenfelder unterteilt sind, wobei die Daten beim Abtasten In Schräglaufkompensatlonsreglster einlaufen und dort verzögert werden.

und daß ein Schräglaufzähler mit einer Synchronisationslücke-Abfühlschaltung zur Feststellung des Auftretens einer Synchronisationslücke innerhalb des Lückenfeldes verbunden ist.

Durch die DAS 10 68 757 ist ein Bandwledergabesystem mit Kompensation von Schrägiauffehlern mittels Steuersignalen bekannt geworden, welche von zwei In Abstand voneinander angeordneten Aufzeichnujgsspuren des Bandes abgeleitet werden. Dieses System ist

ίο dadurch charakterisiert, daß die Steuersignale zu den Verschiebemitteln und Toren eines Verschieberegisters gesendet werden, daß die von den Informationsspuren des Bandes abgeleiteten informationssignale gespeichert werden, daß beim Auftreten eines einzelnen Signals von einem der Steuerkanäle die Übertragung der Informatlonssignale in eine ausgewählte Stufe des Registers veranlaßt wird und beim gleichzeitigen Auftreten der Steuersignale beider Steuerkanäle die Ausspelcherung der Informationssignale aus dem Speicherregister veranlaßt wird.

Mit dieser bekannten Schaltungsanordnung ist es zwar möglich, Fehler, die durch Schräglaufen des Bandes verursacht werden, zu kompensieren, aber es Ist nicht möglich, auch gleichzeitig die Fehler zu kompensieren, die durch unterschiedliche Bandgeschwindigkeiten bzw. Platte&seschwindigkeiten hervorgerufen werden.

Außerdem ist eine weitere Schaltungsanordnung zur Abtastung von Aufzeichnungsträgern, auf denen Zeichen In Form von Bits In mehreren parallelen Spuren aufgezeichnet sind, durch die deutsche Patentschrift 11 25 698 bekannt geworden. Diese Schaltungsanordnung Ist dadurch gekennzeichnet, daß der Abtasteinrichtung jeder Spur des Aufzeichnungsträgers ein Pufferspeicher, ein Eingangszähler, eine Vergleichsschaltung und allen Spuren des Aufzeichnungsträgers ein gemeinsamer Ausgangszähler zugeordnet sind und daß die Bits jeder Aufzeichnungsspu' m aufeinanderfolgende Speicherstellen ihrer Pufferspeicher übertragen werden, deren belegte Speicherstellen von Ihren Eingangszählern gezählt und durch die Vergleichsschaltung mit der Stellung des gemeinsamen Ausgangszählers der nach erfolgter Ausgabe eines Zeichens aus den Pufferspeichern In seine nächste Stellung weitergeschaltet wird, verglichen werden, wobei die einander parallel zugeordneten Bits aller Aufzeichnungsspuren zu einem Ausgabespeicher dann übertragen werden, wenn alle Eingangszähler eine Zählstellung erreicht haben, die der Stellung des Ausgangszählers entspricht und diese den Vergleichsschaltungen ein VerglelchssSgnal zuleitet.

Abgesehen von dem hohen technischen Aufwand hat diese Schaltungsanordnung zur Abtastung von Aufzeichnungsträgern, auf denen Zeichen In Form von Bits In mehreren parallelen Spuren aufgezeichnet sind, den Nachteil, daß es nicht möglich Ist, Schräglauffehler zu kompensieren, die Insbesondere bei magnetischen Plattenspelchern auftreten. Diese sogenannten dynamischen Schräglauffehler treten durch Veränderung der Geschwindigkeit der Magnetplatten während des Betriebs auf und sind nicht statisch, wie z. B. eine Kopf- oder eine Spurversetzung durch abgenutzte oder mangelhafte mechanische Justage. Um diese Nachtelle zu beseitigen, wurde bereits In der deutschen Offenlegungsschrlft 15 74 506 vorgeschlagen, eine Schaltungsanordnung so aufzubauen, daß ein Impulsgenerator be! jedem Schritt eines Aufzeichnungsträgers einen Taktimpuls bestimmter Länge erzeugt, der auf eine nachgeschaltcte UND-Schaltung agegeben wird, deren anderer

Zl

Eingang mit den den Spuren des Aufzeichnungsträgers zugeordneten Registern Ober UND- und ODER-Gliedern verbunden ist, daß der Ausgangsimpuls der UND-Schaltung auf ein nacbgeschaitetes logisches Netzwerk gelangt, um in Abhängigkeit des möglichen Minimums s der Aufzeichnungsträger-Geschwlndigkeit und des Vorhandenseins eines ersten abgefühlten Bits von einer Spur des Aufzeichnungsträgers den Lesezyklus einleitet, daß die beiden Ausgangsimpulse des logischen Netzwerks durch eine nachgeschaltete UND-Schaltung verknüpft werden, deren Ausgangssignal auf ein weiteres logisches Netzwerk gegeben wird, dessen Ausgangssignal über die UND-Schaltungen den Aufzeichnungsträger-Transport und die Beendigung eines Lesezykluses nach einer vorbestimmten Anzahl abgetasteter Impulse is steuern.

Obwohl es mit Hilfe dieser Schaltungsanordnung möglich ist, eine genaue Schräglaufkompensation zu erreichen und außerdem Fehler, die durch unterschiedliche Aufzeichnungsträger-Geschwindigkeiten hervorgerufen »erden, völlig zu eliminieren, eignet sich diese Schaltungsanordnung vorzugsweise nur für schrittweise bewegte Aufzeichnungsträger und nicht für kontinuierlich bewegte Aufzeichnungsträger, wie Plattenspeicher.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Schaltungsanordnung zur Schräglaufkompensation der Im Oberbegriff des Patentanspruchs 1 genannten Art zu schaffen, die sowohl dynamische als auch statische Schräglauffehler bei sehr hoher Aufzeichnungsdichte in mehreren parallelen Spuren sicher ausgleicht und dabei mit geringem Aufwand an Schaltungsmitteln auskommt.

Die erfindungsgemäße Lösung der Aufgabe besteht im Kennzeichen des Patentanspruchs I.

Weitere vorteilhafte Ausgestaltungen sind den Ansprüchen 2 bis 4 zu entnehmen.

Der Vorteil dieser erfindungsgemäßen Lösung besteht darin, daß bei Magnetplattenspeichern mit mindestens zwei umschaltbaren Kopfsätzen sowohl dynamische als auch statische Schräglauffehler bei sehr hoher Aufzelchnungsdlchte und geringem Schaltungsaufwand kompensiert werden können.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird anschließend näher beschrieben.

Es zeigt

Fig. 1 ein Diagramm und ein Blockdiagramm eines Teiles eines Magnetplattenspeichers;

Flg. 2 ein Blockdiagramm des Restes der in Flg. 1 gezeigten Anordnung;

Flg. 3 in Impulskurven eine typische Aufzeichnung, wie sie auf einer der Spurein der In Fig. 1 gezeigten Anordnung aufgezeichnet wird;

Flg. 4A-4H vereinfachte Diagrammkurven der in Fig. 3 gezeigten Aufzeichnung während verschiedener Lese- und Schreiboperationen zur Illustration der Art, In welcher die Schräglaufkompensation erreicht wird;

Fig. 5A-5H vereinfachte Diagrammkurven ohne Schräglaufkompensation, die den Kurven in Fig. 4 entsprechen. eo

Ein Ausführungsbeispiel des Magnetplattenspeichers mit erfindungsgemäßer Schräglaufkompensation ist In Flg. I und 2 gezeigt. Die erfindungsgemäße Schräglaufkompensation läßt sich jedoch auch In anderen parallelen Aufzeichnungssystemen magnetischer und nichtmagnetischer Art anwenden, und In den Flg. 1 und 2 dargestellt und anschließend genauer beschrieben Ist nur ein Belsniel.

Gemäß Darstellung In Fig. 1 umfaßt der Plattenspeicher eine drehbare Platte 10 mit einer magnelisierbaren Oberfläche 12, welche eine Vielzahl endloser Kreisspuren 14 enthält, von denen der einfacheren Darstellung halber nur zwei gezeigt sind. Auf einander gegenüberliegenden Seiten der Magnetplatte 10 und in einem Abstand von 180° voneinander relativ zur Platte It) sind zwei Gruppen 16 und 18 von magnetischen Übertragungsköpfen angeordnet. Die Magnetköpfe iii der Gruppe 16 sind auf einem gemeinsamen Radius 20 der Platte 13 angeordnet, wobei jeder Kopf zu einer anderen Magnetspur 14 gehört. In ähnlicher Weise sind die Magnetköpfe in der Gruppe 18 auf einem gemeinsamen Radius 22 der Magnetplatte 10 angeordnet, wobei auch hier jeder Kopf zu einer anderen Spur 14 gehört. Jede dieser Gruppen von Magnetköpfen 16 und 18 enthält wegen der einfacheren Darstellung Jn der Zeichnung nur zwei Köpfe, in der Praxis jedoch eine Vielzahl. Darstellungsgemäß enthält die Gruppe 16 also die beiden Magnetköpfe 24 und 26, die -··.. den Magnetspuren 28 und 30 gehören und anschiteScni! der Einfachheit halber als die beiden Α-Köpfe bezeichnet werden, während die Gruppe 18 die beiden Köpfe 32 und 34 umfaßt, welche zu den Spuren 28 und 30 gehören und anschließend als B-Köpfe bezeichnet werden.

Bei dem im Ausführungsbeispiel der Fig. 1 verwendeten speziellen Aufzeichnungsschema umfaßt eine Spur je eine Hälfte von zwei nebeneinanderliegenden Magnetspuren 14. Gemäß Darstellung in Fig. 1 definieren die Magnetspurer. 28 und 30 somit zwei verschiedene logische Spuren 35 und 36. Die Länge einer jeden logischen Spur Ist in mehrere verschiedene Aufzeichnungen unterschiedlicher Länge unterteilt. Die Aufzeichnung eines gegebenen Feldes oder einer Aufzeichnung erfolgt gleichzeitig auf beiden Magnetspuren 28 und 30 so, daß jede Aufzeichnung, wie es z. B. durch eine Aufzeichnung 38 am Ende der logischen Spur 36 gezeigt ist, sich über eintn Te¹! der Länge der zugehörigen logischen Spur erstreckt.

Die Vorteile der beiden gegenüberliegenden Gruppen 16 u.id 18 von magnetischen Übertragungsköpfen liegen in einer minimalen Zugriffszeit zum Erreichen einer gewünschten Aufzeichnung. Bei der Aufzeichnung 38 können z. B. die A-Köpfe 24 und 26 für eine gegebene Operation benutzt werden, da gerade sie zuerst durch die Aufzeichnung 38 erreicht werden, wenn sie sich in der in Flg. 1 gezeigten Position befinden. Für den Fall, daß die Aufzeichnung 38 bereits die Α-Köpfe passiert hat, können an deren Stelle die B-Köpfe 32 und 34 benutzt werden und so die Zeit gespart werden, die für eine halbe Umdrehung der Magnetplatte 10 aus der Lage der B-Köpfe in die der Α-Köpfe benötigt wird. Wenn n!fo die Platte 10 mit einer Geschwindigkeit von 6000 U/min läuft, läßt sich durch die Benutzung von zwei Kopfgruppen gegenüber einer Platte mit nur einer Kopfgruppe eine Zeltersparnis von 5 msec erzielen.

Die Α-Köpfe odsr B-Köpfe werden für die wirkungsvollste Adressierung einer gegebenen Aufzeichnung durch die Kopfwahischaltung 50 unter Steuerung eines Antivalenzgliedes 52 und des zugehörigen Flip-Flop 54 angewählt. Der Eingang des Flip-Flop 54 ist mit einem Magnetkopf 56 so gekoppelt, daß das ΐΊΐρ-Flop 54 umgeschaltet wird und einer der Eingänge des Antivalenzgliedes 52 vorbereitet wird, sobald der Kopf 56 einen von zwei Indexmarkierungen 58 und 60 abfühlt, die an gegenüberliegenden Selten der Platte 10 angeordnet sind und die Orientierung der Magnetplatte 10 relativ zum Koof 56 und den Λ- und B-Köpfen angibt. Der

andere Eingang des Antivalenzgliedes 52 wird durch das niedrigste Bit einer binaren Adresse eingeschaltet, welches die Hälfte der Platte 10 bezeichnet. In welcher die adressierte Aufzeichnung liegt. Das Antivalenzglied 52 reagiert auf das Ausgangsmaterlal des Flip-Flops 54, welches die Orientierung der Platte 10 darstellt und auf das niedrigste Adreßblt, welches die gewünschte Hälfte der Platte 10 darstellt und liefert der Kopfwahlschaltung 50 ein Signal, welches die Wahl eines entsprechenden Kopfpaares ermöglicht. Die Wahl basiert außerdem auf dem Rest der binaren Adresse, die direkt auf die Kopfwahlschaltung 50 gegeben wird. Als Kopfwahlschaltung 50 kann eine passende Schaltung bekannter Art benutzt werden.

Bei der Herstellung des Magnetplattenspeichers wird is darauf geachtet, daß die Magnetkopie 24, 26, 32 und 34 so befestigt werden, daß sie genau mit den Radien 20 und 22 zusammenfallen. In der Praxis bilden die beiden Köpfe 24 und 26 jedoch die Α-Köpfe und können auf einer Achse liegen, die relativ zum Radius 20 etwas geneigt ist, wahrend die B-Kopfe 32 und 34 auf einer Achse liegen können, die relativ zum Radius 22 ebenfalls etwas geneigt ist und aller Wahrscheinlichkeit nach anders ausgerichtet ist als die Achse der A-Köpfe. Wenn nur ein Kopfpaar für alle Lese- und Schrelboperationen auf den Magnetspuren 28 und 30 verwendet wird, Ist die radiale Ausrichtung der Köpfe oder ihr völliges Fehlen unwichtig. Da jedoch zwei Kopfpaare für dieselben Spuren benutzt werden, resultiert ein Schräglaufeffekt.

Entsprechend der anschließend genauer zu beschreibenden vorliegenden Erfindung wird der aus der unterschiedlichen Ausrichtung der verschiedenen Kopfgruppen resultierende Schräglauf kompensiert, indem der Schräglauf gemessen wird, der vorliegt, wenn ein gegebenes Kopfpaar benutzt wird. Danach wird eine Hälfte des gemessenen Schrägiaufs zu einer unmittelbar folgenden Lücke Innerhalb der für eine anschließende Lese- oder Schreiboperation durch dasselbe Kopfpaar adressierten Aufzeichnung addiert. Diese Technik nimmt an, daß der Schräglauf immer Innerhalb gegebener Grenzen Hegt, die definiert werden können. Im vorliegenden Beispiel werden als maximal möglicher Schrägla-jf 6 Kytes angenommen. >Vle anschließend genauer in Verbindung mit Flg. 3 beschrieben wird, setzt sich jede Aufzeichnung, wie z.B. die in Fig. 1 gezeigte Aufzeichnung 38, zusammen aus Zähler- und Datenfeldern, die durch eine Lücke innerhalb dieser Aufzeichnung voneinander getrennt sind. Hierbei handelt es sich um eine zur Illustration vereinfachte Darstellung, da in der Praxis ein Schlosselfeld und die aufzeichnungsinterne Lücke zwischen jedem Zählerfeld und dem zugehörigen Datenfeld liegen. Die Aufzeichnung selbst ist von der unmittelbar folgenden Aufzeichnung durch efne Lücke zwischen Aufzeichnungen getrennt. Die Lücken innerhalb und außerhalb der Aufzeichnungen umfassen ein Begradigungsintervall von festgelegter Länge und ein Schräglauf-Unsicherheitsintervall von ebenfalls fester Länge. Erfindungsgemäß wird der Schräglauf während jedes Zähler- und Datenfeldes gemessen und die Länge der folgenden Lücke innerhalb oder außerhalb einer Aufzeichnung relativ zu einer vorgegebenen Nominallänge verändert durch Addition einer Hälfte des gemessenen Schräglaufes, bevor eine Lese- oder Schreiboperation des folgenden Feldes eingeleitet wird. Das Schreiben wird eingeleitet durch Einschalten eines Schreibtreibers, während das Lesen eingeleitet wird durch Verriegeln eines VFO auf die Frequenz der gelesenen Daten. Wenn eine erfindungsgemäß vorgesehene Schräglaufkorrektur fehlt, müßte In jede Lücke ein zusätzliches Schräglauf-Unslcherheltslntervall eingeschlossen werden.

Fig. 2 zeigt die in zwei verschiedenen Kanälen 60 und 62 verwendete Schaltung, um gleichzeitig In- zwei verschiedenen Spuren, die je eine logische Spur umfassen, Im vorliegenden Beispiel die Spuren 28 und 30, zu schreiben oder zu lesen. Flg. 2 zeigt außerdem die zugehörige Schaltung, die den beiden Kanälen 60 und 62 gemeinsam ist. Die Kanäle sind In ihrer Anordnung und gegenseitigen Verbindung identisch, und daher wird anschließend nur Kanal 60 beschrieben. Außerdem sind im Kanal 62 dieselben Bauteile verwendet wie Im Kanal 60 und durch dieselben Bezugsnummern, jedoch mit einem zusätzlichen Strich C) bezeichnet.

Die in Flg. 1 gezeigte Kopfwahlschaltung 50 Ist über einen Leseverstärker 64, der bei einer Leseoperation die Verstärkung Hefen, an einen Oszillator mit veränderlicher Frequenz VFO 66 gekoppelt. Der Oszillator VFO 66 arbeitet mit einer Frequenz, die durch sein Eingangssignal bestimmt Ist, und kompensiert eine Anzahl von Faktoren einschließlich Geschwindlgkelisanderungen In der Magnetplatte 10 und Bitverschiebung In ücn gelesenen Daten. Der Oszillator VFO 66 Ist entweder mit den Daten am Ausgang des Leseverstärkers 64 verriegelt, und In diesem Fall wenden die Daten effektiv auf einen Serien-Parallelwandler 68 und auf eine Synchronlsatlonslücken-Abfühlschaltung 70 gegeben, oder er Ist mit einer Bezugsquelle 71 unt 56 so gekoppelt, daß er in Beziehung zur Umdrehungsgeschwindigkeit der Magnetplatte steht. In diesem Fall werden die Daten am Ausgang des Leseverstärkers 64 effektiv vom Oszillator VFO 66 entkoppelt. Die Verriegelung des Oszillators VFO 66 mit den Daten oder der Bezugsquelle 71 und 56 wird durch einen Mikroprozessor 72 gesteuert, der die meisten Funktionen in der in Flg. 2 gezeigten Anordnung einschließlich der Schräglaufmessung und Lückenlängenänderung gemäß späterer Beschreibung steuert. Der Oszillator VFO 66 reagiert normalerweise relativ langsam, hat eine ziemlich große Zeitkonstante, spricht jedoch ziemlich schnell zur Verriegelung der Lesedaten an, wenn der Mikroprozessor 72 entsprechende Kommandos gibt.

Die über den Oszillator VFO 66 geleiteten Dat.jn werden an den Serien-Parallelwandler 68 weitergelebt, wo ihre verschiedenen Bits zu Bytes aus 8 Bits u'iter Steuerung eines zugehörigen Bitringes zusammengesetzt werden. Bitring 73, Synchronisationslockendetektor 70 und Parallel-Serienwandler 74 sprechen auf ein T_ta-Ausgangsslgnal vom Oszillator VFO 66 an. Die Stellung des Bitringes 73 bestimmt die verschiedenen Verriegelungen des Registers einschließlich des Serien-Parallelwandlers 68, auf den die verschiedenen Datenbits gesendet werden. Die zu Bytes aus 8 Bits umgeformten Daten werden dann in einen Schräglauf-Kompensationspuffer 76 geleitet.

Die Synchronisationslückenabföhlschaltung 70 spricht ?uf Daten und Taktausgang vom VFO 66 an, wobei eine darin enthaltene Zählschaltung durch jedes Taktbit vorgeschaltet und durch jedes Datenbit zurückgestellt wird. Die Synchronisationslückenabfühlschaltung 70 wird jedoch nicht durch Locken zurückgestellt, die in den Daten vorliegen, so daß er das Auftreten einer jeden derartigen Lücke feststellt und einem Schräglaufzähler 78 sowie dem Bitring 72 mitteilt, um den Bitring 73 mit den Daten zu synchronisieren. Die Synchronlsationslückenabfühlschaltung 70 spricht außerdem auf

Ii

eine später besprochene Adreßmarklerurig aus drei Bytes an. Wie nachfolgend beschrieben, beblnnt der Schräglauizähler 78, die Zyklen des Bitringes 73 oder 73' beim Auftreten einer SynchronlsailonslUcke zu zählen, die durch die Detektorschaltung 70 oder 70' aus dem Spuranfang ermittelt wird, wenn die Spuren 28 und 30 relativ zueinander unter dem Gesichtswinkel der iVagnetköpfe schräglaufen. Der Schräglaufzähler 78 zählt die Bitringzyklen weiter, bis er durch das Auftreten einer Synchronisationslücke Innerhalb des Spurenendes gestoppt wird, die durch die Synchronlsatlonslükkenabfühlschaltung 70 oder 70' abgefühlt wird. Der Mikroprozessor 72 empfangt dann die Zahl vom Schrägliiufzähler 78 und läßt das wertniederste Bit der Zahl fallen, so daß der Zahlenwert oder der gemessene Schräglauf effektiv durch zwei dividiert wird. Der resultierende die HSIf te des gemessenen Schräglaufes darstellende Wert wird dann durch den Mikroprozessor 72 zur späteren Verarbeitung bei der Erhöhung der Nominallänge der unmittelbar folgenden Zwischenaufzelchnungslücke gespeichert. Indem die Oszillatoren 66 und 66' auf die hereinkommenden Daten Im Falle einer Leseoperation verriegelt werden, oder die Schreibverstärker 63 und 63' Im Falle einer Schreiboperation eingeschaltet werden. Die Schreibverstärker 63 und 63' koppeln die Parallel-Serienwandler 74 und 74' mit der Kopfwahlschaitung 50.

Die Bitringzyklen vom Bltrlng 72 schalten nicht nur den Schräglaufzähler 78 vor, sondern auch den Puffer 76 und Speicher 80. Der Speicher 80 wiederum steuert die hingäbe der Bytes, die durch den Serien-Parallel-Wandler 68 gebildet werden. In den Schräglauf-Kompensationspuffer 76. Die Puffer umfassen Register, deren Länge teilweise durch den maximal möglichen Schräglauf bestimmt wird. Da Im vorliegenden Beispiel der maximale Schräglauf mit 6 Bytes angenommen wiid, wird für diese Puffer- 76 und 76' am besien eine Länge von 8 Bytes gewählt. Wenn der maximal mögliche Schräglauf 6 Bytes beträgt, speichert einer dieser beiden Puffer 76 und 76' 6 Bytes, bevor der andere mit der Speicherung beginnt. Die Schaltung wird am besten so angeordnet, daß diese beiden Puffer 76 und 76' anfangen, Dsten in einen Eingabe-/Ausgabe-Puffer 82 zu lesen, sobald einer dieser Puffer 76 und 76' 7 Bytes enthält. Das erreicht man durch eine Lesesteuerung 84, die aus den Puffern 76 und 76' 6 Bytes liest.

Während einer Schreiboperation werden Daten von der CPU 86 durch den Eingabe-/Ausgabe-Puffer 82 direkt auf die Parallel-Serienwandler 74 und 74' geleitet, wo die jedes Byte bildenden 8 Bits seriell angeordnet und über die Schreibverstärker 63 und 63' auf die Kopfwahlschaltung 60 geleitet werden zur Aufzeichnung auf der Magnetplatte 10. Eine Fehler-Korrekturcodeschaltung oder fCC-Schaltung 88 spricht auf ausgewählte Datenbytes an, die vorübergehend im Eingabe-/Ausgabe-Puffer 82 gespeichert sind, und erzeugt einen Repräsentativcode von 16 Bytes, der am Ende eines jeden Feldes mit je 8 Bytes auf einer Spur aufgezeichnet wird. Wenn das Feld gelesen wird, wird wieder derselbe Code erzeugt und der aufgezeichnet Code mit dem erzeugten verglichen. Eine Differenz zwischen den beiden Codes zeigt einen beim Schreiben oder Lesen des Feldes aufgetretenen Fehler an. Wenn die Fehlerlänge innerhalb der angegebenen Grenzen der ECC-Kapaziiät Hegt, wird die Differenz zwischen den beiden Codes zur Fehlerkorrektur benutzt.

Fig. 3 zeigt eine typische Aufzeichnung und kann z. B. die Aufzeichnung 38 auf der Platte 10 der Fig. 1 /44

enthalten. Wie bereits gesagt, enthält für die vorliegende Darstellung jede Aufzeichnung Zahlen und Datenfelder, die durch eine Zwischenaufzeichnungslücke voneinander getrennt sind. In dem In Flg. 3 gezeigten Beispiel Ist das O-Zahlenfeld 90 und das O-Datenfeld 92 gezeigt. Die Zähier- und Datenfelder 90 und 92 sind durch eine Zwischenaufzeichnungslücke 94 und das Ende der Aufzeichnung, dargestellt durch das Ende des O-Datenfeldes 92, vom Anfang des unmittelbar folgenden Feldes, dargestellt durch ein 1-Zahlenfeld 96, durch eine Zwischenaufzeichnungslücke 98 getrennt. Ein 10 Bytes großes KTO-Intervall und eine 1 Byte große Synchronisationslücke sind am Ende der Zwischenaufzeichnungslücke 98 vorgesehen. Während des 10 Bytes großen l-TO-Intervalles sind die Oslzllatoren 66 und 66' verriegelt, um das Lesen des Feldes 90 vorzubereiten. Das Auftreten der 1 Byte großen Synchronisationslücke veranlaßt die Bltrlnge 73 und 73' zur Synchronisation mit den Daten und die Synchronisationslücken-Erkennungsschaltungen 70 und 70', auf die Im Zusammenhang mit Fig. 2 beschriebene Art zu reagieren. Wenn also die Spuren 28 und 30 so schräglaufen, daß die Spur 28 vorläuft und die Spur 30 nachläuft, wird das Auftreten der Synchronisationslücke in der Spur 28 durch die Synchronlsationslücken-Abfühlschaltung 70' abgefühlt und der Schräglaufzähler 78 gestartet. Das Auftreten der Synchornisationslücke In der nachlaufenden Spur 30 wird dann durch die Schaltung 70 abgefühlt und der Schräglaufzähler 78 gestoppt. Während des unmittelbar folgenden 5 Bytes großen Zählerintervalles wird der Zahlenwert vom Zähler 78 auf den Mikroprozessor 72 übertragen, wo eine Hälfte des Wertes des Schräglaufes errechnet und gespeichert wird. Das 5 Byte große Zahlenintervall wird gefolgt durch einen 8 Bytes großen Fehlerkorrekturcode oder ein £CC-Intervall, und während dieser Zelt werden die aus der Aufzeichnung gelesenen und vorübergehend im Eingabe-/Ausgabe-Puffer 82 gespeicherten aufgezeichneten Bytes durch die £CC-Schaltung 88 mit dem erzeugten Code verglichen, um evtl. vorliegende Fehler gemäß obiger Beschreibung zu ermitteln.

Die Zwischenaufzeichnungs-Lücke 94 Innerhalb der Aufzeichnung wird durch ein 6 Bytes großes Intervall begonnen, welches die Kompensation eines Schräglaufes von maximal 6 Bytes gestattet. Diese 6 Bytes großen Intervalle stellen sicher, daß das anschließende Verzögerungsintervall von 5 Bytes Länge in der vorlaufenden Spur nicht vor dem Ende des 8 Bytes großen £CC-Intervailes in der nachlaufenden Spur auftritt. Der Mikroprozessor 72, der die Länge der Zwischen-Av fzeichnungslücken 94 und 98 bestimmt, stellt fest, wenn das Ende des 6 Byte großen Intervalls In der vorlaufenden Spur auftritt und bestimmt die Gesamtlänge der Lüs:ke durch Zählung eines Wertes, der gleich dem Nennwert einer Lücke plus der Hälfte des gemessenen Schräglaufes ist. In dem in Fig. 3 gezeigten Beispiel liegt kein Schräglauf vor, und somit liefert der Mikroprozessor 72 eine Zahl, die gleich dem Nennwert der LOcke 70 Bytes zwischen dem Ende des 6-Byte-Intervalls und dem Anfang des folgenden 6 Byte großen Schräglaufintervall ist. Wie nachfolgend beschrieben, addiert bei einem vorliegenden Schräglauf der Mikroprozessor 72 die Hälfte des gemessenen Schräglaufes oder max. 3 Bytes zum Nennwert von 70 Bytes, wenn er zwischen dem Ende des 6-Byte-Intervalles in der vorlaufenden Spur und dem Punkt zählt, bei welchem das folgende 6 Byte große Schräglaufintervall in beiden Spuren beginnt und kompensiert auf

ίο

diese Welse den Schräglauf.

Das 5 Byte große Verzögerungsintervall hinter dem 6-Byte-Intervall gestattet einen Umlauf des letzten Byte des Fehlerkorrekturcodes durch das System von den Puffern 76 und 76', um festzustellen, ob ein Fehler vorhanden Ist. Wenn kein Fehler vorliegt, wird an die zentrale CPU 86 ein Signal geliefert, welches anzeigt, daß der Kanalumlauf beginnen kann. Der Kanalumlauf erfolgt während des folgenden 47 Byte großen Intervalles. Während des Kanalumlauflntervalles stellt die CPU ίο 86 fest, welche Operation Im nächsten Feld auszuführen Ist. Am Ende des Kanalumlauflntervalles liefert die CPU 86 über den Eingabe-/Ausgabe-Puffer 82 ein Signal an den Mikroprozessor 72, welches die Im folgenden Feld auszuführende Operation bezeichnet, '.5 und dieses Signal wird durch den Mikroprozessor 72 während eines dann folgenden 7 Byte großen Kommando-Decodlerlntervalles decodiert. Wenn der Mikroprozessor 72 festgestellt hat, daß Im folgenden Feld eine Schreiboperation vorzunehmen 1st, werden Im unmittelbar folgenden 3 Byte großen Intervall die Schreibverstärker 63 und 63' eingeschaltet. Wenn andererseits eine Leseoperation erfolgen soll, werden die Oszillatoren 66 und 66' auf die Daten verriegelt, und zwar während eines 6 Byte großen Schräglaufintervalles, welches unmittelbar einem 8 Byte großen automatischen Verstärkungs-Steuerlntervall oder /IGC-Intervall folgt. Wahrend des /IGC-Intervalles wird die Verstärkung der Leseverstärker 64 und 64' so eingestellt, daß Ampiitudendlfferenzen zwischen vorhergehenden und nachfolgenden Feldern kompensiert werden. Solche Differenzen können entstehen, wenn z. B. ein Kopfpaar zum Lesen zwei benachbarter Felder benutzt wird, von denen jedes durch ein anderes Kopfpaar beschrieben wurde. Während des /ICC-Intervalles wird die Verstärkung des Leseverstärkers 64 und 64' nach Bedarf eingestellt, bevor die Oszilatoren 66 und 66' während des 6 Byte großen Schräglaufintervalles auf die Daten verriegelt werden. Die Verriegelung der Oszillatoren 66 und 66' auf die Daten wird normalerweise in der Mitte des 6 Byte großen Schräglaufintervalles begonnen, kann jedoch auch am Anfang oder Ende eines gegebenen Schräglaufintervalles erfolgen, wenn ein Schräglauf vorliegt. Auf jeden Fall muß die Verriegelung der Oszillatoren 66 und 66' auf die Daten abgeschlossen sein vor dem Ende des unmittelbar folgenden 10 Byte großen K/O-Intervalles. Die ein Byte großen Synchronisationslücken am Ende der Zwlschen-Aufzelchnungslücke 94 fungieren auf ähnliche Welse wie die Synchronlsationslücken am Anfang des O-Zahlenfeldes 90 und synchronisieren die Bitringe 73 und 73' und zeigen den evtl. vorhandenen, Schräglauf am Anfang des Feldes 92 an.

Während eines Feldes 92 werden Daten auf die Spuren entweder geschrieben oder von diesen gelesen, und zwar während eines Datenintervalles unterschiedlicher Länge, hinter dem ein 8 Byte großes ifCC-Intervall folgt. In welchem der erzeugte Code geschrieben oder durch die fCC-Schaltung 88 mit dem gelesenen Code verglichen wird, um Fehler festzustellen und zu korrigieren.

Die 6 Byte großen Schräglauf-Kompensationsintervalle am Anfang der Zwischen-Aufzeichnungslücke 98 dienen dem gleichen Zweck wie die 6 Byte großen Intervalle am Anfang der Lücke 94. Sie gestatten die Existenz eines Schräglaufs und definieren der. Punkt, an welchem die Zwischen-Aufzeichnungslücke 98 zu beginnen hat. Die Lücke 98 hat hier einen Nennwert von 79 Bytes Länr-e zwischen dem Kompensationsintervall und dem folgenden Schräglaufintervall. Bei vorhandenem Schräglauf wird jedoch die Hälfte des Schräglaufwertes, der aufgrund der Synchronlsatlonslücken am Ende der Lücke 94 gernessen wurde, zu dem Nennwert von 79 Bytes addiert. Am Ende der Zählung werden die 6 Byte großen Schräglaufintervalle gleichzeitig geschrieben.

Während des folgenden 5 Byte großen Verzögerungs-Intervalles laufen die £CC-Bytes Im System während einer Leseoperation um, wobei die Existenz eines Fehlers festgestellt wird. Während eines nachfolgenden 2 Byte großen Intervalles, welches zwar In der Lücke 98 zwischen den Aufzeichnungen, aber nicht In der Lücke 94 innerhalb der Aufzeichnung vorhanden Ist, werden die Schreibverstärker 63 und 63' abgeschaltet, um eine Schreiboperation zu beenden. Die Schrelbtielber können jedoch nicht früher abgeschaltet werden, da bei einer Leseoperation die nachlaufende Spur wahrend eines Teiles des Schräglaufkompensatlonslntervalles der vorlaufenden Spur noch Daten lesen kann. Da nicht bekannt ist, wann die vorlaufende Spur beendet Ist, kann das Lesen wahrend der Schräglaufkompensatlons- und Verzögerungsintervalle fortgeführt werden. Am Ende des Verzögerungsintervalies werden die Oszillatoren 66 und 66' bei einer Leseoperation von den Daten entriegelt und statt dessen von der Bezugsquelle 71 verriegelt. Bei einer Schreiboperation sind die Oszillatoren 66 und 66' mit der PLO-Bezugsquelle 71 verriegelt.

Danach legt die CPU 86 die nächste Operation während eines 47 Byte großen Kanal-Umlauflntervalles fest. Das resultierende Kommando aus der CPU 88 wird durch den Mikroprozessor 72 während eines 7 Byte großen Kommando-Decodlerlntervalles decodiert, die Schreibverstärker 63 und 63' während eines 3 Byte großen Intervalles eingeschaltet, wobei die nächste Operation als Schreiboperation bestimmt wird, und dann werden In einem anschließenden 8 Byte großen Intervall die automatischen Verstärkungssteuerungen der Leseverstärker 64 und 64' eingeregelt, wenn eine Leseoperation erfolgen soll.

Die 3 Byte große Adreßmarkierung, wie die 1 Byte großen Synchronisationslücken erscheinen als eine Lücke, da sie aufgezeichnete Nullen und keine Einsen enthalten. Sie werden durch den Synchronlsatlonslükken-Abfühl-Schalter 70 bzw. 70' abgefühlt, der den Mikroprozessor 2 darauf hinweist, daß das nächste Feld ein Zahlenfeld Ist. Während der 3 Byte großen Adreßmarkierung empfangen die Leseverstärker 64 und 64' keine Datenbits oder Einsen, und ihre automatischen Verstärkungssteuerungen reagieren durch Erhöhung oder Verstärkung. Nach der Adreßmarkierung Ist daher ein 1 Byte großes Nachtrlmmlntervall vorgesehen. Während eines anschließenden 3 Byte großen Toleranzintervalles ist für einen Teil des zum Treiben der Magnetplatten 10 benutzten Gerätes eine Kompensation vorgesehen. Danach folgen die 6 Byte großen Schräglauflntervalle und anschließend ein 10 Byte großes KFO-Intervall zur Kompensation des Schräglaufes und zum Verriegeln der Oszillatoren 66 und 66' auf die Daten im Fall einer Leseoperation. Danach werden die Synchronisationslücken abgefühlt, um die Messung eines evtl. vorhandenen Schräglaufes zu ermöglichen, und die Bitringe 73 und 73' auf die Daten zu synchronisieren, und dann läuft das System in bezug auf die anschließende Aufzeichnung genauso weiter, wie es im Zusammenhang mit Fig. 2 beschrieben wurde.

Die FI g. 4A-4H zeigen die Aufzeichnung der F i g. 3

In vereinfachter Darstellung unä verschiedene Beispiele für Lese- und SchrelboperutIonen, die so auftreten können, djß Schräglaufprobleme entstehen. Wo ein Schräglauf auftritt, wird al:s Beispiel ein maximaler Schräglauf von 6 Bytes angenommen.

In Flg. 4A Ist die Situation gezeigt, In welcher eine Aufzeichnung geschrieben und danach gelesen wird mit den B-Magnetköpfen. Da zum Lesen und Schreiben dieselben Köpfe verwendet werden, tritt bei dem In Flg. 4A gezeigten Beispiel beim Lesen kein Schräglauf auf und somit erscheint die Aufzeichnung ohne Schräglauf wie In Flg. 3.

Beim Schreiben einer Aufzeichnung werden die entsprechenden Intervalle beider Spuren gleichzeitig geschrieben, und es Ist keine Schräglaufkompensation erforderlich. Daher wird die Lückenlänge zwischen dem Schräglauf-Kompensatlonslntervall und dem nachfolgenden Schräglaufintervall mit 70 Bytes glelchlang gemacht und die Zwischen-Aufzeichnungsiücke 98 zwischen zwei Aufzeichnungen mit 79 Bytes ebenfalls. Wenn diese Aufzeichnung durch dieselben Köpfe gelesen wird, erscheint kein Schräglauf, und somit Ist keine Kompensation erforderlich. Da der Schräglauf des kommenden Feldes beim Lesen einer jeden Lücke unbekannt Ist, muß die Verriegelung der Oszillatoren 66 und 66' auf die Daten zu einem Zeltpunkt eingeleliet werden, der mindestens 10 Bytes vor der Synchronisationslücke, aber nicht voir dem Schräglaufintervall liegt. Die Nominalzeit vorn r.nde des Schräglauf-Kompensationslntervalles bis zur D&tenverrlegelung des Oszillators beträgt in der Zwischen-Aufzeichnungsiücke 94 73 Bytes und In der Zwischen-Aufzeichnungsiücke 98 85 Bytes. Bei einem maximalen Schräglauf von 6 Bytes werden die nominellen Intervallängen auf 76 Bytes bzw. 85 Bytes erhöht. Dementsprechend beginnt die Verriegelung der Oszillatoren 66 bzw. 66' In Flg. 5A in der Mi'.te der SchräglaufinicrvaHc.

In dem in Flg. 4B gezeigten Beispiel wird das Feld 90 mit den Α-Köpfen gelesen, das Feld 92 beschrieben und danach die ganze Aufzeichnung gelesen.

Da die Α-Köpfe jetzt zum Lesen und ..eiben benutzt werden und nicht die B-Köpfe, Hegt ein Schräglauf vor, der am Anfang des Lesens des Feldes 90 gemessen wird und hinterher in Form einer Verschiebung der Schräglauf-Kompensationsintervalle am Anfang der Zwischen-Aufzeichnungsiücke 94 erscheint. In diesem Beispiel wird der maximal mögliche Schräglauf von 6 Bytes angenommen. In diesem Fall speichert der Mikroprozessor 72 einen Wert, der gleich der Hälfte des Schräglaufes oder max. 3 Bytes ist, und addiert hinterher zu der Nominalgröße der Lücke von 70 Bytes, liefert also einen Wert von 73 Bytes, die am Ende des Schräglauf-Kompensatlonsintervalles in der vorlaufenden Spur 30 beginnen. Am Ende der 73 Bytes treten die Schräglaufintervalle in beiden Spuren gleichzeitig auf. Da das folgende Feld 92 durch die Α-Köpfe vorher geschrieben und jetzt auch gelesen wird. Hegt jetzt Im Feld 92 kein Schräglauf vor, und die Schräglaufkompensationsintervalle am Anfang der Lücke 98 zwischen den Aufzeichnungen sind aufeinander ausgerichtet. Das anschließende Feld 96, welches durch die B-JCöpfe geschrieben wurde, läuft jedoch relativ zu den A-Köpfen schräg und resultiert somit in einer Verschiebung der Schräglaufintervalle am Ende der Lücke 98 zwischen den Aufzeichnungen.

Bei einer Leseoperation in dem in Fig.4B gezeigten Beispiel unter Verwendung der Α-Köpfe ist ein Intervall von 76 Bytes vor dem Verriegeln der Oszillatoren 66 und 66' auf die Daten in der Zwischen-Aufzeichnungsiücke 94 gestattet. Dieses Intervall tritt wieder In der Mitte der Schräglaufintervalle auf. In der Lücke 98 jedoch erscheint im Feld 92 kein Schräglauf auf die Oszillatoren 66 und 66' durch die 82 Datei !bytes Jiach Beendigung des Schräglaufkompeiisationslntervalles verriegelt. Diese Verriegelung erfolgt am Anfang des Schräglauflntervalles des Feldes 96 für die Spur 28 und am Ende des Schräglauflntervalles für die Spur 30, wobei beide Fälle innerhalb der vorgeschriebenen Grenzen liegen. In den Beispielen der Flg. 4C-4H werden durch die Schräglaufkompensation die vorgeschriebenen Grenzen eingehalten.

Im Beispiel der Flg. 4C wird mit den Α-Köpfen das Feld 92 gelesen, das Feld 96 geschrieben und danach die ganze Aufzeichnung gelesen. Wie im Beispiel der Flg. 4D, wo die Α-Köpfe auch zum Lesen benutzt werden, werden die Schräglaufkompensatlonsintervalle am Anfang der Zwlschen-AufzelchnungslUcke 94 verschoben, während die Schräglaufintervalle am Ende dieser Lücke aufeinander ausgerichtet sind. Das Feld 92, welches Im Beispiel der Fig. 4B mit den A-Köpfen geschrieben wurde, wird ohne Schräglauf unter Verwendung der Α-Köpfe In Flg. 4C gelesen. Da das Feld 96 mit den Α-Köpfen geschrieben wurde, sind die Schräglaufintervalle am Ende der Zwischen-Aufzeichnungsiücke 38 ausgerichtet vorhanden.

Im Beispiel der FI g. 4D wird die ganze Aufzeichnung der Fig. 4C mit den B-Köpfen gelesen. Da das Feld 92 ursprünglich mit den B-Köpfen geschrieben wurde, liejgt kein Schräglauf vor und die Schräglaufkompensatlonsintervalle am Anfang der Lücke 94 sind ausgerichtet. Das folgende Feld 92 wurde jedoch mit den A-Köpfen während des in Fig. 4B gezeigten Beispiels geschrieben, und die Schräglaufintervalle am Ende der Lücke 94 sind demzufolge gemäß Darstellung In Fig.4D verschoben. In ähnlicher Weise sind die Schrägiaufkompensatlonsintervalle am Anfang der folgenden Lücke 98 genauso verschobt.i wie die folgenden Schräglaufintervalle.

Im Beispiel der Fig. 4B wird das Feld 92 mit den B-Köpfen gelesen, das Feld 96 geschrieben und anschließend die ganze Aufzeichnung gelesen. Wie im --blgen Beispiel der Flg.4D, sind die Schräglaufkompensatlonslntervalle ausgerichtet, während die folgenden Schräglaufintervalle am Ende der Lücke 94 verschoben sind. In ähnlicher Welse sind die Schräglaufintervalle am Anfang der Lücke 98 zwischen den Aufzeichnungen verschoben. Da jedoch die B-Köpfe zum Schreiben des Feldes 96 benutzt werden, sind die Schräglaufintervalle am Ende der Lücke 98 ausgerichtet.

In Fig. 4F wird mit den A-Köpfen die Aufzeichnung der Fig. 4E gelesen. Zum Schreiben des Feldes 90 wurden ursprünglich die B-Köpfe verwendet, und demzufolge sind die Schräglaufkompensationsintervalle am Anfang der Lücke 94 gegeneinander verschoben. Die Α-Köpfe wurden zuletzt zum Schreiben des Feldes 92 benutzt und die Schräglaufintervalle am Ende der Lücke 94 sind demzufolge genauso ausgerichtet wie die anschließenden Schräglaufkompensationslntervalle am Anfang der Lücke 98. Mit den B-Köpfen wurde zuletzt das Feld 96 geschrieben, die Schräglaufintervalle am Ende der Lücke 9'8 sind jedoch darstellungsgemäß verschoben.

Fig. 4G zeigt ein Beispiii, bei dem mit den B-Köpfen das Feld 90 gelesen, das Feld 92 geschrieben und danach die ganze Aufzeichnung gelesen wird. Die B-Köpfe wurden zuletzt zum Schreiben des Feldes 90

benutzt, was zu einer Ausrichtung der Schräglaufkompensationsintervalle am Anfang der Lücke #4 fahrt. Da die B-Köpfe zum Schreiben des Feldes 92 benutzt werden, sind die Schräglaufintervalle am Ende der Lücke 94 genauso ausgerichtet wie die folgenden Schräglaufkompensuionsintervalle am Anfang der Lücke 98. Das Feld 96 wurde zuletzt mit den B-Köpfen geschrieben und die Schräglaufintervalle am Ende der Lücke 98 sind ebenfalls aufeinander ausgerichtet. AUe Schräglauf- und Sc'nräglaufkompensationsintervalle befinden sich zu diesem Zeitpunkt in derselben relativen Position, in der sie im Beispiel der F i g. 4A standen.

Im letzten Beispiel der Fig. 4H wird die Aufzeichnung der Flg. 4G mit den Α-Köpfen gelesen. Im Gegensatz zu Fig.4G, wo die Verwendung der B-Köpfe zu einer Ausrichtung der gesamten Schräglauf- und Schr5El=ufkompensationsintervaHe führte, resultierte das Lesen derselben Aufzeichnung mit den A-Köpfen, dargestellt in Fig. 4H, In einer Verschiebung eines jeden entsprechenden Intervalles, so daß die Spur 30 vorläuft und die Spur 28 nachlauft, Die Verriegelung der Oszillatoren 66 und 66' auf die Daten beginnt nach dem oben beschriebenen Verfahren am Anfang '-ines jeden Schräglauiintervalles in der Spur 28 und am Ende dieses Intervalles in der Spur 30.

Die Vorteile der erfindungsgemäßen Schräglaufkompensation gehen aus der Betrachtung der Fig. 4A-4H ohne Schräglaufkompensation hervor. Solche Beispiele sine in den Flg. 5A-5H gezeigt.

In Fig. 5A wird die Aufzeichnung mit den B-Köpfen geschrieben und gelesen, und daher tritt kein Schräglauf auf. Bei der in Fig. S gezeigten Technik werden die Schräglaufintervalle am Ende der Lücke 94 lokalisiert durch Abzählen von 70 Bytes vom Ende des Schräglaufkompensationsintervalles in der vorlaufenden Spur. In ähnlicher Weise werden die Schräglauflntervalle am Ende der Lücke 98 zwischen den Aufzeichnungen lokalisiert durch Abzählen von 79 Bytes vom Ende des Schräglaufkompensatlonsintervalles In der vorlaufenden Spur.

In Fig. SB wird das Feld 90 gelesen und das Feld 92 geschrieben und die ganze Aufzeichnung mit den A-Köpfen gelesen. Die Schräglaufkompensatlonslntervalle am Anfang der Lücke 94 sind verschoben, die dem Ende dieses Kompensätlonsintervalles in der vorlaufenden Spur 30 über 70 Bytes folgenden Schräglaufintervalle befinden sich jedoch In Ausrichtung, da das folgende Feld 92 mit den Α-Köpfen feschrieben wurde. In ähnlicher Welse sind die Kompensationsintervalle am Anfang der Lücke 98 ausgerichtet, die vor dem Feld 96 vorher mit den B-Köpfen geschriebenen Schräglaufintervalle sind jedoch verschoben, wenn sie durch die Α-Köpfe gelesen werden. Da keine Schräglaufkompensation angewandt wurde, ist die Lücke 94 kürzer als die entsprechende Lücke im Beispiel der FI g. 4B, und zwar um 3 Bytes, und die resultierende Lücke 98 Ist ebenfalls um 3 Bytes länger als die entsprechende Lücke in Fig. 4B. In der Lücke 98 muß die Verriegelung der Oszillatoren 66 und 66' 85 Bytes nach dem Ende des Schräglaufkompensationslntervalles beginnen.

Im Beispiel der Flg. SC wird die Aufzeichnung wieder mit den Α-Köpfen gelesen, nachdem das Feld 96 geschrieben wurde, und die verschiedenen Intervalle nehmen dieselbe Ausrichtung an wie In Flg. 5B mit Ausnahme der Schräglaufintervalle am Ende der Lücke 98. die ausgerichtet sind, da das Feld 96 mit den A-koplcn geschrieben wurde.

Im Beispiel der Flg. 5Ü, wo die Aufzeichnung der

Fig. 5C mit den B-Köpfen gelesen wird, kann ein mögliches Problem In der Lücke 94 auftreten, wo mindestens 70 Bytes zwischen den Schräglauf- und Schräglaufkornpensationsintervallen der Spur 30 erfor deiilch sind, wenn die Oszillatoren 66 und 66' verriegelt werden sollen. Im gezeigten Beispiel wird die geforderte Zahl jedoch geliefert und daher entsteht kein Problem.

Der Vorgang läuft weiter nach denselben Regeln bis zum Beispiel der Fig. 5H. In diesem FaK ist zwischen dem Ende des Schräglaufkompensationsintervalles in der vorlaufenden Spur 30 und dem folgenden Schräglaufintervall eine Anzahl von 76 Bytes erforderlich. Da jedoch eine Standardzahl von 70 Bytes benutzt wird, muß die Verriegelung der Oszillatoren 66 und 66' eingeleitet werden, während das /4GC-Intervall der nachlaufenden Spur 28 noch vorliegt. Dementsprechend wird der Oszillator 66' durch fehlerhafte Daten verriegelt, die noch einer/iGC-Regelung unterliegen.

In der Lücke 98 in Fig. S tritt dasselbe Problem auf.

Während die Beispiele der Fig. 5B und 5D 85 Bytes vor der Verriegelung der VFOs fordern, sir« bei den Beispielen der Fig. 5F, 5G und 5H nur 79 Bytes erforderlich. Die nachlaufende Spur wird nach der Messung: des Schräglaufes Oberwacht und die Berechnung bei Ihrer Hälfte vorgenommen. Beim Auftreten des Endes des Schräglaufkompensationsintervalles in der nachlaufenden Spur beginnt eine Zahl, den Abstand zum folgenden Schräglaufintervall festzustellen. Diese Zahl enthält den Nennwert minus der Hälfte des gemessenen Schräglaufes. Ein Vorteil des Nachlaufspur- oder Subtraktionsverfahrens der Schräglaufkompensation gegenüber dem Vorlaufspur- oder Additionsverfahren entsteht, wenn das fCC-Intervall am Ende des Zahler- Feldes beendet ist und festgestellt wird, daß kein Schräglauf vorliegt. In diesem Fall wird das Lesen des Feldes früher beendet und das folgende Kanalumlaufintervall kann früher beginnen und daher mehr Zelt zur Verfügung stellen zur Decodierung des nächsten Kommandos. Im Ausführungsbelsplel der FI g. 1 und 2 wurde durch rnaxlmale Schräglaufbedingungen festgestellt, daß die totalen Lücksnintervalle, resultierend aus den Vorlauf- und Nachlaufspursystemen, dieselben waren. Wegen der einfacheren Konstruktion wird jedoch das Verriegelungssystem für die Vorlaufspur für bestimmte Anwendungen bevorzugt. Bei anderen Anwendungen mit anderen Konstruktionseinschränkungen kann jedoch auch das Verriegelungssystem für die Nachlaufspur angewandt werden.

Bei den bisher beschriebenen Ausführungsbeispielen wird angenommen, daß der Schräglauf statisch Ist, wie er typischerweise bei einer Kopfverschiebung vorliegt, so daß der Schräglauf zwischen Anfang und Ende eines gegebenen Feldes derselbe bleibt. Ist der Schräglauf tatsächlich konstant, kann er am Anfang eines Feldes gemessen und dann angenommen werden, daß er ohne weitere Messung am Ende des Feldes und am Anfang der folgenden Lücke derselbe Ist. Die vorliegende Erfindung läßt sich jedoch auch auf einen dynamischen Schräglauf anwenden, wie er sich aus einer Verzerrung des magnetischen Aufzeichnungsträgers ergeben kann. Im Falle des dynamischen Schräglaufes muß dieser jedoch am Ende eines gegebenen Feldes gemessen werden, da eine Schräglaufmessung am Anfang des Feldes für das Ende nicht gültig zu sein braucht. Diese Messung kann erfolgen durch Subtraktion der Werte In den Speichern 80 und 80' am Ende des Feldes.

Hierzu 5 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Schaltungsanordnung zur Schräglaufkompensation in Magnetumlaufspeichern, die mindestens zwei gegeneinander versetzte, der Speicherfläche zugeordnete, kombinierte Lese-/Schreibkopfsätze aufweisen, die durch eine Auswahlschaltung umschaltbar sind und mehreren parallelen Spuren zugeordnet sind, wobei die Aufzeichnungen in Zähler-, Lücken- und Datenfelder unterteilt sind, wobei die Daten beim Abtasten in Schräglaufkompensationsregister einlaufen und dort verzögert werden, und daß ein Schräglaufzahler mit einer Synchronisationslücke-Abfühlschaltung zur Feststellung des Auftretens einer Synchronlsationslucke innerhalb des LOckenfeldes verbunden ist, dadurch gekennzeichnet, daß die Auswahlschaltung (5«) der Lese-ZSchrelbkopfsätze mit den Leseverstärten (64, 640 verbunden ist. die mit je einem Oszillator (VFO 66, VFO 66") mit veränderlicher Frequenz verbunden sind, daß der Schräglaufzähler (78) mit einem Mikroprozessor (72) verbunden ist, der die Hälfte der gezählten Bits eines auftretenden Schräglaufs, die sich aus dem Abstand der abgefühlten Synchronisationslückeu ergeben, zu bestimmten, das Lückenfeld charakterisierenden Bits addiert bzw. subtrahiert, der außerdem mit den zwei Oszillatoren (VFO 66, VFO 660 mit variabler Frequenz verbunden Ist, um diese in Abhängigkeit von der errechneten Größe für das Lesen oder Schreiben der Daten zu -verriege.n oder freizugeben.

2. Schaltungsanordnung zur Schräglaufkompensation nach Anspruch 1, dadurch £, .-kennzeichnet, daß die Auswahlschaltung (50) Ober die Leseverstärker (64, 64') mit den Oszillatoren ( VFO 66, VFO 660 mit veränderlicher Frequenz verbunden ist, deren Ausgänge mit Serien-Parallelwandlern (68, 680 und den Synchronisationslücke-Abfühlschaltungen (70, 700 verbunden sind und mit einer Bezugsquelle (56 und 71) verbunden sind, so daß die Oszillatoren (VFO 66, VFO 660 In Abhängigkeit zur Umdrehungsgeschwindigkeit des Magnetumlaufspeichers stehen.

3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Mikroprozessor (72) die Verriegelung und Freigabe der Oszillatoren (VFO 66, VFO 660 und der Bezugsquelle (56 und 71) steuert.

4. Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der Mikroprozessor (72) die vom Schräglaufzähler (78) ermittelten Bits empfängt und durch zwei dividiert und dann zur Verarbeitung bei der Erhöhung bzw. Erniedrigung der bestimmten, das Lückenfeld charakterisierenden Bits speichert.