DE2944191C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Synchronisation sowie Anordnung zur Durchführung des Verfahrens.

Ein derartiges Verfahren ist aus der US-PS 40 01 693 bekannt. Darin wird ein Synchronisierungsmuster verwendet, das aus insbesondere 9 Bits, und zwar 3 Wörter von 3 Bits, besteht. Aus jedem Wort wird ein einziges Bit, abhängig von den gewählten Codes auch nach Inversion, der Mehrheitsentscheidungsanordnung (nachstehend auch Majoritätsanordnung genannt) zugeführt. In der Majoritätsanordnung wird untersucht, ob mindestens 2 der 3 zugeführten Bits den gleichen Wert haben. Anschließend wird das gleiche für ein zweites Bit jedes Worts und schließlich für das dritte Bit jedes Worts durchgeführt. Wenn die Ergebnisse der drei getroffenen Entscheidungen den richtigen Wert haben, wobei das Ergebnis als Gesamtheit mit einem festgelegten Wort verglichen wird, so wird ein Synchronsignal erzeugt.

Zur Erläuterung sei bemerkt, daß der Begriff "minimaler Hamming-Abstand" ein Differenzmaß auf der Basis der bekannten Hamming-Codetheorie zwischen Codewörtern ist. Minimaler Abstand bedeutet, daß sich ein Wort zumindest durch 1 Bit von einem anderen Wort unterscheidet.

Das Erzeugen eines Synchronsignals nach der genannten US-PS erfolgt insbesondere in Kommunikationssystemen. Es gibt auch andere Systeme, in denen diese Erzeugung eines Synchronsignals erforderlich ist, wie z. B. Speichersysteme, bei denen Information auf/in ein Speichermedium geschrieben und inbesondere daraus ausgelesen wird. Nach einem oft einleitenden Teil (heading) einer Signalfolge folgt der Informationsteil insbesondere in Form eines Datenblocks, der wiederum in Datenwörter eingeteilt sein kann. Um einen derartigen Block bzw. seine Wörter unterscheiden zu können, ist eine Taktsteuerung mit Hilfe des eingangs erwähnten Synchronsignals zumindest für Teile der erwähnten Signalfolgen notwendig.

Eine wichtige Fehlerquelle bilden Störerscheinungen, die sich über eine Länge mehrerer Bits in den Medien erstrecken, die in den vorliegenden Systemen benutzt werden. Diese Störerscheinungen werden oft mit der Bezeichnung "burts" angegeben und können in Kommunikationswegen z. B. Störsignalquellen und in Speichermedien insbesondere örtliche Deformationen des Speicherwerkstoffs sein. Wenn ein derartiger Burst während oder an der Stelle eines Synchronmusters auftritt, kann dies zur Folge haben, daß kein oder gegebenenfalls sogar zu einem falschen Zeitpunkt ein Synchronsignal erzeugt wird. Insbesondere im letzteren Fall ist es möglich, daß z. B. Information an einer Stelle geschrieben wird, an der Information vorhanden ist, die nicht gelöscht werden darf.

Bei dem bekannten System kann das Synchronmuster eine Burst- Störung nur ausgleichen, wenn diese kürzer als die Anzahl n = 3 Bit des Wortes ist und an keiner anderen Stelle im Synchronmuster ein Fehlerbit vorhanden ist.

Der Erfindung liegt die Aufgabe zugrunde, ein System anzugeben, bei dem trotz Störungen mit einer Länge < n Bit dennoch möglichst zuverlässig ein Synchronsignal erzeugbar ist. Dabei soll sowohl die Möglichkeit des Auftretens eines falschen Synchronsignals, bevor ein richtiges Synchronsignal aufgetreten ist, als auch die Möglichkeit, daß gar kein Synchronsignal erzeugt wird, möglichst klein sein.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.

Der Erfindung liegt die Erkenntnis zugrunde, daß die Erweiterung jedes Worts auf n + m (m < 0) Bits beim Auftreten von Bursts mit einer Bitlänge n + m für die Erzeugung des Synchronsignals an sich keine unzulässigen Probleme geben kann. Dabei ist es jedoch von entscheidender Bedeutung, daß es sich dabei nicht um eine Erweiterung der Anzahl von n Bits, die für ein bestimmtes System optimal ist, zu einer größeren Anzahl von n Bits handelt. Die m Bits sind dem Synchronmuster zugeordnet, werden aber in die Entscheidungen nicht einbezogen, die in der Majoritätsanordnung über die Teilwörter von n Bits getroffen werden. Anderenfalls würde sich insbesondere die Möglichkeit zum vollständigen Unterbleiben eines Synchronsignals unzulässig vergrößern. Die Wahl der Anzahl n selbst wird durch den Kompromiß einerseits zwischen dem Auftreten der Möglichkeit, daß kein Synchronsignal erzeugt wird, und der Möglichkeit bestimmt, daß ein Synchronsignal auftreten kann, jedoch zu einem falschen Zeitpunkt. Weiter unten wird dies noch näher erläutert.

Die Wahl der Anzahl m ist durch die Kennwerte des Mediums des Systems bestimmt. Im allgemeinen nimmt für eine sich vergrößernde Länge von Bursts die Möglichkeit des Auftretens davon ab. Eine günstige Wahl von m liegt dort, wo eine Länge von n + m Bits je Wort erreicht wird, die groß genug ist, daß die Möglichkeit, daß sich dennoch Bursts über eine Länge größer als eine Bitlänge von n + m Bits erstrecken, zulässig klein ist.

Der Vollständigkeit halber sei auf die Zeitschrift "Electronics" vom 08.01.1968, S. 91 und 92 hingewiesen, nach der zum Schutz der Daten gegen "bursts" die sogenannte zeitgestreute Codierung ausgenutzt wird. Hier werden die Codes der Datenblöcke zeitlich gestreut, so daß ein "burst" nicht einen vollständigen Datenblock stört, sondern eine Störung in einer Anzahl verschiedener Datenblockteile verursacht. Pro Teil läßt sich dann mit Korrekturbits, die hinzugefügt sind, der entstandene Fehler beseitigen oder zumindest detektieren. Die vorliegende Erfindung besitzt auch eine Form der zeitgestreuten Codierung, denn die Hinzufügung der m Bits bewirkt eine Zeitverschiebung der zunächst direkt aufeinanderfolgenden Wörter von n Bits. Da es sich hier jedoch um die Erzeugung eines Synchronsignals handelt, ist die Verwendung der Blockaufteilung, wie bei Datenblöcken üblich, ausgeschlossen. Die Lösung mit den hinzugefügten m Bits ist einmalig und für das Gebiet der Erzeugung von Synchronsignalen von wesentlicher Bedeutung.

Ausgestaltungen des erfindungsgemäßen Verfahrens sowie eine Anordnung zur Durchführung des Verfahrens mit weiteren Ausgestaltungen sind in den Unteransprüchen gekennzeichnet.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigt:

Fig. 1 eine Signalfolge, wie sie in einem System nach der vorliegenden Anmeldung auftritt,

Fig. 2 einen Teil einer Speicherscheibe mit einer Signalfolge,

Fig. 3 ein Zeitdiagramm,

Fig. 4 eine Ausführungsform einer Anordnung zum Erzeugen des Synchronsignals,

Fig. 5 ein Detail der Anordnung nach Fig. 4, und

Fig. 6 ein Beispiel einer Mehrheitsentscheidungsanordnung.

In Fig. 1 ist eine Signalfolge mit der Bezeichnung SR dargestellt. Derartige Signalfolgen können im Bereich der Kommunikationstechniken auftreten. Datenübertragung erfolgt dabei zwischen einer Sende- und einer Empfangsstation. Ferner treten derartige Signalfolgen z. B. bei seriellen Speichern auf, insbesondere bei seriellen Speichern mit großer Kapazität. Dies können Halbleiter- Speicher vom sogenannten "Eimer-Typ", Magnetband- Magnetplattenspeicher und insbesondere optische Plattenspeicher mit sehr großer Kapazität sein. In der Einführung ist als Beispiel eines derartigen letztgenannten Speichers auf die deutsche Patentanmeldung P 29 09 877.9 verwiesen. Die Signalfolge SR hat einen Einführungsteil ("heading") BSR, der eine binäre Signalfolge ist. Der Rest BK von SR kann ebenfalls binär, aber auch eine analoge Signalfolge oder eine Kombination der beiden sein. In diesem Beispiel ist BK als Block mit einer Unterteilung in Wörter W 11, W 12 . . . dargestellt. Es ist nun notwendig, eine möglichst genaue und fehlerfreie Lösung zum Erreichen einer Taktsteuerung, das heißt insbesondere zum Auffinden des Beginnes für diesen erwähnten Signalfolgenteil BK bzw. seine Unterteile W 11, W 12 (Wörter) zu erhalten. Der Einführungsteil BSR besteht in diesem Beispiel aus G, BS, SW, AD, CM. G ist ein Kennzeichen für die Bezeichnung des Anfangs einer Signalfolge, insbesondere hier also auch der Einführungsteil. G ist ein Signal einer einmaligen Art, beispielsweise ein speziell dafür belegtes Zeichen, das aus der Signalfolge detektierbar ist. BS steht hier für Bitsynchronisation. BS kann aus einer Anzahl Bytes beispielsweise binärer 1-Signale bestehen. Hiermit wird das System bitsynchronisiert, der Takt des Systems ist damit bestimmt (siehe CL, Fig. 4). SW bedeutet hier ein Synchronmuster, aus dem das Synchronsignal (SS, siehe Fig. 3) gefunden werden muß und das für die erwähnte Synchronisation von BK bzw. W 11 und W 12 . . . dient. AD bedeutet Adreßteil. Dies enthält die Adresse beispielsweise einer Sendestation und/oder einer Empfangsstation oder beispielsweise bei einem Plattenspieler die Adresse einer Spur oder eines Spiralumlaufs. Im letzten Fall enthält AD meist auch eine nähere Bezeichnung für den Teil der Spur (Sektor), in dem der betreffende Block liegt. CM bedeutet Befehlsteil, in dem bestimmte Befehle (beispielsweise Verbot zum Überschreiben bereits vorhandener Information) usw. stehen können.

In Fig. 2 ist noch schematisch angegeben, wie dies als Beispiel im Falle eines Plattenspeichers aussehen kann. DC ist eine Platte beispielsweise aus magnetischem oder optischem Aufzeichnungsmaterial. Eine Signalfolge SR befindet sich in einem Sektor SCT auf einer Spur TRK. TRD ist eine Wandleranordnung, die sich an der Stelle der Spur TRK befindet. Die Spur kann außer konzentrisch, wie dargestellt, auch ein Teil (= Umlauf) einer Spiralspur sein. Der Wandler TRD kann ein Magnetkopf oder ein optischer Wander sein. Der Anschluß SGD führt zum übrigen System (siehe Fig. 4). Magnetische Plattenspeicher sind allgemein bekannt, und deshalb werden hier keine weiteren Einzelheiten angegeben. Gleiches gilt für die optischen Speicher. Als Beispiel kann hier ein System eines optischen Speichers gemäß der Beschreibung in der US-Patentschrift 38 91 794 genannt werden. Hinsichtlich dieser US-Patentschrift sei noch bemerkt, daß darin ein Synchronmuster beschrieben wird, das keineswegs der dem hier beschriebenen System gestellten Anforderung der Genauigkeit entspricht: Das Synchronmuster nach diesem bekannten System enthält nur ein einziges Wort, das auf Fehler untersucht wird. Es ist nicht die Rede von mehreren Wörtern, mit denen ein Mehrheitsentscheidungskriterium verglichen wird.

In Fig. 3 ist ein Zeitdiagramm dargestellt, das einige Signale auf einer Zeitachse t darstellt. BSR ist hier mit weiteren Einzelheiten dargestellt. Es zeigt hier als Beispiel der Kennteil G, der beispielsweise ein spezifisches Zeichen ist, das nur dafür benutzt wird. Der Bitsynchronteil BS enthält eine Serie von 1-Bit- Signalen. Das Synchronmuster SW hat die dort gezeigte Bitfolge

Es gibt 2N + 1=3 Wörter GR 1, GR 2 und GR 3 mit n = 3, m = 5 also m + n = 8 Bits. Die Wahl von m + n (=8) wurde bereits in der Einleitung erwähnt. Nachstehend werden einige näheren Angaben des Inhalts von SW behandelt.

Die Teilwörter von n = 3 Bits, die von jedem Wort zum Erzeugen des Synchronsignals (SS) dienen, sind mit A, B bzw. C bezeichnet. GP ist das Signal, das angibt, daß eine neue Signalfolge anfängt. GP wird erzeugt, sobald der Kennteil G in der binären Signalfolge im Signalverarbeitungsteil des Systems (siehe Fig. 4) detektiert wird. DL gibt eine Verzögerung an, die nach dem Impuls GP anfängt und kurz vor (etwa in einem Byte-Abstand) dem Anfang des Synchronmusters SW endet. WS ist ein Impuls, der nach dem Ablauf von DL erscheint. Mit diesem Impuls WS wird angegeben, daß im System auf das Passieren des Synchronmusters geachtet werden muß. Beim WS muß das Synchronsignal SS mittels einer Mehrheitsentscheidung auf Basis des Inhalts der erwähnten Teilwörter A, B und C entstehen. Entsteht SS nicht, so fällt WS automatisch kurz nach dem Synchronmuster SW ab oder AS erscheint. Wie aus Fig. 3 ersichtlich ist, weichen die Teilwörter A, B und C teilweise voneinander ab: Zwei sind gleich und haben einen bestimmten Hamming- Abstand (hier 2 Bits) zum dritten. Eine derartige Abweichung ist (neben den Angaben weiter unten) wichtig in bezug auf die Mehrheitsentscheidung, die getroffen werden muß. Würden nämlich die Teilwörter A, B und C gleich sein, so gibt es beim seriellen Zuführen der Wörter an ein (Schiebe-)Register 2N + 1(=3) verschiedene Situationen, wobei 2N + 1(=2) aus 2N + 1(=3) die gleichen Wörter einer an das Register angeschlossenen Majoritätsanordnung zugeführt werden. So kann an 2N + 1(=3) verschiedenen Zeitpunkten ein Synchronsignal entstehen. Um dies zu verhindern, müßte ein zeitlich genau festgelegter Impuls WS als Fangimpuls vorhanden sein. Mit diesem genau bestimmten Fangimpuls muß das Synchronsignal zu dem Zeitpunkt entstehen, zu dem das vollständige Synchronmuster im (Schiebe-)Register mit seinen Verzweigungen zur Majoritätsanordnung vorhanden ist (siehe weiter bei Fig. 4).

Wie sich weiter aus Fig. 3 ergibt, ist die Anzahl von 2N + 1=2 Wörtern, insbesondere GR 1 und GR 3, gleich, während die Anzahl N = 1 Wort, d. h. GR 2, dazu invertiert ist. Dieses gewählte Bitmuster und die Tatsache, daß es einen Wechsel zwischen Wörtern, hier GR 1 und GR 3, von m + n Bits mit einem Wort, hier GR 2, das dazu invertiert ist, gibt, und die weitere Wahl von n (=3) basieren auf dem Einfluß der häufigsten Fehler im Medium: Störungen, Deformationen ("dropouts") und dergleichen. Insbesondere die Wahl von n = 3 Bits je Teilwort A, B und C der Wörter basiert auf Wahrscheinlichkeitsberechnungen für Synchronfehler: Bei einer Bit-Fehler-Rate ε ist die Möglichkeit (ausgehend vom Erscheinen beliebiger (random) Fehler), daß kein Synchronsignal zum richtigen Zeitpunkt auftritt: P(N) ≈ 3 (n ε )² mit ε < < 1. Die Möglichkeit P (F) eines falschen Synchronsignals, bevor das richtige Synchronsignal aufgetreten ist, ist vom Hamming-Abstand zwischen den Wörtern abhängig. (Hamming-Abstand ist das Maß, in dem sich die Wörter voneinander unterscheiden. Der größte Abstand ist selbstverständlich durch die Inversion bestimmt). Die erwähnte Möglichkeit P(F) ist noch durch die Verwendung des Impulses WS bestimmt, der ungefähr ein Byte (8 Bits) vor dem ersten Wort des Synchronmusters startet. Es gilt P(F) ≈ ε ^{N + 1}, in diesem Beispiel also P(F) ≈ ε². Der Proportionalitätsfaktor wird durch die Anzahl der Permutationen in den Teilwörtern A, B und C bestimmt, die zu einem Fehler führen. Mit der Anzahl von 3 Wörtern bedeutet dies also auch 3. Also gilt hier: P(F) = 3 e². Da ein falsches Synchronsignal für das System ernstere Folgen hat (siehe oben) als gar kein Synchronsignal, entsteht also die Bedingung, daß P(F) < P(N) sein muß. Um dies zu erreichen, muß n < 2 gewählt werden. Um dennoch P(N) möglichst klein zu halten, ist n = 3 gewählt. Hiermit ist P(N) ≈ 27 ε², und wie oben bereits erwähnt, war P(F) ≈ 3 ε², also ist die Bedingung erfüllt.

In Fig. 4 ist eine Ausführungsform einer Anordnung zum Erzeugen des Synchronsignals dargestellt. Zusammen mit dieser Anordnung und an Hand der Fig. 2, in der als Beispiel ein Medium dargestellt ist, ist damit ein Ausführungsbeispiel eines erfindungsgemäßen Systems dargestellt. Eine mit dem erwähnten Wandler TRD vom Medium gelesene Signalfolge SR wird über den Anschluß SGD (siehe Fig. 2) der Anordnung nach Fig. 4 zugeführt. In einem Taktimpulsdetektor CLD wird die Bitsynchronisation bewirkt, und es wird ein Taktsignal CL erzeugt. Dies ist allgemein angewandte und bekannte Technik. In einem Detektor GD wird der Anfangsimpuls GP einer Signalfolge aus dem über den Anschluß SGD zugeführten Signal abgeleitet. In einem Verzögerungskreis DL entsteht dabei der Verzögerungsimpuls DL (Fig. 3). Das Abfallen dieses Impulses bewirkt den Start einer monostabilen Kippstufe in einer Anordnung MS über ihren Eingang ST. Hiermit erscheint der Impuls WS (Fig. 3). WS wird einem Eingang EV einer mit MVC bezeichneten Mehrheitsentscheidungsanordnung zugeführt. Hiermit ist MVC zum Treffen einer Mehrheitsentscheidung vorbereitet. Die Signalfolge SR wird nach einem Demodulator DM als eine Signalfolge SRD einer Serie in diesem Beispiel dreier (2N + 1=3) Schieberegister R 1, R 2 und R 3 zugeführt. R 1, R 2 und R 3 können selbst auch ein einziges Schieberegister ausreichender Länge sein (hier mit m + n = 8 also 3 × 8 = 24 Bits). Die Signalfolge SR und insbesondere der binäre Teil BSR passiert die Schieberegister R 1, R 2 und R 3. Die Ausgänge 0, 1, 2 von R 1, die Ausgänge 8, 9, 10 von R 2 sowie die Ausgänge 16, 17, 18 von R 3 sind mit den UND-Gattern E 1, E 2 bzw. E 3 verbunden. Ein Punkt an einem Eingang eines derartigen Gatters deutet auf eine Eingangsumkehrstufe. Die Ausgänge Va, VB und VC von E 3 E 2 und E 1 sind mit der Anordnung MVC verbunden. Der Ausgang SS von MVC erzeugt das gewünschte Synchronsignal.

Die Teilwörter A, B und C der Wörter GR 1, GR 2 und GR 3, die in den Registern R 3, R 2 und R 1 ankommen, führen, teilweise invertiert Signale den Gatter E 3, E 2 und E 1 zu. Wenn das Teilwort A 100 ist, gibt E 3 ein Signal an VA usw. Zumindest eine Anzahl N + 1=2 der 2N + 1=3 Teilwörter A, B und C muß ein Signal an VA, VB und VC abgeben, damit die Majoritätsanordnung MVC ein Synchronsignal SS erzeugt. Dies ist nur möglich, wenn MVC, wie bereits erwähnt, am Eingang EV vorbereitet ist. Dies bedeutet, daß nur in der Umgebung des Synchronisationsmusters SW das Auftreten der Teilwörter A, B und C für die Beurteilung nach der Majorität in MVC berücksichtigt wird. Nur in der Situation, in der das Synchronisationsmuster SW vollständig in die Register R 3, R 2 und R 1 aufgenommen ist, kann der Zustand, bei dem zumindest zwei der drei Teilwörter A, B und C richtig sind, zum Entstehen des Synchronsignals führen. Hiermit ist die eingangs genannte Aufgabe der Erfindung vollständig gelöst. Entsteht innerhalb der Dauer des Impulses WS kein Synchronsignal, so fällt die monostabile Kippstufe in der Anordnung MS kurz nach dem Synchronisationsmuster SW ab und erzeugt damit einen Impuls AS. Dieser Impuls gibt als Alarm dem weiteren System an, daß kein Synchronsignal entstanden ist. Hiermit können im weiteren System Maßnahmen getroffen werden. Beispielsweise: Ein Hinweis darauf, daß der betreffende Sektor nicht brauchbar ist, oder daß ein wiederholtes Auslesen erfolgen muß usw. Wenn in einen derartigen Sektor geschrieben werden würde, wird dies jetzt durch AS verboten. Dies soll verhindern, daß möglicherweise Information überschrieben wird, die nicht gelöscht werden darf. Es sei noch bemerkt, daß das Synchronsignal SS, wenn es beim Auftreten am Ausgang von MVC weiter im System die Block/Wortsynchronisation versorgt, auch für das Rückstellen der Anordnung MS in die Ruhelage über den Eingang RSS sorgt. Da dies vor dem eigenen Impulsdauerablauf von MS (was das Erzeugen des Impulses AS auslöst) erfolgt, tritt dabei selbstverständlich kein Impuls AS auf.

Die Verwirklichung der Anordnung MS ist in Fig. 5 als weiteres Detail der Fig. 4 dargestellt. In Fig. 5 stellt MF eine monostabile Kippstufe in der Anordnung MS dar. DF 1 und DF 2 sind D-Flipflops. Es sei angenommen, daß der D-Eingang von DF 1 "1"-Signal führt, das beispielsweise von einem Punkt mit konstantem Potential geliefert wird. Der GP-Impuls stellt DF 1 über den Eingang "res" zurück und setzt über den Eingang "set" den Flipflop DF 2. Also führt der Ausgang Q von DF 1 "0"-Signal und Q von DF 2 "1"-Signal. Bei der ST kippt die monostabile Kippstufe um und erzeugt WS. Tritt jetzt SS auf, so wird durch seine Vorderflanke die "1" am Q-Ausgang von DF 1 dem Eingang D von DF 2 zugeleitet. Durch die Rückflanke von SS kehrt jetzt über den Rückstelleingang res von MF die monostabile Kippstufe MF zurück. Dabei sorgt die Rückflanke von WS, daß diese "1" an D von DF 2 dem Q von DF 2 zugeleitet wird. Es gab dort bereits eine "1", daher ändert sich nichts. Würde jedoch SS nicht auftreten, so geschieht folgendes: Der Q-Ausgang von DF 1 führt immer noch "0"-Signal, das am D-Eingang von DF 2 vorhanden ist. Kommt jetzt nach der maximalen Dauer von WS die Rückflanke von WS, so leitet sie dieses "0"-Signal zum Q-Ausgang von DF 2 weiter. Damit wird der -Ausgang "1", d. h. AS erscheint. Bei der betreffenden Signalfolge ist AS stets vorhanden. Erst beim folgenden GP-Impuls (aus einer folgenden Signalfolge) wird die Anfangssituation wieder eingstellt. Es sei bemerkt, daß MF selbstverständlich auch eine Zählanordnung sein kann, die eine Periode gleich der Länge von WS rückwärts zählt.

In Fig. 6 ist außerdem noch dargestellt, wie eine Mehrheitsentscheidungsanordnung MVC aufgebaut sein kann. Sie enthält drei UND-Gatter EV 1, EV 2 und EV 3, von denen zweien die erwähnten Signale VA, VB und VC zugeführt werden. An EV sind die Gatter EV 1, EV 2 und EV 3 während des Impulses WS vorbereitet. Ausgänge dieser Gatter führen zu einem ODER-Gatter P. An SS erscheint das Synchronsignal, wenn zumindest zwei der drei Eingangssignale VA, VB und VC auftreten (in Form eines 1 Bitsignals).

Claims (13)

1. Verfahren zur Synchronisation der Verarbeitung von wenigstens teilweise aus binären Signalen bestehenden Signalfolgen aus einer Datenquelle mit folgenden Schritten:

• a) Anordnen von Synchronmustern innerhalb der binären Signalfolge, von denen jedes Synchronmuster 2N +1 Wörter mit je mindestens n < 2 Bits enthält und eine Anzahl von höchstens N +1 Wörtern davon in bezug auf die anderen Wörter einen ersten vorgegebenen minimalen Hamming-Abstand aufweisen,
• b) beim Verarbeiten die Erzeugung eines Synchronsignals durch eine Mehrheitsentscheidung über wenigstens N +1 Wörter des Synchronmusters,

dadurch gekennzeichnet, daß

• c) in jedem der 2N +1 Wörter jedes Synchronmusters um eine Anzahl von m Bits ergänzt wird, wobei m so gewählt ist, daß ein Burstfehler mit einer Länge von mehr als einem Wort mit m + n Bits eine zulässig kleine Wahrscheinlichkeit hat, und die N +1 Wörter in bezug auf die anderen Wörter einen zweiten vorgegebenen minimalen Hamming-Abstand aufweisen, und
• d) nur ein die n Bits umfassendes Teilwort jedes Wortes des Synchronmusters für die Erzeugung des Synchronsignals verwendet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aufeinanderfolgende Wörter des Synchronmusters je den zweiten Hamming-Abstand aufweisen.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der zweite Hamming-Abstand durch bitweise Invertierung der entsprechenden Wörter des Synchronsignals gebildet wird.

4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der zweite Hamming-Abstand durch bitweise Invertierung der m Bits der Wörter des Synchronsignals gebildet wird.

5. Anordnung zur Erzeugung eines Synchronsignals gemäß dem Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein erster Detektor (E₁, E₂, E₃) für die Teilwörter mit je n Bits des Synchronsignals vorgesehen ist, der mit Eingängen einer Mehrheitsentscheidungsanordnung verbunden ist, die das Synchronsignal abgibt, wenn von den 2N +1 Wörtern von je n Bits eines Synchronmusters mindestens N +1 richtig detektiert worden sind, und daß eine Vorbereitungsanordnung (GD, DL, MS) vorgesehen ist, die ebenfalls die Signale der Signalfolgen empfängt und einen Signalfolgeteil mit vorgegebenen Eigenschaften detektiert und eine vorgegebene Zeitspanne nach Detektion des Signalfolgeteils ein Vorbereitungssignal an die Mehrheitsentscheidungsanordnung abgibt, und daß ein von der Mehrheitsentscheidungsanordnung erzeugtes Synchronsignal das Vorbereitungssignal beendet.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Vorbereitungsanordnung (GD, DL, MS) ein vorgegebenes Lückensignal am Anfang einer binären Signalfolge detektiert.

7. Anordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der erste Detektor mehrere parallele Einzeldetektoren (E₁, E₂, E₃) enthält, von denen jeweils ein Ausgang mit einem entsprechenden Eingang der Mehrheitsentscheidungsanordnung (MVC) verbunden ist.

8. Anordnung nach Anspruch 5, 6 oder 7, dadurch gekennzeichnet, daß die Datenquelle eine rotierende Speicherplatte ist und die Signalfolgen durch optisches Auslesen erzeugt sind.

9. Datenquelle für eine Anordnung nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß die Datenquelle eine scheibenförmige Speicherplatte ist, auf der die Signalfolgen in Form von Spuren vorhanden sind, wobei die Spuren sektorweise eingeteilt sind und je Sektor einen einleitenden Teil mit dem Synchronmuster enthalten.

10. Datenquelle nach Anspruch 9, dadurch gekennzeichnet, daß im Synchronmuster 2+1=3 Wörter von je m+n Bits vorhanden sind.

1. Datenquelle nach Anspruch 9, dadurch gekennzeichnet, daß im Synchronmuster jedes Teilwort n=3 Bits umfaßt.

12. Datenquelle nach Anspruch 10 und 11, dadurch gekennzeichnet, daß das Synchronmuster wie folgt aufgebaut ist: 11111100, 00000011, 11111100, wobei jeweils die letzten n=3 Bits die für die Erzeugung des Synchronsignals verwendeten Teilwörter darstellen.