DE2427463B2 - Verfahren und Schaltungsanordnung zur Korrektur von durch zeitliche Verschiebungen entstandenen Fehler beim Lesen von auf einem bewegten Aufzeichnungsträger seriell aufgezeichneten Zeichengruppen - Google Patents
Verfahren und Schaltungsanordnung zur Korrektur von durch zeitliche Verschiebungen entstandenen Fehler beim Lesen von auf einem bewegten Aufzeichnungsträger seriell aufgezeichneten ZeichengruppenInfo
- Publication number
- DE2427463B2 DE2427463B2 DE2427463A DE2427463A DE2427463B2 DE 2427463 B2 DE2427463 B2 DE 2427463B2 DE 2427463 A DE2427463 A DE 2427463A DE 2427463 A DE2427463 A DE 2427463A DE 2427463 B2 DE2427463 B2 DE 2427463B2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- data
- synchronization
- character
- characters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Korrektur von durch zeitliche
Verschiebung entstandenen Fehlern beim Lesen von auf einem bewegten Aufzeichnungsträger seriell aufgezeichneten
Zeichengruppen, die zusammen mit Synchronisationssignalgruppen aufgezeichnet sind. Derartige
Datenaufzeichnungen, die häufig auf Magnetbändern ausgeführt werden, ergeben eine Fehlinterpretation der
aufgezeichneten Information, sobald äußere Einflüsse eine unrichtige Gruppierung der Teilsignale herbeiführen.
Fehler treten häufig in oder auf Medien auf, die zum Speichern digitaler Daten benutzt werden. Ein
Schmutzteilchen kann z. B. in der Oberfläche eines Magnetbandes eingebettet sein und die richtige
Aufzeichnung digitaler Information an diesem Punkt verhindern. Andere Fehler können während der
Herstellung des Mediums auftreten oder durch Knittern während der Verwendung des Mediums, durch Zerkratzen,
durch Erwärmen usw., oder der Effekt eines Fehlers kann während der Datenübertragung simuliert werden.
Die Auswirkung eines Fehlers kann größer sein als das reine Versagen beim Aufzeichnen digitaler Daten an
der Fehlerstelle. Moderne Datenwiedergewinnungsanlagen, wie beispielsweise Magnetbandgeräte und
Steuereinheiten, wie sie beschrieben sind in »Component Description-IBM 3803/3420 Magnetic Tape Subsystems«,
Form No. GA 32-0020-0, publiziert November 1970, durch International Business Machines Corpora-
tion, Armonk, New York, bieten eine Anzahl von Fohlererkennungs- und Korrekturmethoden, die zumindest
die beschriebenen Fehler erkennen und soweit möglich kompensieren sollen. In der Schrift »USA
Standard Recorded Magnetic Tape for information Interchange (800 CPI, NRZI)«, USAS X 3.22-1967, die
jetzt vom American National Standards Institute, New York, (ANSI) veröffentlicht wird, wird die jetzt weit
verbreitete Redundanzprüfmethode zur Identifizierung von Magnetbardspuren, in denen ein Fehler beispielsweise
wegen eines Banddefektes aufgetreten ist, beschrieben. Wenn das Auftreten eines Fehlers einmal
erkannt wurde, können Daten von der oder den betroffenen Spuren entweder ignoriert oder korrigiert
werden, um die nachfolgende Verwendung falscher Daten zu verhindern. Ein typischer Fehler beeinflußt ein
oder zwei Magnetbandspuren, die dann für eine bestimmte Zeit von der Benutzung ausgeschlossen
werden, bis mögliche indirekte Effekte des Fenlers, wie der Verlust der Taklsynchronisation, korrigiert werden
können. Somit kann ein kleiner Fehler die Benutzung einer viel größeren Menge nachfolgender Daten
verhindern. Im Falle von in Längsrichtung aufgezeichneten Parallelspuren sind diese folgenden Daten jedoch
nicht unbedingt verloren, weil zur Wiederherstellung dieser Daten konventionelle Fehlerkorrekturmethoden
anwendbar sind, wenn nicht mehr als ein oder zwei Spuren von diesen Fehlern betroffen sind.
Konventionelle Fehlererkennungsmethoden arbeiten mit Fehlerprüfzeichen, speziell dem in der obenerwähnten
ANSI-Norm beschriebenen zyklischen Redundanzprüfzeichen (CRC-Zeichen), und die dazugehörigen
Korrekturmethoden fordern, daß der Fehler eine begrenzte Anzahl von Spuren betrifft und somit auch
eine begrenzte Anzahl zugehöriger Bits im CRC-Zeichen. Wenn diese Anzahl einmal überschritten wird,
wird die Erkennung verschlechtert, und die Korrektur wird unmöglich. Ein '/2 Zoll breites Norm-Magnetband
mit neun Spuren hat z. B. ein CRC-Zeichen mit neun Bits nach jedem auf dem Band aufgezeichneten Datenblock.
Wenn ein Fehler eine Spur im Block betrifft, gibt das CRC-Zeichen diese Spur an und gestattet so die
nachfolgende Korrektur aller Fehler in der Spur. Wenn zwei Spuren betroffen sind, gibt die zyklische Redundanzprüfung
das Auftreten eines Fehlers an, sagt jedoch nicht, in welchen Spuren er auftritt, und eine
nachfolgende Korrektur ist im allgemeinen nicht möglich, wenn nicht die fehlerhaften Spuren durch
andere Mittel bestimmt werden. Das Verfahren führt zu einem bekannten Verlust von Daten. Wenn mehr als
zwei Spuren betroffen sind, kann vielleicht die zyklische Redundanzprüfung nicht einmal das Auftreten des
Fehlers angeben, und falsche Daten werden hinterher benutzt. In jedem Fall sind Fehler in mehr als zwei
Spuren mit den angegebenen Methoden im allgemeinen nicht korrigierbar.
Untersuchungen von Banddefekten zeigen, daß in konventionell aufgezeichneten '/^-Zoll-Magnetbändern
mit großer Wahrscheinlichkeit ein Defekt nicht mehr als eine Spur betrifft. Die Wahrscheinlichkeit steigt jedoch,
wenn die Datenaufzeichnungsdichte durch Verengung der Spuren und Reduzierung der Abstände zwischen
den Spuren erhöht wird, wodurch effektiv die Unabhängigkeit der Spuren heruntergesetzt wird. In
ähnlicher Weise wird die Unabhängigkeit eines Fehlers in mehreren Blöcken erhöht, wenn Daten in einer
einzigen seriellen Folge von Datenblöcken angeordnet werden. Außerdem wird die Wahrscheinlichkeit für
mehrspurige Fehler oder Fehler von mehreren Blöcken wesentlich erhöht, wenn die effektive Länge eines
gegebenen Fehlers zunimmt, weil man die Daten z. B. dichter zusammenpackt, dies aufgrund eines Verlustes
der Datensynchronisation, der auch bestehenbleibt, nachdem die nominelle Erkennung wiederhergestellt
wurde. Dieses Problem tritt besonders dort auf, wo Daten in mehrstelligen Teilfolgen (in-Tupein), wie z. B.
binären Paaren, zur Modulation oder Fehlerkorrektur
to benutzt werden.
In einem bekannten Verfahren der Anwendung serieller Aufzeichnungsmethoden in Digitalspeichern
werden Daten sequentiell in diagonal zum Medium ausgerichteten Spuren aufgezeichnet. Auf diagonalen
Streifen sind Daten von einer Bandkante zur anderen aufgezeichnet und beginnen dann wieder an der ersten
Kante. Jeder Streifen ist in Segmente, Abschnitte und Blöcke unterteilt. Ein Segment kann z. B. 15 Abschnitte
und ein Abschnitt 16 Blöcke enthalten, wobei jeder Abschnitt etwa einer Spur in einem longirudinalen
Aufzeichnungssystem analog ist. Untersuchungen haben gezeigt, daß kleine Schäden Fehler verursachen können,
die mehr als einen Abschnitt überspannen. Während spezielle Resynchronisationszeichen an jeden Abschnitt
angehängt werden, um die Datentaktierung wiederherzustellen, wenn sie aufgrund von Schäden verlorengeht,
wird die effektive Länge eines gegebenen Fehlerbündels, das mehr als einen Abschnitt umfaßt, oft durch die
Synchronisationsverluste innerhalb eines Abschnittes
ω erhöht. Wenn der Fehlerkorrektur-Code optimal
benutzt werden soll, müssen diese abschnittsinternen Synchronisationsverluste verhindert werden.
Da die Auswirkung einer kleinen Schadensstelle in einem solchen Speichersystem oft analog einem
mehrspurigen Schaden in einem Longitudinalsystem ist, reichen bei zyklischer Redundanzprüfung konventionelle
Fehlererkennungs- und Korrekturmethoden allgemein für eine Fehlerkorrektur nicht aus und müssen
entsprechend modifiziert werden. In einer typischen herkömmlichen Modifikation des grundlegenden zyklischen
Redundanzprüfschemas werden Fehlerkorrektur-Codewörter (ECC-Wörter) aus mehreren Blöcken
zwischen die Daienblöcke geschoben und jeweils auch von mehreren Blöcken abgeleitet, so daß ein sequentieller
Lauf von Datenblöcken nicht mehr als ein Block von jedem Codewort enthält. Jedes für mehrere Blöcke
zuständige ECC-Wort enthält eine feste Datenfolge, der eine Datenprüffolge folgt, die von der Datenfolge nach
bekannten Fehlerkorrekturmethoden abgeleitet ist. Für das diagonale Aufzeichnungsschema ergeben zwei
Prüfblöcke, ein einfacher Paritätsblock (Fehlermusteranzeiger) und ein zyklischer Redundanzprüfblock
(Verschiebungsfehleranzeiger) jeden Fehlerkorrektur-Code. Dieser Code ermöglicht die Korrektur aller
Einzelblock/Codewortfehler und kann (mit zusätzlichen Zeigern) so erweitert werden, daß er auch alle
Doppelblock/Code wort fehler korrigiert.
Die Diagonalaufzeichnung arbeitet mit Sondermethoden, die aufgrund von Schäden besondere Synchro-
bo nisationsverluste verursachen. Jede aufzuzeichnende
binäre Zahl wird tatsächlich codiert und in Form mehrerer Bits (z. B. binärer Paare) geschrieben, um trotz
der mit der Diagonalaufzeichnung verbundenen Signalkopplungsprobleme
eine hohe Aufzeichnungsdichte zu
hi erzielen. Wenn in diesem Beispiel binäre Paare einmal
auf Streifen aufgezeichnet sind, ist es wesentlich, daß das Lesen von Bitpaaren so voranschreitet, daß richtig
zusammengesetzte Paare (und nicht zwei Bits von
separaten Paaren), die aufgezeichnete Zahlen darstellen,
gelesen und decodiert werden. Die Synchronisation der Bitpaarung erhält man normalerweise durch bekannte
Datensynchronisationsbündel am Ende eines jeden Datenabschnittes. Ein typischer Schaden verschleiert
jedoch oft mindestens ein solches Bündel, so daß auch nach Wiederherstellung der Erkennung ein Verlust der
Bitpaarung auftreten und bestehenbleiben kann, bis eine
Resynchronisation erreicht wird. Die resultierenden Fehler werden durch den Fehlercode eventuell nicht to
korrigiert oder auch nur erkannt, weil seine Fähigkeiten überfordert sind, und so gehen Daten verloren.
Dieser Verlust entsteht also bei Ausfall eines Synchronisationszeichens und bei Auftreten einer
zeitlichen Verschiebung infolge unterschiedlicher Aufzeichnungsträgergeschwindigkeit
und Taktfrequenz der Leseeinrichtung durch Zuordnungsfehler zwischen
jeweils zwei zusammengehörigen Bits und der dazugehörigen Zahl, d. h. zwischen zusammengehörigen
Teilsignalen und dem durch diese Teilsignalgruppe gegebenen Zeichen.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, bei Ausfall eines Datensynchronisationsbündels
Fehler in dem diesem Bündel folgenden Datenabschnitt zu vermeiden.
Diese Aufgabe wird erfindungsgemäß durch das im Anspruch 1 gekennzeichnete Verfahren und durch die
beanspruchte Anordnung zur Durchführung dieses Verfahrens gelöst.
Die Erfindung hat den Vorteil, daß Fehler im Aufzeichnungsträger, wie z. B. mechanische Fehler, die
den Ausfall eines Synchronisationszeichens zur Folge haben, sich nicht auf die folgenden Datenabschnitte
auswirken können. Die Erfindung ermöglicht es, neben einer fehlerhaften Darstellung der Daten dieses
nachfolgenden Abschnitts auch eine richtige Darstellung zwischenzuspeichern und mit Hilfe des Synchronisationszeichens
auszuwählen. Dabei muß erfindungsgemäß auch das Synchronisationszeichen in jeweils um ein
Teilsignal versetzter Darstellung zur Verfügung stehen, um die durch zeitliche Verschiebung entstandenen
Fehlermöglichkeiten erfassen zu können.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird anschließend näher
beschrieben. Es zeigt
Fig. la das Format einer herkömmlichen Longitudinalaufzeichnung
auf Magnetbändern,
Fig. Ib das Format einer herkömmlichen Diagonalaufzeichnung
auf Magnetbändern,
F i g. 2a im einzelnen eine in dem in F i g. 1 b gezeigten Format verwendbare Bitkonfiguration,
F i g. 2b in einer erklärenden Tabelle die Benutzung der in F i g. 2a gezeigten Bitkonfiguration,
Fig.3 ein Schaltbild eines Gerätes zur Datenresynchronisation
aufgrund eines Schadens, r>r)
Fig.4a ein Schaltbild des <l>a£>-Decodierers 304 in
F i g. 3,
Fig.4b ein Schaltbild des ißba-Decodierers 305 in
F i g. 3,
F i g. 4c ein Schaltbild der Entscheidungsschaltungen 1x1
315in Fig. 3und
F i g. 5 die Arbeitsweise der Erfindung.
In Fig. la ist schematisch ein konventionelles
Magnetband 1 mit '/2 Zoll Normbreite und neun magnetischen Aufzeichnungsspurcn gezeigt. Dieses i'S
Band besteht aus einem Basismaterial aus Polyester, das auf einer Seite mit einer flexiblen Schicht ferromagnetischcn
Materials, in einem geeigneten Binder aufgelöst, überzogen ist. Als elektrische Signale dargestellte
Information oder Daten werden auf dem Magnetband durch Magnetisierung diskreter Punkte auf dem Band
entlang den Spuren Ti bis Γ9 aufgezeichnet. Spezifische Daten werden als Informationszeichen
dargestellt, die in Blocks in der durch einen Pfeil dargestellten Bewegungsrichtung des Bandes gruppiert
sind. Zur Illustration ist das letzte Informationszeichen 3 in einem Block dargestellt. Dem letzten Informationszeichen 3 folgt üblicherweise ein zyklisches Redundanzprüfzeichen
(CRC) 4 und ein Longitudinal-Redundanzprüfzeichen (LRC) 5. Diese Zeichen 4 und 5 unterstützen
die Erkennung und Korrektur von Fehlern, die während der Aufzeichnung des Lesens von Information auf dem
Band bzw. von dem Band 1 auftreten. Wenn eine schadhafte Stelle 2, beispielsweise in Spur TS, auftritt,
wird der Fehler über das CRC-Zeichen erkannt, und die durch diese Schadstelle verlorene Information kann
möglicherweise durch Verwendung des LRC-Zeichens zusammen mit der in Spur TA mit jedem Informationszeichen geführten Redundanz- oder Paritätsinformation
wiedergewonnen werden. Konventionelle Methoden erkennen jeden eine oder zwei Spuren Ti bis Γ9
betreffenden Fehler und korrigieren einen Fehler in einer Spur. Mehrere Spuren betreffende Fehler laufen
entweder unerkannt oder unkorrigiert durch. Die Verfahren zur Aufzeichnung und Verwendung der
CRC- und LRC-Zeichen sowie der zusätzlichen Redundanzbits sind allgemein bekannt und beschrieben
z. B. in der obenerwähnten ANSI-Norm sowie in den folgenden amerikanischen Patentschriften: 35 08 194,
35 08 195 und 35 08 196.
In der Technik sind ebenfalls andere Schemata als diejenigen bekannt, welche die Aufzeichnung von
Zeichen longitudinal auf einem Band erfordern, wie es in Fig. Ia gezeigt ist. Fig. Ib zeigt beispielsweise die
serielle oder sequentielle Aufzeichnung von Information diagonal zur Bewegungsrichtung des Bandes Γ
(dargestellt durch den Pfeil). Während die Information kontinuierlich über dem Band in Streifen S-I bis S-n
aufgezeichnet wird, geht aus Fig. Ib klar hervor, daß
die Streifen insofern nicht kontinuierlich sind, als ein Streifen diagonal von oben nach unten aufgezeichnet
wird, dann geht es von unten zurück und beginnt wieder von vorne. Zum Verständnis der Wirkungsweise einer
solchen Aufzeichnungstechnik sei angenommen, daß die Aufzeichnung kontinuierlich erfolgt. Jedes auf den
Spuren T1-r9inFig. la geschriebene Zeichen wird als
eine Reihe von Darstellungen auf den Streifen S-I usw. in F i g. Ib geschrieben.
Das Auftreten einer Schadstelle 2' auf dem Band 1' hat einen vollständig anderen Effekt auf die auf dem
Streifen S-I aufgezeichnete Information als die entsprechende Schadstelle 2 auf die Spur T8 in F i g. la
Die Information in Fig. la, die durch die Schadstellc verlorengeht, kann erkannt oder korrigiert werden odei
beides, solange nicht mehr als eine bestimmte Höchstzahl von Spuren (z. B. ein oder zwei) betroffer
ist. Wo Information jedoch sequentiell aufgezeichnel wird, betrifft die Schadstelle eine größere Anzahl vor
Datenbits in demselben Zeichen und hat so den Effckl eines mehrspurigen Schadens der Longitudinalaufzeich
nung.
Das spezielle zur Aufzeichnung von Information aul dem Band Γ benutzte Datenformat wird im Zusammenhang
mil Fig.2a erklärt. Auf jedem Bandstreifer werden 86 400 Bit aufgezeichnet, z. B. auf derr
Bandstreifen S-I, Die Information in einem Bandstrei-
fen, wie diesem Bandstrcifcii 5 1, wild in Segmente,
Abschnitte, Blöcke, Zahlen und Bits unterteilt. Jeder Streifen ist in 20 Segmente SO1 bis 5(7-20 unterteilt,
von denen jedes 4320 Bits ernthält. Jedes Segment ist wiederum in 15 Abschnitte SNi bis 5/V-15 von je 288
Bits unterteilt. Jeder Abschnitt enthält 17 Blöcke, von denen 16 (ß-1 bis ß-I6) Datenblöcke sind, und der 17.
Block, SN-i (B), ist ein Datensynchronisationsbündel von doppelter Länge. Jeder Block enthält 16 Bits, die in
acht Zahlen dX bis t/8 unterteilt sind, von denen jede
wieder zwei Bits hat. Wie im einzelnen nachfolgend im Zusammenhang mit den IMg. 4a und 4b erklärt ist,
werden Datenzahlen bei der Aufzeichnung durch Datenbitpaare dargestellt. Die Datenzahl d2 ist also
eine Funktion der Bits a \,b X,a 2, bl, a 3 und bX
Das Segment SC-X in Fig.2a wurde in der neuen
Darstellung der Fig.2b so umgeordnet, daß die 15 Abschnitte SN-X bis SN-XS das Segment bilden und ihre
Blöcke B-X bis ß-16 darstellungsgemäß untereinander
ausgerichtet sind. Die Synchronisationsblöcke SN-X (B) bis SNX5( B)m\{ doppelter Länge sind ebenfalls in ihren
zugeordneten Positionen gezeigt. Das Datensegment 5C-1 ist wie alle Datensegmente in 16 Codewörter
unterteilt; als Beispiel ist das Wort fl-9 in Klammern gezeigt. Jedes Wort ist in einen Informationsteil 200 und
einen Fchlcrkorrekturcode-Prüfdatenteil 201 unterteilt.
Die Auswirkung der Schadstelle 2' ist durch Linien und Klammern dargestellt. Die Schadstelle 2' umfaßt
physisch die eingeklammerten Teile der Abschnitte SNS und 5Λ/-6. Nach Darstellung durch die Linien
verursacht sie außerdem den Verlust von Daten, die einen noch größeren Teil des Abschnittes 5Λ/-6
umspannen, weil die Bedeutung eines jeden Blocks als Daten durch gekoppelte Paare sequentieller Bits in
Fig.2a bestimmt wird. Wenn normalerweise nicht gekoppelte Bitpaare irrtümlicherweise als Paare interpretiert
werden, resultieren falsche Daten.
Mit den Synchronisatäonszeichen wird eine angemessene
Synchronisation zwischen aufeinanderfolgend gelesenen Bits und ihrer entsprechenden Kopplung *°
aufrechterhalten. Wenn Synchronisationszeichen, wie z.B. das Zeichen SNS(B) durch eine Schadstelle
verlorengeht, kann eine fehlerhafte Synchronisation in falschen Daten resultieren. Das Synchronisationszeichen
SNS (B), hier durch die Schadstelle verfälscht, *5
würde normalerweise die Wiederaufnahme der Datenerkennung gestatten. Weil jedoch SNS (B) verlorengegangen
ist, sind auch alle Daten in den Blocks B-X bis
B-Xh vor dem nächsten Synchronisationszeichen SN-6
(B) verloren. Während die vom Fehlcrkorrekturcode M
(ECC) erzeugten Fehlcrprüfzeichen 201 als Teil aller Wörter vorgesehen werden können (z B. ß-9), nützt das
nichts bei der F.rkennting oder Korrektur dieser durch die Schadstcllc 2' eingeführten Fehler, weil mehr als
zwei Datenpositionen betreffende Fehler bei Anwendung eines konventionellen F.CC nicht korrigiert
werden können. Da die Schadstcllc 2' zwei Positionen in allen Wörtern hinter dem Wort B 7 betrifft, arbeitet ein
konventioneller I]CC danach nicht. Außerdem ist in der Zeile SNb zu beachten, daß die Blöcke B-A bis ß-6 mit b0
entsprechendem F.CC wiedererlangt werden können, doch werden sie vermutlich falsch gelesen, weil alle
Wörter ß-4 bis B 16 nach dem linde der Schadstelle Daten enthalten können, die aus den aufgezeichneten
Datenbits falsch interpretiert wurden, weil das Resyn- <>5
chronisationszeichcn SNS ^!verlorenging.
Das Problem und seine Lösung können theoretisch folgendermaßen dargestellt werden: Viele nichtlincarc
Codierschemata (digitale Modulation) verzeichnen eine geordnete Folge von Datenzeichen mit der Länge n,
n>\, in einer geordneten Folge von Kanalzeichcn mit der Länge m, m>2, bevor sie in einer Übertragungseinheit
verwendet werden. Typische Beispiele sind die sog. Nullmodulation, worin jedes Datenbit in einem binären
Paar d-+(a„b„) verzeichnet wird, oder nichtlineare
pseudo-ternäre Modulation, worin jede Vierergruppe binärer Daten in einer dreiwertigen Dreiergruppe
verzeichnet wird
(Einführung in pseudo-ternäre Codes, A. Croisier, IBM Journal of Research and Development, Mai 1970).
Nach der Benutzung gehört zur Decodierung der abgefühlten Wellenformen typischerweise die Auswertung
einer Funktion, die durch eines oder mehrere der codierten m-Tupeln definiert ist. Solange der Decodierer
in bezug auf die Folgen von m-Tupeln richtig synchronisiert ist, sind aus falsch erkannten Zeichen
resultierende Fehler begrenzt auf die effektive Speicherlänge der Decodierfunktion. Wenn jedoch
eines oder mehrere Zeichen aus der Folge von m-Tupeln verlorengehen oder der Abfrageblock, mit
dem die empfangenen Signale mit der Empfängerschaltung synchronisiert werden, sich um einen oder mehrere
Zeichenzyklen in der Phase verschiebt, so kann der Decodierer die zur richtigen Definition der m-Tupeln
für die Decodierung notwendige Phasenbeziehung verlieren. Wenn die Phasenbeziehung einmal verlorengegangen
ist, pflanzt sich der resultierende Fehler fort, bis der Decodierer durch ein empfangenes Resynchronisationszeichen
mit einem bekannten Signalmuster wieder zurechtgerückt wird.
Ein Verfahren zur Verhinderung dieser Art der Fehlerfortpflanzung arbeitet beispielsweise mit Nullmodulation
(ZM), worin die decodierte Zahl die Datenzahl ist, die dem (n+ 1) ZM-Paar entspricht, d. h. (d.b)m ι oder
(db»)n+\- Die Decodierfunktion (siehe auch Fig.4a)
basiert auf der Folge von drei ZM-Paaren
[Can, b„), (an1 1, ftn41), (αηλ 2, bni 2)],
dabei ist
dab —
+ «iH \BnB„
worin d,b das /-te Datenbit und dt,, rechts daneben das
/+1-te Datenbit ist. Die Decodierfunktion kann symbolisch folgendermaßen dargestellt werden:
d.b = f{(a„, b„).(a„i \,bni t),(a„+ 2, b„<
2)]
Sollte ein einzelnes ZM-Bit verlorengehen oder sich der Detektortakt um einen ZM-Bitzyklus verschieben
(z. B. während eines Ausfalls begleitet von einer Geschwindigkeitsänderung), dann wäre die Decodierfunktion
fälschlicherweise definiert durch die Folge von ZM-Paaren(b„, a„, ,),(bni i, anii),(b„i2, a«4 j),d. h.
dab " an\7 + fc|M |5/M ?fllH 3 + BfH|6fl>iH|.
Da die Bezugsphasc des Decodierers außerdem erst beim AbfUhlen eines Resynchronisationszcichens in der
Folge von ZM-Zahlen zurechtgerückt werden kann, würden alle nachfolgenden Daten bis dahin falsch
dccodicrt. Diese I'chlcrfortpflanzung aufgrund einer
verlorengegangenen Bezugsphase kann dadurch verhindert werden, daß man mit zwei Decodicrern arbeitet,
die eine relative Phasenverschiebung von einem ZM-Bitzyklus aufweisen. Die Ausgabe beider Decodierer
wird gepuffert, his ein Resynchronisationszeiihcn
auftritt, und die richtig decodierten Daten wurden dann dem Puffer mit einer »richtigen Phase« des Resynchronisations/.eiehens
relativ zum Takt und /ur ZM-Decodierfunktion entnommen. Wenn das Resynchronisationszeichen
z.B. aus der Folge 00101000101 besteht, dann ist der Puffer mit dem richtig decodierten Inhalt
derjenige, für den die ZM-Folge für die Decodierung aufgezeichnet wurde in den Paaren (0,0), (1,0), (1,0), (0,0),
(1,0), (I,.). Die andere Aufzeichnung (. ,0), (0,1), (0,1), usw.
wäre um ein ZM-Bit phasenverschoben und entspricht somit dem Puffer mit dem falschen Inhalt.
Eine Erweiterung dieser Lösung auf nichtlineare Aufzeichnungen ist möglich. In einem pseudo-ternären
4-zu-3-Schema würde der Decodierer beispielsweise bezüglich der Folge von codierten ternären Dreiergruppen
(a,b,c) definiert. Um alle möglichen Phasenschiebefehler
zu berücksichtigen, würden drei Decodierer verwendet, von denen jeder gegenüber dem jeweils
vorhergehenden Decodierer eine Verzögerung von einem pseudo-ternären Zahlenzyklus aufweist. Der die
richtig decodierten Daten enthaltende Puffer ist wieder der zu dem Decodierer gehörende Puffer, der das
Resynchronisaiionszeichen als phasengleich mit seiner eigenen Dczugsphase erkannt hat.
Codierte Hingabedaten von z. B. magnetischen
Medien werden auf die Leitung JOO in F i g. 3 gegeben und seriell in ein 38 Bit großes Schieberegister 350
geschoben. Das Schieberegister 350 kann als funktionell in zwei Schieberegister geteilt betrachtet werden, und
zwar als ein 31 Bit großer Mustererkennungspuffer 308 und ein 7 Bit großer Decodierpuffer 303. Während eines
jeden .Schiebezyklus, eingeleitet durch ein Signal von
einem Slcucrungszähler 317, wird der Inhalt des Puffers
308 festgehalten und parallel duich die Schaltglieder 309
und 310 in die Mustererkennungsschaltungen 311 und 312 geleitet und dann nach rechts um -I- 2 verschoben.
Die Schaltungen 311 und 312 bewirken eine UND-Verknüpfung des Inhaltes des Puffers 308 mit
einem festen vorgegebenen Resynehronisationsmuster, welches durch die Sperreingänge festgelegt ist. Die
Vergleicherleitungen stehen normalerweise alle auf eins, alternativ können aber auch die Sperreingänge von
den Schallungen 311 und 312 getrennt und statt dessen
die Muster auf die Vergleicherleitungen 316 geleitet werden. Damit wird festgelegt, ob die letzten codierten
und in den Decodierpuffer 303 geschobenen Daten als Folge der Phase »ab« (<Pab) oder als Folge der Phase
»ba« (<Pba) zu interpretieren sind. Im Normalbetrieb wird die Decodierung von Daten durch die Decodierer
304 und 305 beendet durch das Erkennen eines Resynchronisationsmusters oder durch Erfüllung von
131 Schiebe/yklen, die von einem Zähler 314 gezählt
wurden, je nachdem, welches Ereignis zuerst eintritt. Da während jedes Schiebezyklus eine 2 Bit große Zahl
decodiert wird, ermöglichen die 131 Schiebezyklen bis
/u drei zusätzliche Decodierzyklen pro 256 Bit großen Abschnitt (288 Bits-32 Daten-Synchronisationsbits),
um mögliche Taktverschiebungen während eines größeren Signalvcrluster oder anderer Ausfallzustände
zu kompensieren. Bevor die 131 Erkennungs/Dccodierzyklen abgeschlossen sind, wird das Nichterkennen
eines Resynchronisationsmusters während eines gegebenen Zyklus als Anzeige dafür interpretiert, daß der
Puffer 308 noch nichtdecodierte Daten enthält, und der Pufferinhalt wird anschließend um zwei Positionen nach
rechts verschoben, um einen weiteren Erkennungs/Decodicrzyklus einzuleiten. Dadurch werden nun alle
Datcnzahlen darstellenden Bilpaare im Puffer 308 um zwei Positionen nach rechts verschoben, wobei das am
weitesten links stehende Paar durch ein neues Paar von der Leitung 300 ersetzt wird. Das am weitesten rechts
stehende Paar wird direkt in den Decodierpuffer 303 geschoben.
Der 7 Bit große Decodierpufferteil 303 des Schieberegisters 350 hat 6 Leitungen, die zu einem 6 Bit großen
<Pab-Decodierer 304 laufen und 6 Leitungen, die zu
einem 6 Bit großen <Pba-Decodierer 305 führen. Die Leitungen sind um 1 Bit gegeneinander versetzt, so daß
der Decodierer 304 an seinem Ausgang an den <Pab-Puffer 306 Datenzahlen liefert (decodiert von einer
Φ ab- Folge), während der Decodierer 305 Datenzahlen
an einen <Pba-Puffer 307 liefert (decodiert von einer Φ ba-Folge). Der Inhalt im Decodierpuffer 303 wird zur
Zeit ti nach rechts um zwei Positionen verschoben, nachdem jede Zahl durch die Decodierer 304 und 305
decodiert wurde. Zu diesem Zeitpunkt empfängt einer der Puffer 'Pab und
<Pba (306 bzw. 307) die decodierten Zahlen von den entsprechenden Decodierern 304 oder
305 und läßt zur Zeit t 3 diese um eine Position nach rechts rücken, um für die nächste Zahl Platz zu schaffen.
Auf diese Weise können bis zu 131 decodierte Zahlen in
jedem der Puffer 306 und 307 gespeichert werden, wobei deren Inhalt eine andere Decodierung desselben
Inhaltes des Decodierpuffers 303 darstellt. Wie bereits gesagt wurde, werden normalerweise nur 128 Datenzahlen
pro Abschnitt decodiert, bevor ein Resynchronisationszeichen abgefühlt wird.
jo Es wird noch einmal auf !■' i g. 2b verwiesen, wo jeder
Datenabschnilt in einem Synchronisationsbündel endet
z.B. SN-7 (B). In Fig. 3 wird das Auftreten dieses
Synchronisatioiisbiinilels durch einen 125 Bit großen
Zykluszähler 313 vorausbcstimmt, indem er jedesmal
j5 zur Zeit 11 um einen Schritt weiterschaltet, dann in die
Ausgangslage zurückkehrt und das Vorschalten eines anderen Zählers 314 einleitet, wenn die Zahl 125
erreicht ist. Der Zähler 314 zählt von - 3 bis + 3, um die Periode einzurahmen, während der das Auftreten des
AO Synchronisationsbündels erwartet wird. Dadurch kann
das Ende des Daienabschniites (bezogen auf das Resynchronisationsbüiidel) sich vom nominellen Ende,
bezogen auf einen externen Taktgeber, auf Grund möglicher Taktverschiebungen während des Ausfalles
um ±3 Zyklen unterscheiden. Die Ausgabe vom Zähler 314 betätigt die Schallglieder 309 und 310 zum
Vergleich des laufenden Inhaltes des Schieberegisters 308 mit dem vorgegebenen Synchronisationsbündelmusters.
Zwei im Mustererkennungspuffer 308 gezeigte Muster werden z. 13. durch Invertereingänge (Sperreingänge)
in die UND-Glieder 311 und 312 verschoben. Andererseits können die Invertersignale auch weggelassen
und die Muster auf die Verglcicherleitungen 316 gegeben werden. Ein typisches Muster ist ""XIOOlOI
... 10", worin X bedeutet, daß eine I oder eine 0 die .Schaltbedingung erfüllt. Das untere Muster "1001010...
OX"ist dasselbe um ein Bit versetzte Muster. Wenn das Synchronisationsbündel auftritt, erfolgt eine Ausgabe
entweder vom UND-Glied 311 oder vom UND-Glied
Μ 312, abhängig davon, welches genau dem abgefühlten
Synchronisationsbündel entspricht. Die Ausgabe von einem der UND Glieder 311 oder 312 läuft dann zum
Schaltglied 315, um den Inhalt eines der beiden entsprechenden Puffer 306 oder 307 freizugeben. Die
Erkennung des ResynchronisalionsbUndels mit Bezug auf eine Zahl 0 oder ± η (worin η ί 3 ist) im Zähler 314
gestaltet, den Inhalt des freigegebenen Puffers 306 oder 307 genau auszurichten, d. h. vor der Freigabe nach
rechts oder links um η Positionen /u verschieben.
Der Betrieb der Logik des gerade beschriebenen
Gerätes wird durch einen Zähler 317 gesteuert, der durch ein externes Taktsignal betätigt wird, und Signale
auf den Leitungen 111 f 2 und 13 auslöst, um der Reihe
nach die benötigten Zähl- und Schiebeimpulse zu liefern. Der Zähler kann auf den Start zur Zeit r O zurückgestellt
werden.
Im Zusammenhang mit den Fig. 4a und 4b werden
die Decodierer 304 und 305 beschrieben. Die Ausgabe !0
eines ODER Gliedes 402 stellt eine <Pab-Datenzahl dar,
die aus der Prüfung von an den Eingängen der UND-Glieder 400 und 4OJ und des ODER-Gliedes 402
anliegenden Bits resultieren, wo komplementierte Bits durch gesperrte Hingänge angezeigt werden. Jede )5
Datenzahl ist die Funktion dreier verschiedener Eingabebitpaare. Wenn z.B. n = 2 ist, erzeugen die
Zahlenpaare aA, atb, und aAb<
eine Zahl in einer ersten Phase <Pab. Fig. 4b zeigt in entsprechender Weise die
Erzeugung einer Zahl durch das ODER-Glied 405, w basierend auf der Prüfung aller binärer Bits, die um eine
-Stelle gegenüber den vom Decodierer 304 geprüften Bits verschoben sind. W»n=2 ist, basiert also eine Zahl
in der Phase <Pba auf bsa^ />·,./„ foiih.
Im Zusammenhang mit I"ig.4c wird die Entscheidungsschaltung
315 erklart. Der Inhalt der Puffer 306 und .307 wird durch die Schaltglieder 406 bzw. 407 bei
Auftreten eines entsprechenden Erkennungssignals von den UND-Gliedern 311 und 312 weitergeleitet. Die
Erkennungssignale schalten eine bistabile Kippschal- m
tung 408 oder 409 ein, die die .Schaltglieder 406 oder 407
für die Datenübertragung vom Puffer 306 oder 307 zum Ausgang über ein ODER-Glied 410 offenhält. Die
Kippschaltungen 408 und 409 werden normalerweise durch Signalimpulse eingeschaltet, die bei einem
Zählstand =3 vom Zähler 314 geliefert werden und anzeigen, daß (a) kein Resynchronisationsbündel nach
Decodierung von 131 Datenzahlen erkannt wurde oder
(b) eine •Piift-Resynchronisalion oder (c) eine φ/w-Resynchronisation
erkannt worden ist. Die Kippschaltungen werden durch ein Übertragungsabschlußsignal
zurückgestellt, nachdem der richtige Puffer freigegeben wurde. Die ersten 128 Datenbits des
<Pab- Puffers werden bei negativem Ausgang der Erkennung bei
Zähler 314= 3 freigegeben. Es wird auch angenommen, 4ä
daß eine «föa-Erkennung während des 131. Zyklus
Vorrang hat vor dem Zustand Zähler 314 = 3.
Im Zusammenhang mit dem in den F i g. 5o. 5b und 5c
gezeigten Beispiel wird nun die Arbeitsweise der Erfindung beschrieben. Die F i g. 5a bis 5c zeigen Teile
der Segmente SN-S und SN-6, die durch eine Schadstelle 2' auf dem Band 1' betroffen sind. Die
Schadstelle beginnt im Block B-7 des Abschnittes SN-5
und wird forlgesetzt bis und mit Block ß-3 des nächsten
Abschnittes SN-6. Am Anfang werden die Datenzahlen d\ bis d8 alle richtig als Funktion der Bitpaare a I1 ή 1
usw. decodiert. Die auf dem Band an der Schadstelle aufgezeichneten Daten sind völlig unlesbar. Daraus
resultiert ein vorübergehender Verlust der Beziehung zwischen Takt und codierten Daten, wodurch ein
Vorlauf des Taktes um ein ZM-Bit vor Beendigung der .Schadstelle angenommen wird. Bei Beendigung der
Schadensstelle enthält die Zahl d67 ein Bilpaar oder
binäres Paar von nebeneinander aufgezeichneten Bits zweier verschiedener Paare, d.h. das Bit »66« des
Paares a666 und das Bit »a 7« des Paares a7b7 (die
anderen zugehörigen Paare sind 6 5a 6 und b la 8). Dieser .Synchronisationsfehler läuft durch die nachfolgenden
Blocke bis zum Erreichen des Blocks SNb(B)
weiter. Die bis zu diesem Punkt gelesenen Zahlen sind natürlich falsch interpretiert. Da diese Information in
das Schieberegister 350 eingegeben wird, speichert der
Decodierer 304 im Puffer 306 Zahlen in einer Phase <Pab gemäß Darstellung in den F i g. 5b und 5c, d. h., er
speichert die falsch interpretierten Zahlen (767, d78
usw. Der Decodierer 305 speichert im Puffer 307 die Zahlen in der Phase <Pba, die interpretiert werden nach
Prüfung der Bitpaare, die um eine Position gegenüber der in den Fig. 5b und 5c gezeigten nach rechts
verschoben sind, d. h. die Zahlen a 7 und 6 7, was eine Zahl c/77 ergibt, usw. Daraus ist zu ersehen, daß diese
Zahl eine richtige Interpretation der binären Bits ist und daß nachfolgende Zahlen ebenfalls richtig sind. Wenn
der Block SN-6 fß^ erreicht wird, stimmt das Muster im
Mustererkennungspuffer 308 mit dem vorgegebenen Muster »1001010 ... QX« am <Pba-LJND-(Jlied 312
iiberein, so daß die Schaltungen 315 den Inhalt des Puffers 307 an den Ausgang übertragen. Somit werden
richtig interpretierte digitale Daten benutzt.
Hierzu 5 Blatt Zeichnungen
Claims (13)
1. Verfahren zur Korrektur von durch zeitliche Verschiebungen entstandene Fehler beim Lesen von
auf einem bewegten Aufzeichnungsträger seriell aufgezeichneten Zeichengruppen (Abschnitte), wobei
jedes Zeichen aus η seriell gelesenen Teilsignalen (Signalgruppe) besteht und nur jeweils am Ende
eines Abschnitts ein Synchronisationszeichen aufgezeichnet ist, gekennzeichnet durch folgende
Schritte:
a) Serielles Lesen sowie Decodieren von jeweils η Teilsignalen und Zwischenspeichern der Zeichen
eines Abschnitts in η Speichern, jeweils is
aufgrund einer um ein Teilsignal versetzten Decodierung,
b) Erkennen des nach einer vorgegebenen Anzahl von Zeichen gelesenen Synchronisationszeichens,
ausgehend von einer jeweils um ein Teilsignal versetzen Darstellung, und
c) Auswahl desjenigen Zwischenspeichers, dessen Versetzung der Versetzung des erkannten
Synchronisationszeichens entspricht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Signalgruppen durch zwei paarweise
zusammengehörige Teilsignale gebildet werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß jedes Teilsignal durch ein Signalbit
dargestellt wird. JO
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mehrere aus jeweils der gegebenen
Anzahl Signalgruppen und der Synchronisationssignalgruppe bestehende Datenabschnitte auf einer
Schrägspur eines Magnetbandes aufgezeichnet sind. J5
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei Nicht-Erkennung des Synchronisationszeichens,
z. B. durch Ausfall des Zeichens, ein vorbestimmter Zwischenspeicher ausgewählt wird.
6. Verfahren nach Anspruch 1, dadurch gekenn- ao
zeichnet, daß die Erkennung des Synchronisationszeichens während eines Zeitintervalls erfolgt, das
durch Lesen einer vorbestimmten Toleranzanzahl von Teilsignalen vor und nach der vorgegebenen
Anzahl von Zeichen gegeben ist.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Teilsignalfolgen ohne Decodierung
in versetzter Form zwischengespeichert werden.
8. Anordnung zur Durchführung des Verfahrens nach den vorhergehenden Ansprüchen, dadurch
gekennzeichnet, daß eine der Anzahl der Teilsignale je Signalgruppe entsprechende Zahl von Decodierern
(304, 305) an jeweils einem Speicher (306, 307) angeschlossen ist, dessen Speicherkapazität durch
die Anzahl der zwischen zwei Synchronisationssignalgruppen befindlichen Signale bestimmt ist, daß
zumindest eine Vergleichsschaltung (311, 312) zur Auswertung der Synchronisationssignalgruppen und
Bestimmung derjenigen decodierten Signalfolge, deren Signalgruppen jeweils zusammengehörige
Teilsignale umfassen, vorgesehen ist, und daß die Vergleichsschaltung (311, 312) an eine Entscheidungsschaltung
(315) angeschlossen ist, die den zur Wiedergewinnung der Daten dienenden Speicher
(306,307) auswählt. tf
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Eingänge jeder Vergleichsschaltung
(311, 312) einerseits über eine Torschaltung (309, 310) mit einem die abgetasteten Signale
aufnehmenden Schieberegister (308), andererseits mit ein vorgegebenes Signalmuster führenden
Leitungen (316) verbunden sind.
10. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Eingänge jeder Decodierschaltung
(304,305) mit einem Schieberegister (303) derart verbunden sind, daß jeder Decodierschaltung
(304,305) eine um jeweils ein Teilsignal verschobene Signalfolge zugeführt wird.
11. Anordnung nach den Ansprüchen 9 und 10 zur
Durchführung des Verfahrens nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß jedes der
Schieberegister (303, 308) zwei Gruppen von Ausgängen zur gleichzeitigen und parallelen Ausgabe
zweier verschiedener Signalfolgen umfaßt und daß der Inhalt durch Taktimpulse um jeweils eine
Signalgruppe verschiebbar ist.
12. Anordnung nach Anspruch 11, dadurch
gekennzeichnet, daß die beiden Schieberegister (303, 308) derart hintereinander geschaltet sind, daß die
vom Aufzeichnungsträger abgetasteten Signale zuerst dem mit den Vergleichsschaltungen (311,312)
verbundenen Schieberegister (308) und danach dem an die Decodierer (304, 305) angeschlossenen
Schieberegister (303) zugeführt werden.
13. Anordnung nach Anspruch 8, gekennzeichnet durch einen ersten Zähler (313) zum Abzählen der
vorgegebenen Anzahl von Zeichen minus einer vorgegebenen Toleranzanzahl, dessen Ausgangssignal
einen zweiten Zähler (314) in Betrieb setzt, der
eine bestimmte Anzahl von Zeichen zählt und während dieser Zählzeit ein Ausgangssignal liefert,
das die Erkennungsschaltung (308 bis 312) zur Erkennung des Synchronisationszeichens aktiviert.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US372389A US3860907A (en) | 1973-06-21 | 1973-06-21 | Data resynchronization employing a plurality of decoders |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2427463A1 DE2427463A1 (de) | 1975-01-23 |
DE2427463B2 true DE2427463B2 (de) | 1978-05-24 |
DE2427463C3 DE2427463C3 (de) | 1979-01-25 |
Family
ID=23467904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2427463A Granted DE2427463B2 (de) | 1973-06-21 | 1974-06-07 | Verfahren und Schaltungsanordnung zur Korrektur von durch zeitliche Verschiebungen entstandenen Fehler beim Lesen von auf einem bewegten Aufzeichnungsträger seriell aufgezeichneten Zeichengruppen |
Country Status (14)
Country | Link |
---|---|
US (1) | US3860907A (de) |
JP (1) | JPS5545963B2 (de) |
BE (1) | BE815004A (de) |
BR (1) | BR7405062A (de) |
CA (1) | CA1044800A (de) |
CH (1) | CH569392A5 (de) |
DE (1) | DE2427463B2 (de) |
DK (1) | DK331674A (de) |
ES (1) | ES427461A1 (de) |
FR (1) | FR2234605B1 (de) |
GB (1) | GB1425796A (de) |
IT (1) | IT1009958B (de) |
NL (1) | NL7408423A (de) |
SE (1) | SE403841B (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS585639B2 (ja) * | 1975-07-31 | 1983-02-01 | 三菱電機株式会社 | スピ−カの磁気回路 |
US4027283A (en) * | 1975-09-22 | 1977-05-31 | International Business Machines Corporation | Resynchronizable bubble memory |
JPS5313137U (de) * | 1976-07-16 | 1978-02-03 | ||
JPS53126919A (en) * | 1977-04-12 | 1978-11-06 | Mitsubishi Electric Corp | Magnetic circuit of speakers |
DE2721638A1 (de) * | 1977-05-13 | 1978-11-16 | Basf Ag | Speicherverfahren und schaltungsanordnung fuer magnetische aufzeichnung |
JPS6052509B2 (ja) * | 1977-05-16 | 1985-11-19 | ソニー株式会社 | デジタル信号伝送方法 |
DE2811488A1 (de) * | 1978-03-16 | 1979-09-27 | Siemens Ag | Integrierbarer demodulator fuer getraegerte digitalsignale |
JPS54137204A (en) * | 1978-04-17 | 1979-10-24 | Sony Corp | Digital signal transmission method |
US4404676A (en) * | 1981-03-30 | 1983-09-13 | Pioneer Electric Corporation | Partitioning method and apparatus using data-dependent boundary-marking code words |
US4466099A (en) * | 1981-12-20 | 1984-08-14 | International Business Machines Corp. | Information system using error syndrome for special control |
US4597081A (en) * | 1985-03-13 | 1986-06-24 | Automatix Incorporated | Encoder interface with error detection and method therefor |
US4654480A (en) * | 1985-11-26 | 1987-03-31 | Weiss Jeffrey A | Method and apparatus for synchronizing encrypting and decrypting systems |
US5694428A (en) * | 1992-03-12 | 1997-12-02 | Ntp Incorporated | Transmitting circuitry for serial transmission of encoded information |
US5717725A (en) * | 1992-03-12 | 1998-02-10 | Ntp Incorporated | System for wireless transmission and receiving of information through a computer bus interface and method of operation |
US5742644A (en) * | 1992-03-12 | 1998-04-21 | Ntp Incorporated | Receiving circuitry for receiving serially transmitted encoded information |
US5745532A (en) * | 1992-03-12 | 1998-04-28 | Ntp Incorporated | System for wireless transmission and receiving of information and method of operation thereof |
US6272190B1 (en) | 1992-03-12 | 2001-08-07 | Ntp Incorporated | System for wireless transmission and receiving of information and method of operation thereof |
US5710798A (en) * | 1992-03-12 | 1998-01-20 | Ntp Incorporated | System for wireless transmission and receiving of information and method of operation thereof |
US5751773A (en) * | 1992-03-12 | 1998-05-12 | Ntp Incorporated | System for wireless serial transmission of encoded information |
US5650769A (en) * | 1995-02-24 | 1997-07-22 | Ntp, Incorporated | Radio receiver for use in a radio tracking system and a method of operation thereof |
US5640146A (en) * | 1995-02-24 | 1997-06-17 | Ntp Incorporated | Radio tracking system and method of operation thereof |
US7290197B2 (en) * | 2003-06-03 | 2007-10-30 | Quantum Corporation | Correcting data using redundancy blocks |
US7228467B2 (en) * | 2003-10-10 | 2007-06-05 | Quantum Corporation | Correcting data having more data blocks with errors than redundancy blocks |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3507998A (en) * | 1967-12-07 | 1970-04-21 | Teletype Corp | Resynchronizing circuit |
US3701894A (en) * | 1970-09-11 | 1972-10-31 | Nasa | Apparatus for deriving synchronizing pulses from pulses in a single channel pcm communications system |
US3689899A (en) * | 1971-06-07 | 1972-09-05 | Ibm | Run-length-limited variable-length coding with error propagation limitation |
-
1973
- 1973-06-21 US US372389A patent/US3860907A/en not_active Expired - Lifetime
-
1974
- 1974-04-19 FR FR7414327A patent/FR2234605B1/fr not_active Expired
- 1974-04-22 IT IT21706/74A patent/IT1009958B/it active
- 1974-04-25 GB GB1805374A patent/GB1425796A/en not_active Expired
- 1974-05-14 BE BE144293A patent/BE815004A/xx not_active IP Right Cessation
- 1974-05-21 SE SE7406717A patent/SE403841B/xx not_active IP Right Cessation
- 1974-05-29 CH CH731374A patent/CH569392A5/xx not_active IP Right Cessation
- 1974-06-05 JP JP6299674A patent/JPS5545963B2/ja not_active Expired
- 1974-06-07 CA CA201,967A patent/CA1044800A/en not_active Expired
- 1974-06-07 DE DE2427463A patent/DE2427463B2/de active Granted
- 1974-06-20 ES ES427461A patent/ES427461A1/es not_active Expired
- 1974-06-20 DK DK331674A patent/DK331674A/da not_active Application Discontinuation
- 1974-06-20 BR BR5062/74A patent/BR7405062A/pt unknown
- 1974-06-21 NL NL7408423A patent/NL7408423A/xx not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
BR7405062A (pt) | 1976-02-24 |
DE2427463C3 (de) | 1979-01-25 |
IT1009958B (it) | 1976-12-20 |
CH569392A5 (de) | 1975-11-14 |
US3860907A (en) | 1975-01-14 |
CA1044800A (en) | 1978-12-19 |
ES427461A1 (es) | 1976-07-16 |
FR2234605B1 (de) | 1976-06-25 |
SE403841B (sv) | 1978-09-04 |
NL7408423A (de) | 1974-12-24 |
BE815004A (fr) | 1974-09-02 |
GB1425796A (en) | 1976-02-18 |
FR2234605A1 (de) | 1975-01-17 |
DE2427463A1 (de) | 1975-01-23 |
DK331674A (de) | 1975-02-17 |
JPS5023613A (de) | 1975-03-13 |
SE7406717L (de) | 1974-12-23 |
JPS5545963B2 (de) | 1980-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2427463C3 (de) | ||
DE3040004C2 (de) | ||
DE3134947C2 (de) | ||
DE69315360T2 (de) | Dreifach orthogonal verschachteltes Fehlerkorrektursystem | |
DE3783253T2 (de) | Fehlerkorrekturverfahren. | |
DE69019590T2 (de) | Spuraufzeichnung mit verbesserter Fehleraufdeckung. | |
DE69609509T2 (de) | Trelliskodierung mit verminderter fehlerverbreitung | |
DE2853892A1 (de) | Verfahren und schaltungsanordnung zur codierung und decodierung von pruefbits | |
DE4233089C2 (de) | Digitalfunkempfänger | |
DE2421112A1 (de) | Speicheranordnung | |
DE2460979A1 (de) | Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung | |
CH665726A5 (de) | Verfahren und anordnung zum schreiben und/oder lesen von information. | |
EP0043151A1 (de) | Anordnung zur Verarbeitung serieller Information, die mit Synchronisationswörtern versehen ist | |
DE2530404A1 (de) | Fehlerkorrektur von seriell aufgezeichneten daten mit hilfe eines unterfeld-codes | |
DE2632943A1 (de) | Schaltung zur aufzeichnung von daten | |
DE2341952A1 (de) | Verfahren und vorrichtung zur datenpruefung | |
DE2630197B2 (de) | ||
DE2052200B2 (de) | Wiedergabeanordnung | |
DE69120873T2 (de) | Verfahren und vorrichtung zur datenverschachtelung mit pseudozufallsneusynchronisation | |
DE2944191C2 (de) | ||
DE3122763C2 (de) | ||
DE3719406C2 (de) | ||
DE1168677B (de) | System zur Fehlerermittlung und Fehlerkorrektur | |
DE2529542A1 (de) | Verfahren zum aufzeichnen von digitalen datenbits | |
DE2908373C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |