DE2052714B2 - Verfahren zum herstellen einer integrierten halbleiteranordnung - Google Patents

Verfahren zum herstellen einer integrierten halbleiteranordnung

Info

Publication number
DE2052714B2
DE2052714B2 DE19702052714 DE2052714A DE2052714B2 DE 2052714 B2 DE2052714 B2 DE 2052714B2 DE 19702052714 DE19702052714 DE 19702052714 DE 2052714 A DE2052714 A DE 2052714A DE 2052714 B2 DE2052714 B2 DE 2052714B2
Authority
DE
Germany
Prior art keywords
zone
polycrystalline
semiconductor
covered
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702052714
Other languages
English (en)
Other versions
DE2052714C3 (de
DE2052714A1 (de
Inventor
Hugo Dipl Phys Dr 8055 Gautmg Ruchardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2052714A priority Critical patent/DE2052714C3/de
Priority to GB4889671A priority patent/GB1327713A/en
Priority to FR7138180A priority patent/FR2111854B1/fr
Priority to NL7114723A priority patent/NL7114723A/xx
Publication of DE2052714A1 publication Critical patent/DE2052714A1/de
Publication of DE2052714B2 publication Critical patent/DE2052714B2/de
Application granted granted Critical
Publication of DE2052714C3 publication Critical patent/DE2052714C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Halbleiteranordnung, bei dem an der Oberfläche eines scheibenförmigen einkristallinen Halbleiterkörpers des einen Leitungstyps
as eine Zone vom entgegengesetzten Leitungstyp erzeugt und mit einer einkristallinen Halbleiterschicht vom Leitungstvp des scheibenförmigen einkristallinen Halbleiterkörpers abgedeckt wird und bei dem ferner mindestens ein von dieser abgedeckten Zone ausgehender und die einkristalline Halbleiterschicht bis zur Halbleiteroberfläche durchsetzender, aus polykristallinem Halbleitermaterial bestehender Kanal vom Leitungstyp der abgedeckten Zone mit einer im Vergleich zu der seiner einkristallinen Umgebung höhe-
ren elektrischen Leitfähigkeit erzeugt wird, der als elektrischer Anschluß für die abgedeckte Zone verwendet wird.
Ein solches Verfahren bzw. eine nach einem solchen Verfahren erzeugte integrierte Halbleiteranordnung ist durch verschiedene Literaturstellen bekannt geworden. Zu nennen sind hier z. B. »Electronics« (17. März 1969) S. 185-186 sowie die DT-OS 1 942 838, während der Einsatz von polykristallinem Halbleitermaterial bei der Herstellung von integrierten Halbleiteranordnungen für andere Zwecke z. B. durch »IBM Techn. Disci. Bull.« Bd. 9 No. 7, Dez. 1966, S. 922 und 923, bekannt war. Dort ist auch das Problem der Kontaktierung der einzelnen Schaltungselemente einer integrierten Halbleiteranordnung behandelt. Als Lösung ist angegeben, daß man auf die Oberfläche des Halbleiterkörpers der integrierten Anordnung eine erste Isolierschicht, z. B. eine SiO2-Schicht, aufbringt und zum Träger eines ersten Teiles der vorgesehenen Leitbahnen macht. Diese Isolier-
schicht wird dann samt den von ihr getragenen Leitbahnen mit einer zweiten Isolierschicht abgedeckt, die dann ihrerseits mit einem weiteren Teil der Leitbahnen versehen und mit einer dritten Isolierschicht abgedeckt wird. Die einzelnen Isolierschichten sind nur dann mit verbindenden Ausnehmungen versehen, wenn eine leitende Verbindung zwischen zu verschiedenen »Kontaktierungsebenen« gehörenden Leitbahnen oder zwischen einer Elektrode des Halbleiterkristalls und einer Leitbahn beabsichtigt ist. Da man aus verschiedenen Gründen, z. B. wegen der unterschiedlichen thermischen Ausdehnung von dem Halbleitermaterial, den Leitbahnen und den Isolierschichten sowie wegen der Vermeidung einer zu hau-
figen Erhitzung des im allgemeinen bereits mit pn-Obergängen usw. versehenen Halbleite rkristails nur mit einer sehr begrenzten Zahl solcher »Kontaktierungsebenen« rechnen kann, ist die Möglichkeit für eine oder mehrere solcher Kontaktierungsebenen, die bereits während der Entstehung der pn-Übergänge geschaffen werden und außerdem das Problem der unterschiedlichen thermischen Ausdehnung nicht bringen, von Interesse,
Deshalb wird gemäß der Erfindung das eingangs definierte Verfahren zum Herstellen einer integrierten Halbleiteranordnung derart weiter ausgestaltet, daß in der einkristallinen Halbleiterschicht zwei derartige polykristalline Halbleiterkanäle erzeugt werden, die von der gleichen abgedeckten Zone ausgehen *5 und getrennt voneinander zu verschiedenen Stellen der einkristallinen Halbleiteroberfläche führen, und daß die Mündungsstellen der polykristallinen Kanäle durch leitende Verbindungen in oder auf der Halbleiteroberfläche derart mit an der Halbleiteroberfläche ao befindlichen Elektroden von abseits der abgedeckten Zone ausgebildeten, gegeneinander elektrisch isolierten Halbleiterschaltelementen verbunden werden, daß die betreffenden Elektroden zweier verschiedener Halbleiterschaltungselemente über die polykristalli- a5 nen Kanäle und die abgedeckte Zone in elektrisch leitender Verbindung stehen.
Während gemäß dem Stande der Technik die das auf der abgedeckten Zone abgeschiedene einkristalline Halbleitermaterial durchsetzenden hochdotierten, insbesondere polykristallinen Kanäle lediglich der Kontaktierung der z. B. als Kollektor eines Transistors dienenden abgedeckten Zone dienen und jede abgedeckte Zone jeweils nur mit einem solchen Kanal in Verbindung steht, ist im vorliegenden Fall eine den Halbleiterkörper durchsetzende und aus polykristallinem Halbleitermaterial sowie ihrem durch die abgedeckte Zone gebildeten, einkristallinen Verbindungsstück bestehende Leitbahn vorgesehen, durch die weitab voneinander im Halbleiterkörper der inte- 4« grierten Halbleiteranordnung befindlichen Schaltungselemente miteinander kontaktiert werden können. Ersichtlich ist hiermit eine neue »Kontaktierungsebene« gegeben, die die oben angeführten Nachteile vermeidet.
Die Herstellung der im folgenden als »Zone A«. bezeichneten abgedeckten Zone erfolgt zweckmäßig in der für die Erzeugung von »buried layers« bekannten Weise, wobei an der Oberfläche eines Halbleitereinkristalls vom einen Leitungstyp durch maskierte Dotierung eine begrenzte Oberflächenzone vom entgegengesetzten Leitungstyp erzeugt und mit einer einkristallinen Halbleiterschicht vom Leitungstyp des Substrats epitaktisch abgedeckt wild. In dieser epitaktischen Schicht werden nun mindestens zwei voneinander getrennte, von der Zone A ausgehende polykristalline Kanäle erzeugt, die den Leitungstyp der Zone A erhalten und bis zur Halbleiteroberfläche durchgehen. Hierzu können mehrere Möglichkeiten angegeben werden.
I. Gleichzeitige Herstellung mit der
epitaktischen Schicht
Bringt man nach Erzeugung der Zone A und vor der Abscheidung der sie und ihre Umgebung bedekkenden epitaktischen Schicht am Ort des zu erzeugenden polykristallinen Kanals eine definierte Oberflächenstörung an, so wird das auf dieser Störung abgeschiedene Halbleitermaterial - im Gegensatz zu dem an den ungestörten Stellen der Substratoberfläche abgeschiedenen Material - polykristallin sein, wobei dieser Kanal sich bis zur Oberfläche der epitaktischen Schicht fortsetzt. Die Umdotierung des Kanals erfolgt durch Diffusion von aus der Gasphase dargebotenem Dotierungsstoff, wobei festzustellen ist, daß die Diffusionsgeschwindigkeit in jedem Falle in dem polykristallinen Kanal um ein Vielfaches größer als in den einkristallinen Bereichen ist.
Zweckmäßig wird man diesen Prozeß der Umdotierung des polykristallinen Kanals mit einem zur Herstellung der Schaltungselemente in der integrierten Schaltung dienenden Diffusionsprozeß verbinden, wobei dann die zu verwendende Diffusionsmaske auch die freie Oberfläche des oder der die Zone A kontaktierenden polykristallinen Kanäle unbedeckt läßt. Ein an der Peripherie der epitaktischen Schicht angeordneter polykristalliner Kontaktierungskanal läßt eine besonders rasche und gründliche Umdotierung zu. Der Unidotierungsprozeß für die polykristallinen Kanäle wird so lange durchgeführt, bis eine einwandfreie niederohmige Verbindung zwischen der freien Oberfläche des polykristallinen Kanals und der Zone A hergestellt ist. Zur Kontrolle dieses Zustands kann dienen, daß mindestens zwei die Zone A mit der Oberfläche der epitaktischen Schicht verbindende polykristalline Kanäle erzeugt werden.
Eine definierte Erzeugung gestörter Stellen an der Oberfläche der Zone A ist beispielsweise mit Hilfe einer lokalisierten Bedampfung mit einer anorganischen Fremdsubstanz, insbesondere mit einem Dotierungsstoff möglich, der vorteilhafterweise den Leitungstyp der Zone A hervorruft. Die Bedampfung kann unter Verwendung einer Bedampfungsmaske aus Photolack durchgeführt werden. Wird nach Entfernung der Bedampfungsmaske nunmehr einkristallines Halbleitermaterial auf die so vorbereitete Substratoberfläche aus der Gasphase niedergeschlagen, so wird an den die - höchstens nur einige A Stärke aufweisende - Fremdschicht tragenden Stellen der Substratoberfläche das abgeschiedene Material im Gegensatz zu dem Material an den übrigen Stellen der Substratoberfläche polykristallin entarten. Es kann auch Silicium selbst - unter geeigneten Aufdampfbedingungen - als Keim für das polykristalline Weiterwachsen verwendet werden.
2. Herstellung der polykristallinen Kanäle durch lokalisiertes Aufschmelzen der auf der Zone A abgeschiedenen einkristallinen Schicht
Zum Aufschmelzen verwendet man zweckmäßig einen definiert gesteuerten feinen Elektronenstrahl oder Laserstrahl, der die epitaktische Schicht an diskreten vereinzelten Stellen aufschmilzt. Um diese aufgeschmolzenen Stellen /um polykristallinen Erstarren zu bringen, kann man diese mit einer die Keimbildung fördernden und später wieder leicht entfernbaren Schicht aus einer Fremdsubstanz, z. B. SiO2, bedampfen und die darunter befindlichen aufgeschmolzenen Stellen daraufhin durch Abschrecken zum Erstarren zubringen. Die keimbildende Schicht kann beispielsweise auch aus einem den Leitungstyp der Zone A hervorrufenden Dotierungsstoff bestehen.
Eine definierte Erzeugung gestörter Stellen als Ursache definierter polykristalliner Kanäle verlangt eine Photolacktechnik, mit deren Hilfe eine Bedampfungsmaske erzeugt wird. Diese bedeckt die Substrat-
oberfläche mit Ausnahme derjenigen Stelle bzw. Stellen an der Oberfläche der Zone A, von der bzw. von denen ein bzw. die polykristallinen Kanäle ausgehen sollen. Mit Hilfe dieser Bedampfungsmaske wird dann eine Fremdschicht aufgedampft, die so dünn ist, daß sie zwar ausreicht, um das dann auf ihr abgeschiedene Halbleitermaterial polykristallin entarten zu lassen, daß aber dann diese Schicht vollständig von dem polykristallinen Halbleitermaterial gelöst und zum Verschwinden gebracht wird. Die Stärke dieser Schicht beträgt also höchstens einige A.
Besonders zweckmäßig ist es, wenn diese Schicht aus einem Dotierungsmittel besteht, das den Leitungstyp der Zone A erzeugt. Mit Ausnahme von Bor lassen sich derartige Dotierungsstoffe bei verhältnismäßig niedrigen Temperaturen aufdampfen.
3. Erzeugung der polykristallinen Kanäle durch lokales Verdampfen der die Zone A bedeckenden epitaktischen Schicht und Ausfüllen der entstandenen Löcher in der epitaktischen Schicht durch polykristallines Material
Durch lokales Verdampfen der epitaktischen Schicht werden in dieser bis zur Zone A reichende Löcher erzeugt. Hierzu können ebenfalls feine Elektronenstrahlen oder Laserstrahlen angewendet werden. Die übrige Oberfläche der epitaktischen Schicht ist dabei zweckmäßig mit einer Maske abgedeckt, die beispielsweise aus SiO2 oder Si1N4 bestehen kann. Die Löcher werden nun mit aus der Gasphase abgeschiedenem polykristallinen Halbleitermaterial ausgefüllt. Eine polykristalline Abscheidung ist bekanntlich bei entsprechend niederen Temperaturen möglich. Ferner wird das Reaktionsgas in der bei der bekannten »maskierten Epitaxie« üblichen Weise so eingestellt, daß zwar Abscheidung auf der arteigenen Halbleiteroberfläche, nicht aber auf der die Halbleiteroberfläche außerhalb der durch die Verdampfung entstandenen Löcher bedeckenden Maske möglich ist. Das polykristallin in den Löchern der epitaktischen Schicht abgeschiedene Material kann bei entsprechender Wahl des Reaktionsgases bereits die Dotierung der Zone A erhalten.
Es ist durchaus möglich und beim Verfahren nach der Erfindung auch vorgesehen, von einer einzigen Zone A mehrere polykristallinc Kanäle ausgehen zu lassen, die dnnn - nachdem sie an die Zone A angrenzendes Material vom entgegengesetzten Leitungstyp und monokristalliner Beschaffenheit durchsetzt haben - an je eine Elektrode je eines anderen Schaltungselementes der integrierten Schaltung vom Leitungstyp der Zone A heranfuhren. Ferner 1st es möglich, mehrere Zonen A vorzusehen, die vom gleichen Leitungstyp sind und miteinander in leitender Verbindung über mindestens einen polykristallinen Kanal stehen können. Weiter können zwei zueinander entgegengesetzt dotierte Zonen A mit entsprechend dotierten polykristallinen Kanälen vorgesehen sein, von denen die eine Zone A zur Kontaktierung mehrerer n-leitender, die andere zur Kontaktierung mehrerer p-leitender Zonen der verschiedenen vorgesehenen Schaltungs-
lt> elemente in der integrierten Schaltung dienen.
Im folgenden wird an Hand der Figur ein einfaches Ausführungsbeispiel gegeben.
An einer Flachseite eines einkristallinen Siliciumplättchens 1 vom η-Typ wird zunächst eine hochdo-
»5 tierte p-leitende Oberflächenzone Ax erzeugt (Fig. 1). Zur Herstellung dieser Zone kann irgendein bekannter Umdotierungsprozeß Verwendung finden, bei dem die einkristalline Struktur an der Oberfläche der Zone 1 nicht gestört wird. Beispielsweise kann zu
ao diesem Zweck maskierte Diffusion oder Epitaxie, unter anderem auch maskierte Epitaxie aus der Gasphase, Verwendung finden. In Fig. 1 ist der erzielte Zustand nach Entfernung etwa verwendeter Masken dargestellt. Die Zone 1 kann gegebenenfalls auch die
a5 ganze Oberflächenseite des Plättchens 1 einnehmen. An der mit der Oberflächenzone Ax versehenen Seite des Plättchens 1 wird nun in bekannter Weise eine durchgehende Schicht 2 aus η-leitendem einkristallinem Silicium abgeschieden. Unter Anwendung einer der oben beschriebenen Möglichkeiten zur Herstellung der polykristallinen Kanäle wird die epitaktische Schicht 2 mit zwei von der Zone A, ausgehenden, stark p-dotierten polykristallinen Kanälen 3 versehen, die von der Zone Ax zur freien Oberfläche der Schicht 2 führen.
Dieser Zustand ist in Fig. 2 dargestellt.
Die epitaktische Schicht 2 wird z. B. so bemessen, daß ihr Raum zur Erzeugung funktionsfähiger Schaltungselemente, z. B. von Dioden oder Transistoren, ausreicht. Beispielsweise sind 2 solche Schaltungselemente 4 und S vorgesehen. Sie weisen beispielsweise p-leitende Zonen auf, die an das η-leitende Material der Schicht 2 angrenzen. Mittels je eines p-lcitenden Oberflächenkanals 6 und 7 ist die betreffende p-!ei-
tende Zone der Elemente 4 und 5 mit derjenigen Stelle, an der die polykristallinen Kanäle 3 die Oberfläche der Schicht 2 erreichen, leitend verbunden. Mithin ist eine leitende Verbindung zwischen den plcitenden Zonen der Elemente 4 und S über die Zone
so Ax hergestellt, obwohl die Zone Ax nioht In direktem Kontakt zu jenen p-leitenden Zonen der Elemente 4 und 5 steht (Fig. 3).
Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zum Herstellen einer integrierten Halbleiteranordnung, bei dem an der Oberfläche eines scheibenförmigen einkristallinen Halbleiterkörpers des einen Leitungstyps eine Zone vom entgegengesetzten Leitungstyp erzeugt und mit einer einkristallinen Halbleiterschicht vom Leitungstyp des scheibenförmigen einkristallinen Halbleiterkörpers abgedeckt wird und bei dem ferner mindestens ein von dieser abgedeckten Zone ausgehender und die einkristalline Halbleiterschicht durchsetzender, aus polykristallinem Halbleitermaterial bestehender Kanal vom Leitungstyp der abgedeckten Zone mit einer im Vergleich zu der seiner einkristallinen Umgebung höheren elektrischen Leitfähigkeit erzeugt wird, der als elektrischer Anschluß für die abgedeckte Zone verwendet wird, dadurch gekennzeichnet, daß in der einkristallinen Halbleiterschichi (2) zwei derartige polykristalline Halbleiterkanäle (3) erzeugt werden, die von der gleichen abgedeckten Zone (/I1) ausgehen und getrennt voneinander zu verschiedenen Stellen der einkristallinen Halbleiteroberfläche führen, und daß die Mündungsstellen der polykristallinen Kanäle (3) durch leitende Verbindungen (6, 7) in oder auf der Halbleiteroberfläche derart mit an der Halbleiteroberfläche befindlichen Elektroden von abseits der abgedeckten Zone (Λ,) ausgebildeten, gegeneinander elektrisch isolierten Halbleiterschaltungselementen verbunden werden, daß die betreffenden Elektroden zweier verschiedener Halbleiterschaltungselemente über die polykristallinen Kanäle (3) und die abgedeckte Zone (/I1) in elektrisch leitender Verbindung stehen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die polykristallinen Kanäle (3) gleichzeitig mit der die abgedeckte Zone (/I1) bedeckenden einkristallinen Halbleiterschicht (2) erzeugt werden, indem an der Oberfläche des scheibenförmigen einkristallinen Halbleiterkörpers (1) am Ort der bereits erzeugten Zone (A1) vom entgegengesetzten Leitungstyp zunächst zwei voneinander getrennte lokale Störungen erzeugt und dann auf der so präparierten Oberfläche und ihrer gesamten Umgebung eine zusammenhängende Halbleiterschicht vom Leitungstyp der einkristallinen Halbleiterscheibe unter Bedingungen abgeschieden wird, bei denen das abgeschiedene Halbleitermaterial an der ungestörten Oberfläche monokristallin, über den lokalen Störungen jedoch polykristallin aufwächst.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die lokalen Störungen durch Aufdampfen einer dünnen Schicht von Fremdmaterial, insbesondere aus einem den Leitungstyp der Zone vom entgegengesetzten Leitungstyp erzeugenden Dotierungsstoff, hergestellt werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die polykristallinen Kanäle (3) durch lokalisiertes Aufschmelzen der die abgedeckte Zone (/I1) bedeckenden einkristallinen Halbleiterschicht (2) erfolgt, indem die einkristalline Halbleiterschicht (2) an zwei voneinander getrennten Stellen bis zur abgedeckten Zone (A1) nufeeschmolzen und das Wiedererstarren der auf-
geschmolzenen Bereiche unter Einflußnahme von gesondert aufgebrachten Störkeimen vorgenommen wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die aufgeschmolzenen Bereiche mit einer dünnen Schicht aus Fremdmaterial, beispielsweise SiO2. bedampft und dann zum Erstarren gebracht werden.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die die abgedeckte Zone (A1) bedeckende und zunächst überall einkristalline Halbleiterschicht (2) an zwei getrennten Stellen bis zur abgedeckten Zone (Ax) lokal verdampft wird und die dabei entstandenen Löcher mit polykritallinem Halbleitermaterial ausgefüllt werden.
DE2052714A 1970-10-27 1970-10-27 Verfahren zum Herstellen einer integrierten Halbleiteranordnung Expired DE2052714C3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE2052714A DE2052714C3 (de) 1970-10-27 1970-10-27 Verfahren zum Herstellen einer integrierten Halbleiteranordnung
GB4889671A GB1327713A (en) 1970-10-27 1971-10-21 Integrated circuits
FR7138180A FR2111854B1 (de) 1970-10-27 1971-10-25
NL7114723A NL7114723A (de) 1970-10-27 1971-10-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2052714A DE2052714C3 (de) 1970-10-27 1970-10-27 Verfahren zum Herstellen einer integrierten Halbleiteranordnung

Publications (3)

Publication Number Publication Date
DE2052714A1 DE2052714A1 (de) 1972-05-04
DE2052714B2 true DE2052714B2 (de) 1977-07-21
DE2052714C3 DE2052714C3 (de) 1978-03-16

Family

ID=5786291

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2052714A Expired DE2052714C3 (de) 1970-10-27 1970-10-27 Verfahren zum Herstellen einer integrierten Halbleiteranordnung

Country Status (4)

Country Link
DE (1) DE2052714C3 (de)
FR (1) FR2111854B1 (de)
GB (1) GB1327713A (de)
NL (1) NL7114723A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2284189A1 (fr) * 1974-09-03 1976-04-02 Radiotechnique Compelec Procede de depot de materiau semi-conducteur polycristallin

Also Published As

Publication number Publication date
NL7114723A (de) 1972-05-02
FR2111854A1 (de) 1972-06-09
DE2052714C3 (de) 1978-03-16
FR2111854B1 (de) 1977-01-28
GB1327713A (en) 1973-08-22
DE2052714A1 (de) 1972-05-04

Similar Documents

Publication Publication Date Title
DE2841467C2 (de) Programmierbarer Festwertspeicher
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3202608C2 (de)
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE1439741C3 (de) Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität
DE2754397A1 (de) Verfahren zur herstellung eines schottky-sperrschicht-kontaktes
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1444496A1 (de) Epitaxialer Wachstumsprozess
DE2926334C2 (de)
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE3109074C2 (de)
DE3851175T2 (de) Bipolartransistor mit Heteroübergängen.
DE10015884A1 (de) Schottky-Diode
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2052714C3 (de) Verfahren zum Herstellen einer integrierten Halbleiteranordnung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE3743776C2 (de) Verfahren zur Herstellung vergrabener Halbleiterbauelemente
DE69130598T2 (de) Bipolartransistor und dessen Herstellungsverfahren
DE1965408B2 (de) Verfahren zum herstellen eines halbleiterbauelementes
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1911335A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE3716470C2 (de) Verfahren zur Herstellung eines strukturierten Halbleiterkörpers

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EF Willingness to grant licences
8339 Ceased/non-payment of the annual fee