DE2043332A1 - Verfahren zum Herstellen eines Halb leiterelements - Google Patents
Verfahren zum Herstellen eines Halb leiterelementsInfo
- Publication number
- DE2043332A1 DE2043332A1 DE19702043332 DE2043332A DE2043332A1 DE 2043332 A1 DE2043332 A1 DE 2043332A1 DE 19702043332 DE19702043332 DE 19702043332 DE 2043332 A DE2043332 A DE 2043332A DE 2043332 A1 DE2043332 A1 DE 2043332A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor
- polycrystalline
- monocrystalline
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000012876 carrier material Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 241001233037 catfish Species 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
Description
DA-4012
204.3Ϊ32
Beschreibung
zu der Patentanmeldung
zu der Patentanmeldung
der Firma
HITACHI, LIMITED
1-5-1» Marunouchi, Chiyoda-ku Tokyo / Japan
betreffend
Verfahren zum Herstellen eines Halbleiterelements
Verfahren zum Herstellen eines Halbleiterelements
Priorität: 1. September 1969, Japan, Nr. 68 665
Die Erfindung betrifft ein Verfahren zum Herstellen eines
Halbleiterelements, insbesondere ein Verfahren zum Trennen von Halbleiterelementen von einem Üblichen Halbleiter-Trägermaterial·
Bei der Herstellung von Halbleiterelementen werden im allgemeinen zahlreiche Halbleiterelemente reihenweise auf
einem üblichen Halbleiter-Trägermaterial ausgebildet und danach das Trägermaterial bzw. Substrat längs der Grenzen
der Elemente in Halbleiterchips aufgeteilt, die je ein Halbleiterelement umfassen. Bei der Herstellung von Leiterstreifen-Eleaenten
(beam lead elements) wird, um ein übliches Substrat zu zerteilen, ohne die auf einer Hauptfläche
des Substrats bzw. Trägermaterials angeordneten Leiterstreifen (beam leads) zu zerstören, die dieser Hauptfläche
gegenüberliegende Oberfläche des Trägermaterials teilweise geätzt, einer sogenannten RUckseitenätzung
unterworfen, wodurch unerwünschte Anteile zwischen den Elementen entfernt und die Elemente voneinander getrennt
werden· Um das teilweise Ätzen durchzuführen, ist es
erforderlicht »uf der dieser Hauptfläche gegenüberliegenden
- 2 109*813/1157
Oberfläche durch die Photoresist-Methode eine Abdeckmaske
auszubilden, es ist jedoch außerordentlich schwierig, die Abdeckmaske in die exakte Lage zu bringen. Bei dem Ätzverfahren wird außerdem die Breite der seitlichen Ätzung groß
und es wird ein großer Material- und Zeitverlust hervorgerufen.
Da der Ätzwinkel zwischen der geätzten Seitenfläche und der Hauptoberfläche des Trägermaterials darüber hinaus
ein spitzer V/inkel wird, können die Seitenflächen des
Halbleitersubstrats brechen., Es besteht daher die Gefahr
einer schlechten Isolation zwischen den Strahlleitern„
Ziel der .Erfindung ist es, ein Verfahren zum Trennen eines
•.Halbleiterkörpers in Halbleiterchips zugänglich zu machen,
welches die erwähnten Nachteile nicht aufweist und sich eines polykristallinen Halbleiters bedient, der leichter
geätzt werden kann.
Ziel der jirfindung ist außerdem ein Leiterstreifen-Element
(beam lead element) mit einem außerordentlich dünnen Substrat, das daher außerordentlich leicht ist.
Erfindungsgegenstand ist ein Verfahren, bei dem auf einer Hauptfläche eines Substrats eine ringförmige oder gitterförmige
polykristalline Halbleiterschicht und eine von
dieser polykristallinen Schicht umgebene einkristalline Halbleiterschicht ausgebildet werden, eine die gesamte
obere Fläche bedeckende polykristalline llalbleiterschicht als das Ätzen hemmender Film erzeugt wird, danach das
Jubstrat entfernt wird, in der einkristallinen Halbleiterschicht Elemente ausgebildet und danach der polykristalline
Anteil selektiv entfernt wird, wobei HaIbleJLterchips,
die je ein Element umfassen, voneinander getrennt werden.
Die järfindung wird nachstehend unter Bezugnahme auf die
Zeichnungen erläutert, die eine Aueführungsform der Erfindung darstellen.
109813/1157 - 3 -
In Figuren 1 bis 7 wird der Aufbau eines Halbleiterelements in jeder dtufe des erfindungsgemäßen Herstellungsverfahrens
gezeigt. Figur 1 ist eine perspektivische Ansicht und figuren 2 bis 7 zeigen Längsschnitte dieses
Elements.
«tfie in Figur 1 dargestellt ist, wird auf der Oberfläche
eines einkristallinen Jilizium-Trägers bzw. -Substrats ein gitterförmiger oder ringförmiger Teil 2 ausgebildet,
der das Aufwachsen einer einkristallinen Schicht verhindert. Der zum Verhindern des AufWachsens der einkristallinen
Schicht dienende Teil 2 kann aus Siliziumteilchen,, Siliziumoxyd,, Siliziumnitrid oder Glas und dergleichen
bestehen und nach der bekannten. Methode in einem vorbestimmten Muster ausgebildet werden. In dem speziellen
Beispiel wird der Teil 2 gebildet, in-dem auf der Substratoberflache
ein Isolierfilm erzeugt wird, der im wesentlichen aus Siliziumoxyd besteht und der Film da«
nach mit Hilfe einer T>estissi*5- 2ö Maske und eines Atzmittels selektiv weggeätzt wird. Aa ist erforderlich
und wichtig, als Substrat ein geeignetes Material, wie eine einkristalline Silizium-Trägerschicht 1 zu verwenden, damit eine epitaxisch darauf gewachsene Schicht i
eine einkristalline Schicht wird.
Wie in Figur 2 gezeigt ist, wird eine Siliziumschicht, beispielsweise durch thermische Zersetzung von Monosilan
SiH4 auf der Oberfläche des einkristallinen Siliziumsubstrats
1 gezüchtet und auf diese Weise eine einkristalline Siliziumschicht 3 und eine polykristalline
Siliziumschicht 4 gleichzeitig auf dem direkt mit dem einkristallinen Jiliziumsubstrat 1 verbundenen Teil bzwe
dem zum Verhindern des Wachstums einer einkristallinen Schicht dienenden Anteil ausgebildet. In dieser Stufe,
in der Silizium epitaxisch gezüchtet wird, kann die einkristalline Siliziumschicht 3 als Schicht des N-Typs
109813/1157 _ 4
mit relativ hohem spezifischem Widerstand und einer Dicke von etwa 300 Mikron erzeugt werden, indem sie leicht
mit einer N-Verunreinigung, beispielsweise Antimon oder
Areenid dotiert wird.
In die so erhaltene einkristalline Siliziumschicht des
N-Typs 3 wird eine Verunreinigung des li-Typs, wie Antimon
oder Arsenid, bei hoher Konzentration der Verunreinigung in flacher Schicht eindiffundieren gelassen, wodurch eine
SGhicht 5 des N+-Typs mit niedrigem spezifischem Widerstand
ausgebildet wird, wie in Figur 3 dargestellt ist«, Um zu verhindern, daß die einkristalline Schicht in einer
folgenden Verfahrensstufe angeätzt wird, wird ein Teil 6
ausgebildet, der aus Siliziumoxyd, einem Metall mit hohem Schmelzpunkt oder einem keramischen Material besteht. In
dem dargestellten speziellen Beispiel wird als Teil 6 ein Isolierfilm verwendet, der im wesentlichen aus Siliziumoxyd besteht. Der Anteil des Siliziumdioxydfilms 6,
der mit der polykristallinen Siliziumschicht 4 in Berührung steht, wird, wie in der genannten Zeichnung dargestellt ist, vorzugsweise entfernt, er kann jedoch auch
auf der Oberfläche belassen werden. In die polykristalline Schicht 4 kann durch die Öffnung eine Verunreinigung des
P-Typs, wie Bor, durch Diffundieren eingebracht werden,
um einen isolierenden Bereich des P-Typs (in der Zeichnung nicht dargestellt), der sich bis zu dem Siliziumdioxyd·
Teil 2 erstreckt, auszubilden.
Dan&oh wird auf der Oberfläche, auf welcher der 2
ausgebildet wurde, eine als Träger für die epitaxisch gewachsene Schicht dienende Schicht, beispielsweise dur«h
Züchten einer Schicht aus Silizium, erzeugt, um die epitaxisch gezüchtete Schicht in einer nachfolgenden
Verfahrensstufe verschiedenen Behandlungen unterwerfen
zu können. Pur die Trägerschicht ist es charakteristisch, daß sie leicht entfernt werden kann und im wesentlichen
109813/1157 - 5 -
denselben Wärmeausdehnungskoeffizienten hat, wie die epitaxisch gezüchtete Jchicht. Gewtinschtenfalls kann sie
aus demselben Material wie die epltaxisch gewachsene Schicht, beispielsweise Silizium, bestehen. Da in dieser
otufe das Einkristallwachstum durch das Vorliegen des
Siliziumoxydfilms 6 verhindert wird, züchtet man über die gesamte Anordnung eine polykristalline Schicht 7» die
leicht durch Ätzen entfernt werden kann.
Danach wird das einkristalline Siliziumsubstrat 1 von
der gegenüberliegenden Oberfläche durch Abschleifen oder Ätzen entfernt und auf diese Weise die gegenüberliegende
Oberfläche der einkristallinen Schicht 3 des N-Typs und
die polykristalline Schicht 4 freigelegt, wie in Figur-5
gezeigt wirde In dieser Figur wurde die vorherige Unter=
seite der Anordnung nach oben genommene
Wie aus Figur 6 ersichtlich ist, werden in der mit Hilfe
der beschriebenen Stufe freigelegten einkristallinen
Schicht 3 Halbleiterzonen für Elemente ausgebildet, wie eine itesiszone 8 und eine Emitterzone 9, und dergleichen=
Dies erfolgt durch selektives Eindiffundieren unterschiedlicher, den Leitfähigkeitstyp bestimmender Verunreinigungen,
das nacheinander vorgenommen wird. Auf der Oberfläche wird ein Isolierfilm 10, der aus Siliziumoxyd oder Siliziumnitrid und dergleichen besteht, ausgebildet
und danach leitfähige Schichten aus Gold, Chrom, Molybdän, Wolfram und dergleichen nach bekannten Methoden
so aufgetragen, daß sie mit jeder Zone de3 Clements in
Berührung stehen und oich über einen Anteil des Isolierfilms
erstrecken. Auf diene Weiae werden die Leiterstreifen
(beam leads) 11 und 12 ausgebildet.
Wie aus Figur 7 ersichtlich ist, werden danach die polykristallinen Siliziumschichten 7 und 4 durch Ätzen
mit Hilfe eines Ätzmittels, beispielsweise eines Gemisches aus Fluorwasserstoffsäure, Essigsäure und
10 9813/1157 - 6 - '
Salpetersäure, entfernt. In dieser Stufe werden auch die
Seitenflächen der einkristallinen Siliziumachicht 3 geätzt; die Ätzgeschwindigkeit der polykristallinen Schicht
ist jedoch schneller, als die der einkristallinen Schicht,
so daß die Seitenflächen der einkristallinsn Jchicht sehr
wenig angeätzt werden und die einkristalline Siliziumschicht
3»win der die .Elementζonen ausgebildet wurden, in
Form von Inseln zurückbleiben. Auf diese Weise ist jedes Halbleiterelement, das Leiterstreif a&ufweist, vollständig
von anderen isoliert oder getrennt.
Wie durch diese Ausführungsform verdeutlicht wird, hat
das erfindungsgemäße Verfahren zahlraiche, nachstehend
genannte Vorteile gegenüber üblichen Abtrannmethoden, da
erfindunga&emäß die Halbleiterelemente un^er Ausnutzung
der Tatsache voneinander getrennt werden, ölaß eine poly=
kristalline Schicht leichter geätzt wird.
(1) Da zum Ätzen der Rückseite keine Maske benötigt vird,
ist eine komplizierte Verfahrensweise, iie das Anlegen der Maske in exakter Lage, nicht erforderlich,
(2) Da der Winkel der geätzten Oberfläche ge$en eine
Hauptfläche ein spitzer Winkel ist, kann die Breite des geätzten Anteils verringert werden UKd Material-
und Zeitersparnisse erzielt werden. Außerdem wird die mechanische Festigkeit an den Seitenflächen eine3
Halbleiterkörpers erhöht und auf diese Welse schlechte
Isolierung zwischen Strahlleitern, wie sie durch Rißbildung und dergleichen verursacht wird, vermieden.
(3) Da die Dicke eines Halbleiterelements geri:^ gehalten
werden kann, wird ^rflndungsgemäß ein leichter Element
erzielt. Auf diese Weise kann die Per tigke; t,-mit
der ein lilement durch Lei terstoif en (Irearn leaa)
auf einer gedruckten Schaltung gelagert *ird, erhöh1·.
werden.
(4) In der Verfahr ens stufe,, in der die epi taxisch gewachsene schicht 7 weggeätzt wird, wird das Ätzen der
Schicht durch den Siliziuinoxyd-Film unterbrochen,
wodurch die untere Fläche des Elements eben wird» „ 7 -
109813/1157
Claims (1)
- 204 3^32PatentanspruchVerfahren zur Herstellung eines Halbleiterelements, dadurchgekennzeichnet t daß man auf einer Hauptfläche eines Substrats (1) gleichzeitig eine gitterförmige, polykristalline Halbleiterschicht (2) und eine einkristalline Halbleiterschicht (3)» die von dieser polykristallinen Schicht umgeben 1st, ausbildetp eine weitere polykristalline Schicht (7) auf der gesamten oberen Fläche dieser einkristallinen Schicht (3) und dieser polykristallinen Schicht (2) erzeugt, die gegenüberliegende Hauptflache dieser einkristallinen Halbleiter, chicht (3) und der gitterförmigen polykristallinen Halbleiter .chicht (2) durch Entfernen des oubstrats (1) von der gegenüberliegenden Hauptfläche freilegt,' durch Erzeugen von leitenden Elementen in dieser einkristallinen Schicht (3) Halbleiterzonen ausbildet und die polykristalline Halbleiterschicht (7Ϊ durch Ätzen selektiv entfernt und auf diese Weise Halbleiterchips voneinander trennt, die jeweils mindestens ein leitendes Element enthalten.109813/1157
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6866569A JPS4914381B1 (de) | 1969-09-01 | 1969-09-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2043332A1 true DE2043332A1 (de) | 1971-03-25 |
Family
ID=13380217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702043332 Pending DE2043332A1 (de) | 1969-09-01 | 1970-09-01 | Verfahren zum Herstellen eines Halb leiterelements |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS4914381B1 (de) |
DE (1) | DE2043332A1 (de) |
FR (1) | FR2060339A1 (de) |
GB (1) | GB1275004A (de) |
NL (1) | NL7012844A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0006002A1 (de) * | 1978-05-31 | 1979-12-12 | The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and | Verfahren zur Herstellung eines Feldeffekt-Transistors |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3962052A (en) * | 1975-04-14 | 1976-06-08 | International Business Machines Corporation | Process for forming apertures in silicon bodies |
-
1969
- 1969-09-01 JP JP6866569A patent/JPS4914381B1/ja active Pending
-
1970
- 1970-08-28 GB GB41584/70A patent/GB1275004A/en not_active Expired
- 1970-08-31 FR FR7031631A patent/FR2060339A1/fr not_active Withdrawn
- 1970-08-31 NL NL7012844A patent/NL7012844A/xx unknown
- 1970-09-01 DE DE19702043332 patent/DE2043332A1/de active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0006002A1 (de) * | 1978-05-31 | 1979-12-12 | The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and | Verfahren zur Herstellung eines Feldeffekt-Transistors |
Also Published As
Publication number | Publication date |
---|---|
NL7012844A (de) | 1971-03-03 |
GB1275004A (en) | 1972-05-24 |
JPS4914381B1 (de) | 1974-04-06 |
FR2060339A1 (fr) | 1971-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2109874C3 (de) | Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen | |
DE2229457B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE1439935A1 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE2928923C2 (de) | ||
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE1564191B2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen | |
DE2031333C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2812658B2 (de) | Verfahren zum selektiven Diffundieren von Aluminium in ein Einkristall-Siliciumhalbleitersubstrat | |
DE3034894C2 (de) | ||
EP0020998A1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
DE2265257C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE1965406C3 (de) | Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung | |
DE2450162B2 (de) | Doppelheterostruktur-Laserdiode und Verfahren zur Herstellung derselben | |
DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
DE2517252A1 (de) | Halbleiterelement | |
DE2100292A1 (de) | Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben | |
DE2043332A1 (de) | Verfahren zum Herstellen eines Halb leiterelements | |
DE2540901C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements hoher Leistung | |
DE2753533A1 (de) | Verfahren zum selektiven eindiffundieren von aluminium | |
DE2840975A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung | |
DE2658304A1 (de) | Halbleitervorrichtung | |
DE2317087C3 (de) | Verfahren zur Herstellung von Halbleiteranordnungen, bei dem in Silizium versenkte Siliziumoxidgebiete durch maskierende Oxydation gebildet werden | |
DE2732582A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE2657822C2 (de) |