DE202014011171U1 - Halbvertikaler Halblateraler Graben-Gate-Graben-Feldplatten-Mosfet - Google Patents

Halbvertikaler Halblateraler Graben-Gate-Graben-Feldplatten-Mosfet Download PDF

Info

Publication number
DE202014011171U1
DE202014011171U1 DE202014011171.5U DE202014011171U DE202014011171U1 DE 202014011171 U1 DE202014011171 U1 DE 202014011171U1 DE 202014011171 U DE202014011171 U DE 202014011171U DE 202014011171 U1 DE202014011171 U1 DE 202014011171U1
Authority
DE
Germany
Prior art keywords
trench
sidewall
gate
closed loop
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202014011171.5U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE202014011171U1 publication Critical patent/DE202014011171U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)

Abstract

Vertikaler MOS-Transistor, umfassend:ein Halbleitersubstrat;einen Gategraben, der an einer Oberfläche des Substrats ausgebildet ist und eine Seitenwand und einen Bodenabschnitt besitzt, wobei eine Gatedielektrikumsschicht an der Seitenwand und dem Bodenabschnitt des Gategrabens ausgebildet ist und ein Gate an der Gatedielektrikumsschicht ausgebildet ist;ein Sourcegebiet von einem ersten Leitfähigkeitstyp, an der Oberfläche des Substrats und bei der Seitenwand des Gategrabens ausgebildet;ein Körpergebiet eines zweiten Leitfähigkeitstyps, in dem Substrat und unter dem Sourcegebiet und bei der Seitenwand des Gategrabens ausgebildet; undein Driftgebiet vom ersten Leitfähigkeitstyp, in dem Substrat und unter dem Körpergebiet ausgebildet,dadurch gekennzeichnet, dass er weiter umfassteinen ersten Graben mit geschlossener Schleife, an der Oberfläche des Substrats ausgebildet, wobei der erste Graben mit geschlossener Schleife eine Seitenwand und einen Bodenabschnitt besitzt und einen ersten dielektrischen Liner besitzt, der an der Seitenwand und dem Bodenabschnitt des ersten Grabens mit geschlossener Schleife ausgebildet ist, und ein erstes leitfähiges Material, das an dem ersten dielektrischen Liner ausgebildet und elektrisch mit dem Sourcegebiet verbunden ist; undeinen zweiten Graben mit geschlossener Schleife, an der Oberfläche des Substrats ausgebildet, wobei der zweite Graben mit geschlossener Schleife eine Seitenwand und einen Bodenabschnitt besitzt und einen zweiten dielektrischen Liner besitzt, der an der Seitenwand und dem Bodenabschnitt des zweiten Grabens mit geschlossener Schleife ausgebildet ist, und ein zweites leitfähiges Material, das an dem zweiten dielektrischen Liner ausgebildet und elektrisch mit dem Sourcegebiet verbunden ist, wobeisich der Gategraben zwischen dem ersten und dem zweiten Graben mit geschlossener Schleife befindet und sich ein erster Abschnitt des Sourcegebiets ganz zwischen der Seitenwand des Gategrabens und der Seitenwand des ersten Grabens mit geschlossener Schleife erstreckt und sich ein zweiter Abschnitt des Sourcegebiets ganz zwischen der Seitenwand des Gategrabens und der Seitenwand des zweiten Grabens mit geschlossener Schleife erstreckt.

Description

  • Dies betrifft im Allgemeinen Halbleiterbauelemente und insbesondere Drain-Extended-Transistoren in Halbleiterbauelementen.
  • ALLGEMEINER STAND DER TECHNIK
  • Ein Extended-Drain-Metalloxidhalbleiter(MOS)-Transistor kann durch den Widerstand des Transistors im Ein-Zustand, die laterale Fläche, die der Transistor an der oberen Oberfläche des den Transistor enthaltenen Substrats einnimmt, und das Durchschlagpotential zwischen den Drainknoten und dem Sourceknoten des Transistors, das das maximale Arbeitspotential des Transistors begrenzt, gekennzeichnet sein. Es kann wünschenswert sein, die Fläche des Transistors für gegebene Werte des Ein-Zustands-Widerstands und des Durchschlagpotentials zu reduzieren. Eine Technik zum Reduzieren der Fläche besteht im Konfigurieren des Driftgebiets in dem Extended-Drain in einer vertikalen Orientierung, so dass ein Drainstrom im Driftgebiet senkrecht zur oberen Oberfläche des Substrats fließt. Das Integrieren eines vertikal orientierten Driftgebiets in einem Halbleiterbauelement unter Verwendung planarer Bearbeitung bei gleichzeitiger Begrenzung der Fabrikationskosten und - komplexität auf gewünschte Niveaus kann problematisch sein.
  • KURZE DARSTELLUNG
  • In beschriebenen Beispielen kann ein Halbleiterbauelement mit einem vertikalen Drain-Extended-MOS-Transistor ausgebildet werden durch Ausbilden tiefer Grabenstrukturen zum Definieren eines vertikalen Driftgebiets des Transistors und zum Definieren mindestens eines vertikalen Drainkontaktgebiets bei dem Driftgebiet, durch mindestens einen Fall der tiefen Grabenstrukturen von dem vertikalen Driftgebiet getrennt. Dotierstoffe werden in die vertikalen Drainkontaktgebiete implantiert, und das Halbleiterbauelement wird ausgeheilt, so dass die implantierten Dotierstoffe bei einem Boden der tiefen Grabenstrukturen diffundieren. Die vertikalen Drainkontaktgebiete stellen einen elektrischen Kontakt zu dem proximalen vertikalen Driftgebiet am Boden der dazwischenliegenden tiefen Grabenstruktur her. Mindestens ein Gate, ein Körpergebiet und ein Sourcegebiet sind über dem Driftgebiet an oder bei einer oberen Oberfläche eines Substrats des Halbleiterbauelements ausgebildet. Die tiefen Grabenstrukturen sind beabstandet, um RESURF-Gebiete für das Driftgebiet auszubilden.
  • Figurenliste
    • 1 ist eine Querschnittsansicht eines Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor.
    • 2 ist eine Querschnittsansicht eines anderen Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor.
    • 3 ist eine Querschnittsansicht eines weiteren Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor.
    • 4 ist eine Querschnittsansicht eines anderen Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor.
    • 5 ist eine Querschnittsansicht eines weiteren Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor.
    • 6A bis 6E sind Querschnittsansichten eines Halbleiterbauelements in aufeinanderfolgenden Fabrikationsstadien.
    • 7 und 8 sind Draufsichten auf Halbleiterbauelemente mit vertikalen Drain-Extended-MOS-Transistoren.
  • AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • Die folgenden, gleichzeitig anhängigen Patentanmeldungen werden hiermit durch Bezugnahme aufgenommen: Anmeldungsnummer US 14/044,915 ; und Anmeldungsnummer US 14/044,926 .
  • Bei mindestens einem Beispiel kann ein Halbleiterbauelement eine integrierte Schaltung sein, die den vertikalen Drain-Extended-MOS-Transistor und mindestens einen anderen Transistor enthält. Das Halbleiterbauelement kann in einem weiteren Beispiel ein diskretes Bauelement sein, bei dem der vertikale Drain-Extended-MOS-Transistor der einzige Transistor ist.
  • Für die Zwecke dieser Beschreibung ist der Ausdruck „spezifischer Widerstand“ bezüglich eines Transistors ein Produkt aus einer Fläche, die der Transistor an einer oberen Oberfläche eines Substrats einnimmt, in dem der Transistor ausgebildet ist, mal einen Widerstand des Transistors, wenn der Transistor ganz eingeschaltet ist.
  • Für die Zwecke dieser Beschreibung bezieht sich der Ausdruck „RESURF“ auf ein Material, das ein elektrisches Feld in einem benachbarten Halbleitergebiet reduziert. Beispielsweise kann ein RESURF-Gebiet ein Halbleitergebiet mit einem dem benachbarten Halbleitergebiet entgegengesetzten Leitfähigkeitstyp sein. RESURF-Strukturen werden in Appels, et al., „Thin Layer High Voltage Devices" Philips J, Res. 35 1-13, 1980, beschrieben.
  • Die in dieser Offenbarung beschriebenen Beispiele beschreiben n-Kanal-Bauelemente. Entsprechende p-Kanal-Bauelemente können durch entsprechende Änderungen bei Dotierungspolaritäten ausgebildet werden. 1 ist eine Querschnittsansicht durch ein Halbleiterbauelement mit einem vertikalen Drain-Extended-MOS-Transistor. Das Halbleiterbauelement 100 ist in und auf einem p-Typ-Halbleitersubstrat 102 ausgebildet. Tiefe Grabenstrukturen 104 sind in dem Substrat 102 angeordnet, um mindestens ein vertikales n-Typ-Drainkontaktgebiet 106 und mindestens ein vertikal orientiertes n-Typ-Driftgebiet 108 des vertikalen Drain-Extended-MOS-Transistors 110 zu definieren. Das vertikale Drainkontaktgebiet 106 wird auf mindestens zwei gegenüberliegenden Seiten durch die tiefen Grabenstrukturen 104 begrenzt. Das vertikale Drainkontaktgebiet 106 ist in diesem Beispiel vom n-Typ und erstreckt sich unter Böden 112 der tiefen Grabenstrukturen 104. Das vertikale Drainkontaktgebiet 106 kann sich lateral unter den Böden 112 der tiefen Grabenstrukturen 104 erstrecken, um das vertikal orientierte Driftgebiet 108 von einem p-Typ-Bodengebiet des Substrats 102 zu trennen, wie in 1 gezeigt. Bei anderen Beispielen kann das vertikale Drainkontaktgebiet 106 eine begrenztere laterale Erstreckung besitzen. Die vertikal orientierten Driftgebiete 108 sind vom n-Typ und stellen einen elektrischen Kontakt zu dem vertikalen Drainkontaktgebiet 106 bei den Böden der tiefen Grabenstrukturen 104 her. In diesem Beispiel wird eine elektrische Verbindung zu dem vertikalen Drainkontaktgebiet 106 an einer oberen Oberfläche des Substrats 102 hergestellt.
  • Mindestens ein Gate 114 und eine entsprechende Gatedielektrikumsschicht 116 sind über den vertikal orientierten Driftgebieten 108 angeordnet. In diesem Beispiel sind die Gates 114 in Gräben in dem Substrat 102 angeordnet und erstrecken sich zwischen zwei benachbarten Fällen der tiefen Grabenstrukturen 104. Mindestens ein p-Typ-Körpergebiet 118 ist in dem Substrat 102 bei den Gates 114 und den vertikal orientierten Driftgebieten 108 angeordnet. Mindestens ein n-Typ-Sourcegebiet 120 ist in dem Substrat bei den Gates 114 angeordnet. Ein oder mehrere optionale p-Typ-Körperkontaktgebiete 122 können in dem Substrat 102 an die Körpergebiete 118 anstoßend angeordnet sein. In diesem Beispiel werden elektrische Verbindungen zu den Sourcegebieten 120 und den Körperkontaktgebieten 122 an einer oberen Oberfläche des Substrats 102 hergestellt. Andere Konfigurationen von Gates können in dem vertikalen Drain-Extended-MOS-Transistor 110 mit der Konfiguration von tiefen Grabenstrukturen 104, dem vertikalen Drainkontaktgebiet 106 und dem vertikal orientierten Driftgebiet 108, in 1 gezeigt, verwendet werden.
  • Die tiefen Grabenstrukturen 104 können 1 bis 5 Mikrometer tief und 0,5 bis 1,5 Mikrometer breit sein. Beispielsweise können tiefe Grabenstrukturen 104, die 2,5 Mikrometer tief sind, einen 30-Volt-Betrieb für den vertikalen Drain-Extended-MOS-Transistor 110 bereitstellen. Die tiefen Grabenstrukturen 104, die 4 Mikrometer tief sind, können einen 50-Volt-Betrieb für den vertikalen Drain-Extended-MOS-Transistor 110 bereitstellen. Die tiefen Grabenstrukturen 104 besitzen dielektrische Liner 124 und können optional elektrisch leitfähige zentrale Elemente 126 besitzen. Fälle der an die vertikal orientierten Driftgebiete 108 anstoßenden tiefen Grabenstrukturen 104 können 0,5 bis 2 Mikrometer voneinander beabstandet sein, um RESURF-Gebiete für die vertikal orientierten Driftgebiete 108 bereitzustellen. Fälle der an das vertikale Drainkontaktgebiet 106 anstoßenden tiefen Grabenstrukturen 104 können 0,5 bis 2,5 Mikrometer voneinander beabstandet sein. Während des Betriebs des vertikalen Drain-Extended-MOS-Transistors 110 können die elektrisch leitfähigen zentralen Elemente 126, falls welche vorliegen, elektrisch vorgespannt sein, um ein elektrisches Spitzenfeld in den vertikal orientierten Driftgebieten 108 zu reduzieren. Beispielsweise können die elektrisch leitfähigen zentralen Elemente 126 an Sourcegebiete 120, an die Gates 114 oder an eine Vorspannungsquelle mit einem Sollpotential angeschlossen sein.
  • Fälle der vertikal orientierten Driftgebiete 108 sind bei dem vertikalen Drainkontaktgebiet 106 angeordnet. Beispielsweise können sich Fälle der vertikal orientierten Driftgebiete 108 mit dem vertikalen Drainkontaktgebiet 106 abwechseln, wie in 1 gezeigt. Die tiefen Grabenstrukturen 104 können die vertikal orientierten Driftgebiete 108 umgeben, wie in 1 gezeigt. Das vertikale Drainkontaktgebiet 106 kann zusammenhängend sein, wie in 1 gezeigt. Alternative Konfigurationen der tiefen Grabenstrukturen 104 werden unten erörtert. Das Ausbilden des vertikalen Drain-Extended-MOS-Transistors 110, so dass die tiefen Grabenstrukturen 104 RESURF-Gebiete für die vertikal orientierten Driftgebiete 108 bereitstellen, kann einen gewünschten Ausgleich zwischen Arbeitsspannung und spezifischem Widerstand für den vertikalen Drain-Extended-MOS-Transistor 110 bereitstellen. Das Ausbilden des vertikalen Drainkontaktgebiets 106, um die vertikal orientierten Driftgebiete 108 von dem Bodengebiet des Substrats 102 zu isolieren, kann wünschenswerterweise einen Widerstand des vertikalen Drain-Extended-MOS-Transistors 110 reduzieren.
  • 2 ist eine Querschnittsansicht eines weiteren Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor. Das Halbleiterbauelement 200 ist in und auf einem p-Typ-Halbleitersubstrat 202 ausgebildet. Tiefe Grabenstrukturen 204, wie unter Bezugnahme auf 1 beschrieben, sind in dem Substrat 202 angeordnet, um mindestens ein vertikales n-Typ-Drainkontaktgebiet 206 und mindestens ein vertikal orientiertes n-Typ-Driftgebiet 208 des vertikalen Drain-Extended-MOS-Transistors 210 zu definieren. Das vertikale Drainkontaktgebiet 206 wird auf mindestens zwei gegenüberliegenden Seiten durch die tiefen Grabenstrukturen 204 begrenzt. Das vertikale Drainkontaktgebiet 206 ist in diesem Beispiel vom n-Typ und erstreckt sich unter Böden 212 der tiefen Grabenstrukturen 204. Das vertikale Drainkontaktgebiet 206 kann sich lateral an den Böden 212 der tiefen Grabenstrukturen 204 vorbei erstrecken, aber nicht genügend, um das vertikal orientierte Driftgebiet 208 von einem Bodengebiet des Substrats 202 zu isolieren, wie in 2 gezeigt. Bei anderen Beispielen kann das vertikale Drainkontaktgebiet 206 eine begrenztere vertikale und/oder laterale Erstreckung besitzen. Die vertikal orientierten Driftgebiete 208 sind vom n-Typ und stellen eine elektrische Verbindung zu dem vertikalen Drainkontaktgebiet 206 bei den Böden der tiefen Grabenstrukturen 204 her. In diesem Beispiel wird eine elektrische Verbindung zu dem vertikalen Drainkontaktgebiet 206 an einer oberen Oberfläche des Substrats 202 hergestellt.
  • Mindestens ein Gate 214 und eine entsprechende Gatedielektrikumsschicht 216 sind über den vertikal orientierten Driftgebieten 208 angeordnet. In diesem Beispiel sind die Gates 214 in Gräben in dem Substrat 202 angeordnet und stoßen nicht an benachbarte Fälle der tiefen Grabenstrukturen 204 an. Mindestens ein p-Typ-Körpergebiet 218 ist in dem Substrat 202 und bei den Gates 214 und den vertikal orientierten Driftgebieten 208 angeordnet. Mindestens ein n-Typ-Sourcegebiet 220 ist in dem Substrat bei den Gates 214 angeordnet. Ein oder mehrere optionale p-Typ-Körperkontaktgebiete 222 können in dem Substrat 202 an die Körpergebiete 218 anstoßend angeordnet sein. In diesem Fall werden elektrische Verbindungen zu den Sourcegebieten 220 und den Körperkontaktgebieten 222 an einer oberen Oberfläche des Substrats 202 hergestellt. Andere Konfigurationen von Gates können in dem vertikalen Drain-Extended-MOS-Transistor 210 mit der Konfiguration der tiefen Grabenstrukturen 204, des vertikalen Drainkontaktgebiets 206 und des vertikal orientierten Driftgebiets 208, in 2 gezeigt, verwendet werden.
  • Fälle der vertikal orientierten Driftgebiete 208 sind bei dem vertikalen Drainkontaktgebiet 206 angeordnet. Beispielsweise können Fälle der vertikal orientierten Driftgebiete 208 mit dem vertikalen Drainkontaktgebiet 206 abwechseln, wie in 2 gezeigt. Die tiefen Grabenstrukturen 204 können die vertikal orientierten Driftgebiete 108 umgeben, wie in 2 gezeigt. Das vertikale Drainkontaktgebiet 106 kann benachbart sein, wie in 2 gezeigt. Das Ausbilden des vertikalen Drain-Extended-MOS-Transistors 210, so dass die tiefen Grabenstrukturen 204 RESURF-Gebiete für die vertikal orientierten Driftgebiete 208 bereitstellen, können einen gewünschten Ausgleich zwischen Arbeitsspannung und spezifischem Widerstand für den vertikalen Drain-Extended-MOS-Transistor 210 bereitstellen. Das Ausbilden des vertikalen Drainkontaktgebiets 206, so dass es sich lateral an den Böden 212 der tiefen Grabenstrukturen 204 vorbei erstreckt, aber nicht genug, um das vertikal orientierte Driftgebiet 208 von einem Bodengebiet des Substrats 202 zu isolieren, kann eine Verarmung des vertikal orientierten Driftgebiets 208 entlang einer größeren vertikalen Distanz gestatten und kann wünschenswerterweise einen Betrieb bei einer höheren Spannung gestatten.
  • 3 ist eine Querschnittsansicht eines weiteren Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor. Das Halbleiterbauelement 300 ist in und auf einem p-Typ-Halbleitersubstrat 302 ausgebildet. Tiefe Grabenstrukturen 304, wie unter Bezugnahme auf 1 beschrieben, sind in dem Substrat 302 angeordnet, um mindestens ein vertikales n-Typ-Drainkontaktgebiet 306 und mindestens ein vertikal orientiertes n-Typ-Driftgebiet 308 des vertikalen Drain-Extended-MOS-Transistors 310 zu definieren. Das vertikale Drainkontaktgebiet 306 wird auf mindestens zwei gegenüberliegenden Seiten durch die tiefen Grabenstrukturen 304 begrenzt. Das vertikale Drainkontaktgebiet 306 ist vom n-Typ und kann sich unter Böden 312 der tiefen Grabenstrukturen 304 erstrecken, wie in 3 gezeigt. In diesem Beispiel ist das vertikal orientierte Driftgebiet 308 lateral von dem vertikalen Drainkontaktgebiet 306 um mindestens zwei Fälle der tiefen Grabenstrukturen 304 versetzt, wodurch eine horizontale Driftkomponente einem Extended-Drain des vertikalen Drain-Extended-MOS-Transistors 310 bereitgestellt wird. In diesem Beispiel wird eine elektrische Verbindung zu dem vertikalen Drainkontaktgebiet 306 an einer oberen Oberfläche des Substrats 302 hergestellt.
  • Mindestens ein Gate 314 und eine entsprechende Gatedielektrikumsschicht 316 sind über den vertikal orientierten Driftgebieten 308 angeordnet. In diesem Beispiel sind die Gates 314 über dem Substrat 302 über einem p-Typ-Körpergebiet 318 und n-Typ-Sourcegebiet 320 angeordnet. Ein oder mehrere optionale p-Typ-Körperkontaktgebiete 322 können in dem Substrat 302 an die Körpergebiete 318 anstoßend angeordnet sein. In diesem Fall werden elektrische Verbindungen zu den Sourcegebieten 320 und den Körperkontaktgebieten 322 an einer oberen Oberfläche des Substrats 302 hergestellt. Andere Konfigurationen von Gates können in dem vertikalen Drain-Extended-MOS-Transistor 310 mit der Konfiguration der tiefen Grabenstrukturen 304, des vertikalen Drainkontaktgebiets 306 und des lateral versetzten vertikal orientierten Driftgebiets 308, in 3 gezeigt, verwendet werden. Das Ausbilden des vertikal orientierten Driftgebiets 308, so dass es lateral von dem vertikalen Drainkontaktgebiet 306 versetzt ist, kann eine laterale Verarmung des vertikal orientierten Driftgebiets 308 gestatten und kann vorteilhafterweise eine Arbeitsspannung des vertikalen Drain-Extended-MOS-Transistors 310 erhöhen, ohne dass tiefere Fälle der tiefen Grabenstrukturen 304 erforderlich sind.
  • 4 ist eine Querschnittansicht eines anderen Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor. Das Halbleiterbauelement 400 ist in und auf einem p-Typ-Halbleitersubstrat 402 angeordnet. Tiefe Grabenstrukturen 404 sind in dem Substrat 402 angeordnet, wie unter Bezugnahme auf 1 beschrieben, um mindestens ein vertikales Drainkontaktgebiet 406 und mindestens ein vertikal orientiertes Driftgebiet 408 des vertikalen Drain-Extended-MOS-Transistors 410 zu definieren. Das vertikale Drainkontaktgebiet 406 ist auf mindestens zwei gegenüberliegenden Seiten durch die tiefen Grabenstrukturen 404 begrenzt. Das vertikale Drainkontaktgebiet 406 ist vom n-Typ und erstreckt sich in diesem Beispiel bei, aber nicht unter, Böden 412 der tiefen Grabenstrukturen 404. Die vertikal orientierten Driftgebiete 408 sind vom n-Typ und stellen eine elektrische Verbindung zu dem vertikalen Drainkontaktgebiet 406 bei den Böden 412 der tiefen Grabenstrukturen 404 her.
  • Mindestens ein Gate 414 und eine entsprechende Gatedielektrikumsschicht 416 sind über den vertikal orientierten Driftgebieten 408 angeordnet. In diesem Beispiel sind die Gates 414 über dem Substrat 402 über einem p-Typ Körpergebiet 418 und n-Typ-Sourcegebiet 420 angeordnet. Ein oder mehrere optionale p-Typ-Körperkontaktgebiete 422 können in dem Substrat 402 an die Körpergebiete 418 anstoßend angeordnet sein. In diesem Fall sind Abschnitte der vertikal orientierten Driftgebiete 408 direkt unter den Gates 414 durch dielektrisches Material 434 wie etwa ein Feldoxid 434 lateral von nächsten Fällen der tiefen Gabenstrukturen 404 getrennt. Eine derartige Konfiguration kann dem Drain-Extended-MOS-Transistor 410 eine horizontale Driftkomponente zu dem vertikalen Drain-Extended-MOS-Transistor 410 hinzufügen und kann vorteilhafterweise eine Arbeitsspannung des vertikalen Drain-Extended-MOS-Transistors 410 erhöhen. Der Abschnitt der vertikal orientierten Driftgebiete 408 direkt unter den Gates 414 kann ebenfalls möglicherweise lateral von den nächsten Fällen des vertikalen Drainkontaktgebiets 406 um mindestens zwei Fälle der tiefen Grabenstrukturen 404 getrennt sein, wie in 3 gezeigt. Andere Konfigurationen von Gates können in dem vertikalen Drain-Extended-MOS-Transistor 410 mit der Konfiguration der tiefen Grabenstrukturen 404, des vertikalen Drainkontaktgebiets 406 und des vertikal orientierten Driftgebiets 408, in 4 gezeigt, verwendet werden. Das Ausbilden des vertikal orientierten Driftgbiets 408, so dass es lateral von dem vertikalen Drainkontaktgebiet 406 versetzt ist, kann eine laterale Verarmung des vertikal orientierten Driftgbiets 408 gestatten und kann vorteilhafterweise eine Arbeitsspannung des vertikalen Drain-Extebded-MOS-Transistors 410 erhöhen, ohne dass tiefere Fälle oder zusätzliche Fälle der tiefen Grabenstrukturen 404 erforderlich sind.
  • 5 ist eine Querschnittsansicht eines weiteren Halbleiterbauelements mit einem vertikalen Drain-Extended-MOS-Transistor. Das Halbleiterbauelement 500 ist in und auf einem p-Typ-Halbleitersubstrat 502 ausgebildet, wie unter Bezugnahme auf 1 beschrieben. Tiefe Grabenstrukturen 504 sind in dem Substrat 502 angeordnet, wie unter Bezugnahme auf 1 beschrieben, um vertikale Abschnitte mindestens eines vertikalen Drainkontaktgebiets 506 und mindestens eines vertikal orientierten Driftgebiets 508 des vertikalen Drain-Extended-MOS-Transistors 510 zu definieren. Das vertikale Drainkontaktgebiet 506 wird auf mindestens zwei gegenüberliegenden Seiten durch die tiefen Grabenstrukturen 504 begrenzt. Die vertikalen Drainkontaktgebiete 506 sind vom n-Typ und erstrecken sich in diesem Beispiel bei, und möglicherweise unter, Böden 512 der tiefen Grabenstrukturen 504. In diesem Beispiel erstreckt sich das vertikal orientierte Driftgebiet 508 unter den Böden 512 der tiefen Grabenstrukturen 504 und erstreckt sich lateral, um ein kontinuierliches n-Typ-Gebiet auszubilden. Das vertikal orientierte Driftgebiet 508 ist vom n-Typ und stellt eine elektrische Verbindung zu den vertikalen Drainkontaktgebieten 506 her. Eine derartige Konfiguration kann vorteilhafterweise einen Ein-Zustand-Widerstand des vertikalen Drain-Extended-MOS-Transistors 510 reduzieren.
  • Mindestens ein Gate 514 und eine entsprechende Gatedielektrikumsschicht 516 sind über den vertikal orientierten Driftgebieten 508 angeordnet. In diesem Beispiel sind die Gates 514 in den dielektrischen Linern 524 der tiefen Grabenstrukturen 504 bei einem p-Typ Körpergebiet 518 und n-Typ-Sourcegebiet 520 angeordnet. Ein oder mehrere optionale p-Typ-Körperkontaktgebiete 522 können in dem Substrat 502 an die Körpergebiete 518 anstoßend angeordnet sein. Andere Konfigurationen von Gates können in dem vertikalen Drain-Extended-MOS-Transistor 510 mit der Konfiguration von tiefen Grabenstrukturen 504, dem vertikalen Drainkontaktgebiet 506 und dem vertikal orientierten Driftgebiet 508 verwendet werden, in 5 gezeigt.
  • 6A bis 6E sind Querschnittsansichten eines Halbleiterbauelements in aufeinanderfolgenden Fabrikationsstadien. Unter Bezugnahme auf 6A ist das Halbleiterbauelement 600 in und auf einem p-Typ Halbleitersubstrat 602 wie etwa einem einkristallinen Siliziumwafer ausgebildet. Ein Driftgebiet-Ionenimplantierungsprozess wird durchgeführt, der n-Typ-Dotierstoffe wie etwa Phosphor in das Substrat 602 in einem für vertikal orientierte Driftgebiete definierten Bereich implantiert, um ein Drift-implantiertes Gebiet 630 auszubilden. Beispielsweise kann eine Dosis des Driftgebiet-Ionenimplantierungsprozesses 1 × 1012 cm-2 bis 1 × 1013 cm-2 betragen. Bei mindestens einer Version dieser Ausführungsform kann sich das Drift-implantierte Gebiet 630 über für ein vertikales Drainkontaktgebiet definierte Bereiche erstrecken, wie in 6A gezeigt. Bei einer alternativen Version kann das Drift-implantierte Gebiet 630 auf einen für die vertikal orientierten Driftgebiete definierten Bereich des Substrats beschränkt sein.
  • Unter Bezugnahme auf 6B werden tiefe Isolationsgräben 628 in dem Substrat 602 etwa durch einen Prozess ausgebildet, beginnend mit dem Ausbilden einer Schicht aus Hartmaskenmaterial über einer oberen Oberfläche des Substrats 602. Eine Hartmaske kann durch Ausbilden einer Ätzmaske durch einen fotolithografischen ausgebildet werden, gefolgt von dem Entfernen des Hartmaskenmaterials über für die tiefen Isolationsgräben 628 definierten Gebieten unter Verwendung eines reaktiven Ionenätzprozesses (RIE - Reactive Ion Etch). Nach dem Strukturieren der Hartmaske wird Material von dem Substrat 602 in den tiefen Isolationsgräben 628 unter Verwendung eines anisotropen Ätzprozesses wie etwa eines tiefen Bosch-RIE-Prozesses oder eines kontinuierlichen tiefen RIE-Prozesses entfernt.
  • Unter Bezugnahme auf 6C werden dielektrische Liner 624 in den tiefen Isolationsgräben 628 ausgebildet, so dass die dielektrischen Liner 624 an das Substrat 602 anstoßen. Die dielektrischen Liner 624 können beispielsweise thermisch aufgewachsenes Siliziumdioxid beinhalten. Die dielektrischen Liner 624 können auch eine oder mehrere Schichten aus dielektrischem Material wie etwa Siliziumdioxid, Siliziumnitrid und/oder Siliziumoxynitrid, durch einen chemischen Dampfabscheidungsprozess (CVD) ausgebildet, beinhalten.
  • Optionale, elektrisch leitfähige zentrale Elemente 626 können auf den dielektrischen Linern 624 ausgebildet sein. Beispielsweise können die elektrisch leitfähigen zentralen Elemente 626 polykristallines Silizium, üblicherweise als Polysilizium bezeichnet, enthalten, durch thermisches Zersetzen von SiH4-Gas innerhalb eines Niederdruckreaktors bei einer Temperatur von 580°C bis 650°C ausgebildet. Das Polysilizium kann während der Ausbildung dotiert werden, um eine gewünschte elektrische Leitfähigkeit bereitzustellen. Die mit den dielektrischen Linern 624 und den elektrisch leitfähigen zentralen Elementen 626, falls welche vorliegen, gefüllten tiefen Isolationsgräben 628 bilden tiefe Grabenstrukturen 604 aus. Unerwünschtes dielektrisches Material über der oberen Oberfläche des Substrats 602 von der Ausbildung der dielektrischen Liner 624 und unerwünschtes leitfähiges Material über der oberen Oberfläche des Substrats 602 von der Ausbildung der elektrisch leitfähigen zentralen Elemente 626 kann etwa unter Verwendung einer Rückätz- und/oder eines chemisch-mechanischen Polierprozesses (CMP) entfernt werden.
  • Unter Bezugnahme auf 6D wird ein Drainkontakt-Ionenimplantierungsprozess durchgeführt, der n-Typ-Dotierstoffe wie etwa Phosphor in das Substrat 602 in einem für das vertikale Drainkontaktgebiet definierten Bereich implantiert, um ein Drainkontakt-implantiertes Gebiet 632 auszubilden. Eine Dosis des Driftgebiet-Ionenimplantierungsprozesses ist mindestens zehnmal höher als die Driftgebiet-Ionenimplantierungsdosis und kann beispielsweise 1 × 1016 cm-2 bis 3 × 1016 cm-2 betragen. Der Drainkontakt-Ionenimplantierungsprozess kann Dotierstoffe an Polysiliziumversionen der elektrisch leitfähigen zentralen Elemente 626 liefern, um eine gewünschte elektrische Leitfähigkeit zu erhalten.
  • Unter Bezugnahme auf 6E wird eine thermische Eintreiboperation durchgeführt, die das Substrat 602 erhitzt, um die implantierten Dotierstoffe in den Drift-implantierten Gebieten 630 und dem Drainkontakt-implantierten Gebiet 632 zu aktivieren und zu diffundieren und dadurch die vertikal orientierten Driftgebiete 608 bzw. das vertikale Drainkontaktgebiet 606 auszubilden. Bedingungen der thermischen Eintreiboperation hängen von einer Tiefe der tiefen Grabenstruktur 604 und einer gewünschten lateralen Erstreckung des vertikalen Drainkontaktgebiets 606 an den Böden der tiefen Grabenstrukturen 604 ab. Beispielsweise kann ein vertikaler Drain-Extended-MOS-Transistor mit tiefen Grabenstrukturen 604, die 2,5 Mikrometer tief sind, eine thermische Eintreiboperation besitzen, die das Substrat 602 3,5 bis 4 Stunden lang bei 1100°C erhitzt, oder äquivalenten Ausheilbedingungen wie etwa 2 Stunden lang bei 1125°C oder 12 Stunden lang bei 1050°C.
  • 7 und 8 sind Draufsichten von Halbleiterbauelementen mit vertikalen Drain-Extended-MOS-Transistoren. In 7 und 8 gezeigte Gates sind in Gräben angeordnet, wie unter Bezugnahme auf 2 erörtert, doch können andere Konfigurationen von Gates in diesen Beispielen verwendet werden. Unter Bezugnahme auf 7 wird das Halbleiterbauelement 700 in und auf einem Halbleitersubstrat 702 ausgebildet, wie unter Bezugnahme auf 6A beschrieben. Tiefe Grabenstrukturen 704 mit geschlossenen Schleifenkonfigurationen sind in dem Substrat 702 angeordnet. Fälle von tiefen Grabenstrukturen 704 umgeben die vertikalen Drainkontaktgebiete 706 lateral. Die Gates 714 und die Gatedielektrikumsschicht 716 des vertikalen Drain-Extended-MOS-Transistors 710 sind zwischen den tiefen Grabenstrukturen 704, die vertikalen Drainkontaktgebiete 706 lateral umgebend, angeordnet. Ein vertikales Driftgebiet 708 ist zwischen den tiefen Grabenstrukturen 704, die vertikalen Drainkontaktgebiete 706 umgebend, angeordnet. Ein Körpergebiet, Sourcegebiete und Körperkontaktgebiete des vertikalen Drain-Extended-MOS-Transistors 710 sind in 7 nicht gezeigt, um die Anordnung des vertikalen Driftgebiets 708 und der vertikalen Drainkontaktgebiete 706 deutlicher zu zeigen. Ein Fall der tiefen Grabenstrukturen 704 umgibt den vertikalen Drain-Extended-MOS-Transistor 710 lateral. Elektrische Verbindungen zu den vertikalen Drainkontaktgebieten 706 werden an einer oberen Oberfläche des Substrats 702 hergestellt. Die vertikalen Drainkontaktgebiete 706 mit den tiefen Grabenstrukturen 704 zu umgeben, kann ein elektrisches Durchschlagfeld zwischen einem Drainkontakt und einem Körpergebiet des vertikalen Drain-Extended-MOS-Transistors 710 verhindern und kann vorteilhafterweise gestatten, dass der vertikale Drain-Extended-MOS-Transistor 710 bei einer höheren Spannung als ansonsten arbeitet.
  • Unter Bezugnahme auf 8 ist das Halbleiterbauelement 800 in und auf einem Halbleitersubstrat 802 ausgebildet, wie unter Bezugnahme auf 6A beschrieben. Tiefe Grabenstrukturen 804 mit linearen Konfigurationen sind in dem Substrat 802 angeordnet. Vertikale Drainkontaktgebiete 806 sind zwischen benachbarten Paaren der linearen tiefen Grabenstrukturen 804 angeordnet. Gates 814 und Gatedielektrikumsschichten 816 sind zwischen benachbarten Paaren der tiefen Grabenstrukturen 804, mit den vertikalen Drainkontaktgebieten 806 abwechselnd, angeordnet. Vertikale Driftgebiete 808 sind zwischen abwechselnden Paaren von tiefen Grabenstrukturen 804 mit den Gates 814 angeordnet. Ein Körpergebiete 818 ist um die lineare tiefe Grabenstruktur 804 angeordnet und erstreckt sich über die vertikalen Driftgebiete 808, um an die Gates 814 anzustoßen; der sich über die vertikalen Driftgebiete 808 erstreckende Abschnitt des Körpergebietes 818 und die Sourcegebiete und Körperkontaktgebiete des vertikalen Drain-Extended-MOS-Transistors 810 sind in 8 nicht gezeigt, um die Anordnung des vertikalen Driftgebiets 808 und der vertikalen Drainkontaktgebiete 806 deutlicher zu zeigen. Ein Fall der tiefen Grabenstrukturen 804 umgibt den vertikalen Drain-Extended-MOS-Transistor 810 lateral. Elektrische Verbindungen zu den vertikalen Drainkontaktgebieten 806 werden an einer oberen Oberfläche des Substrats 802 hergestellt. Das Anordnen der vertikalen Drainkontaktgebiete 806 zwischen linearen tiefen Grabenstrukturen 804 kann vorteilhafterweise einen für den vertikalen Drain-Extended-MOS-Transistor 810 erforderlichen Bereich reduzieren, wodurch Fabrikationskosten für das Halbleiterbauelement 800 reduziert werden.
  • Modifikationen sind in den beschriebenen Ausführungsformen möglich, und andere Ausführungsformen sind möglich, innerhalb des Schutzbereichs der Ansprüche.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 14/044915 [0004]
    • US 14/044926 [0004]
  • Zitierte Nicht-Patentliteratur
    • „Thin Layer High Voltage Devices“ Philips J, Res. 35 1-13, 1980 [0007]

Claims (9)

  1. Vertikaler MOS-Transistor, umfassend: ein Halbleitersubstrat; einen Gategraben, der an einer Oberfläche des Substrats ausgebildet ist und eine Seitenwand und einen Bodenabschnitt besitzt, wobei eine Gatedielektrikumsschicht an der Seitenwand und dem Bodenabschnitt des Gategrabens ausgebildet ist und ein Gate an der Gatedielektrikumsschicht ausgebildet ist; ein Sourcegebiet von einem ersten Leitfähigkeitstyp, an der Oberfläche des Substrats und bei der Seitenwand des Gategrabens ausgebildet; ein Körpergebiet eines zweiten Leitfähigkeitstyps, in dem Substrat und unter dem Sourcegebiet und bei der Seitenwand des Gategrabens ausgebildet; und ein Driftgebiet vom ersten Leitfähigkeitstyp, in dem Substrat und unter dem Körpergebiet ausgebildet, dadurch gekennzeichnet, dass er weiter umfasst einen ersten Graben mit geschlossener Schleife, an der Oberfläche des Substrats ausgebildet, wobei der erste Graben mit geschlossener Schleife eine Seitenwand und einen Bodenabschnitt besitzt und einen ersten dielektrischen Liner besitzt, der an der Seitenwand und dem Bodenabschnitt des ersten Grabens mit geschlossener Schleife ausgebildet ist, und ein erstes leitfähiges Material, das an dem ersten dielektrischen Liner ausgebildet und elektrisch mit dem Sourcegebiet verbunden ist; und einen zweiten Graben mit geschlossener Schleife, an der Oberfläche des Substrats ausgebildet, wobei der zweite Graben mit geschlossener Schleife eine Seitenwand und einen Bodenabschnitt besitzt und einen zweiten dielektrischen Liner besitzt, der an der Seitenwand und dem Bodenabschnitt des zweiten Grabens mit geschlossener Schleife ausgebildet ist, und ein zweites leitfähiges Material, das an dem zweiten dielektrischen Liner ausgebildet und elektrisch mit dem Sourcegebiet verbunden ist, wobei sich der Gategraben zwischen dem ersten und dem zweiten Graben mit geschlossener Schleife befindet und sich ein erster Abschnitt des Sourcegebiets ganz zwischen der Seitenwand des Gategrabens und der Seitenwand des ersten Grabens mit geschlossener Schleife erstreckt und sich ein zweiter Abschnitt des Sourcegebiets ganz zwischen der Seitenwand des Gategrabens und der Seitenwand des zweiten Grabens mit geschlossener Schleife erstreckt.
  2. Vertikaler MOS-Transistor nach Anspruch 1, wobei ein inneres Gebiet jedes der beiden Gräben mit geschlossener Schleife den ersten Leitfähigkeitstyp besitzt und einen Drainkontakt des vertikalen MOS-Transistors bildet.
  3. Vertikaler MOS-Transistor nach Anspruch 1, wobei der erste und zweite Graben mit geschlossener Schleife eine Tiefe zwischen 1 µm und 5 µm besitzen.
  4. Vertikaler MOS-Transistor nach Anspruch 1, wobei der erste und zweite Graben mit geschlossener Schleife eine Breite zwischen 0,5 µm und 1,5 µm besitzen.
  5. Vertikaler MOS-Transistor nach Anspruch 1, wobei der erste dielektrische Liner und der zweite dielektrische Liner Siliziumnitrid enthalten.
  6. Vertikaler MOS-Transistor nach Anspruch 1, wobei der erste dielektrische Liner und der zweite dielektrische Liner Siliziumoxynitrid enthalten.
  7. Vertikaler MOS-Transistor nach Anspruch 1, weiterhin umfassend: einen zweiten Gategraben, der an der Oberfläche des Substrats ausgebildet ist und eine Seitenwand und einen Bodenabschnitt besitzt, wobei eine zweite Gatedielektrikumsschicht an der Seitenwand und dem Bodenabschnitt des zweiten Gategrabens ausgebildet ist und ein zweites Gate an der zweiten Gatedielektrikumsschicht ausgebildet ist, wobei sich der zweite Gategraben zwischen dem ersten und zweiten Graben mit geschlossener Schleife befindet und sich ein dritter Abschnitt des Sourcegebiets ganz zwischen der Seitenwand des zweiten Gategrabens und der Seitenwand des ersten Grabens mit geschlossener Schleife erstreckt, und sich ein vierter Abschnitt des Sourcegebiets ganz zwischen der Seitenwand des zweiten Gategrabens und der Seitenwand des zweiten Grabens mit geschlossener Schleife erstreckt.
  8. Vertikaler MOS-Transistor nach Anspruch 1, weiterhin umfassend einen dritten Graben mit geschlossener Schleife, an der Oberfläche des Substrats ausgebildet, wobei der dritte Graben mit geschlossener Schleife eine Seitenwand und einen Bodenabschnitt besitzt und einen an der Seitenwand und dem Bodenabschnitt des dritten Grabens mit geschlossener Schleife ausgebildeten dritten dielektrischen Liner besitzt und drittes leitfähiges Material an dem dritten dielektrischen Liner ausgebildet und elektrisch mit dem Sourcegebiet verbunden ist; und einen zweiten Gategraben, der an der Oberfläche des Substrats ausgebildet ist und eine Seitenwand und einen Bodenabschnitt besitzt, wobei eine zweite Gatedielektrikumsschicht an der Seitenwand und dem Bodenabschnitt des zweiten Gategrabens ausgebildet ist und ein zweites Gate an der zweiten Gatedielektrikumsschicht ausgebildet ist, wobei sich der zweite Gategraben zwischen dem zweiten Graben mit geschlossener Schleife und dem dritten Graben mit geschlossener Schleife erstreckt und sich ein dritter Abschnitt des Sourcegebiets ganz zwischen der Seitenwand des zweiten Gategrabens und der Seitenwand des zweiten Grabens mit geschlossener Schleife erstreckt, und sich ein vierter Abschnitt des Sourcegebiets ganz zwischen der Seitenwand des zweiten Gategrabens und der Seitenwand des dritten Grabens mit geschlossener Schleife erstreckt.
  9. Vertikaler MOS-Transistor nach Anspruch 8, weiterhin umfassend: einen dritten Gategraben, der an der Oberfläche des Substrats ausgebildet ist und eine Seitenwand und einen Bodenabschnitt besitzt, wobei eine dritte Gatedielektrikumsschicht an der Seitenwand und dem Bodenabschnitt des dritten Gategrabens ausgebildet ist und ein drittes Gate an der dritten Gatedielektrikumsschicht ausgebildet ist, wobei sich der dritte Gategraben zwischen dem ersten und zweiten Graben mit geschlossener Schleife befindet und sich ein fünfter Abschnitt des Sourcegebiets ganz zwischen der Seitenwand des dritten Gategrabens und der Seitenwand des ersten Grabens mit geschlossener Schleife erstreckt und sich ein sechster Abschnitt des Sourcegebiets ganz zwischen der Seitenwand des dritten Gategrabens und der Seitenwand des zweiten Grabens mit geschlossener Schleife erstreckt; und ein vierter Gategraben an der Oberfläche des Substrats ausgebildet ist und eine Seitenwand und einen Bodenabschnitt besitzt, wobei eine vierte Gatedielektrikumsschicht an der Seitenwand und dem Bodenabschnitt des vierten Gategrabens ausgebildet ist und ein viertes Gate an der vierten Gatedielektrikumsschicht ausgebildet ist, wobei sich der vierte Gategraben zwischen dem zweiten und dritten Graben mit geschlossener Schleife befindet und sich ein siebter Abschnitt des Sourcegebiets ganz zwischen der Seitenwand des vierten Gategrabens und der Seitenwand des zweiten Grabens mit geschlossener Schleife erstreckt und sich ein achter Abschnitt des Sourcegebiets ganz zwischen der Seitenwand des vierten Gategrabens und der Seitenwand des dritten Grabens mit geschlossener Schleife erstreckt.
DE202014011171.5U 2013-10-03 2014-09-26 Halbvertikaler Halblateraler Graben-Gate-Graben-Feldplatten-Mosfet Active DE202014011171U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/044,909 2013-10-03
US14/044,909 US9136368B2 (en) 2013-10-03 2013-10-03 Trench gate trench field plate semi-vertical semi-lateral MOSFET

Publications (1)

Publication Number Publication Date
DE202014011171U1 true DE202014011171U1 (de) 2018-04-23

Family

ID=52776280

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202014011171.5U Active DE202014011171U1 (de) 2013-10-03 2014-09-26 Halbvertikaler Halblateraler Graben-Gate-Graben-Feldplatten-Mosfet

Country Status (6)

Country Link
US (2) US9136368B2 (de)
EP (1) EP3053194A4 (de)
JP (5) JP6374492B2 (de)
CN (2) CN105793987B (de)
DE (1) DE202014011171U1 (de)
WO (1) WO2015050790A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385187B2 (en) * 2014-04-25 2016-07-05 Texas Instruments Incorporated High breakdown N-type buried layer
US10217821B2 (en) * 2014-09-01 2019-02-26 Sk Hynix System Ic Inc. Power integrated devices, electronic devices and electronic systems including the same
CN107785273B (zh) * 2016-08-31 2020-03-13 无锡华润上华科技有限公司 半导体器件及其制造方法
US10826386B2 (en) * 2018-10-26 2020-11-03 Nxp B.V. Multi-stage charge pump regulation architecture

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3008480B2 (ja) * 1990-11-05 2000-02-14 日産自動車株式会社 半導体装置
JPH06104446A (ja) * 1992-09-22 1994-04-15 Toshiba Corp 半導体装置
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
JP4860821B2 (ja) * 1999-03-01 2012-01-25 ゼネラル セミコンダクター，インク． 半導体デバイス製造方法
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
JP3704007B2 (ja) * 1999-09-14 2005-10-05 株式会社東芝 半導体装置及びその製造方法
US6812526B2 (en) * 2000-03-01 2004-11-02 General Semiconductor, Inc. Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
US6593620B1 (en) * 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
WO2002041402A2 (en) * 2000-11-16 2002-05-23 Silicon Wireless Corporation Discrete and packaged power devices for radio frequency (rf) applications and methods of forming same
US6657254B2 (en) * 2001-11-21 2003-12-02 General Semiconductor, Inc. Trench MOSFET device with improved on-resistance
RU2230394C1 (ru) * 2002-10-11 2004-06-10 ОАО "ОКБ "Искра" Биполярно-полевой транзистор с комбинированным затвором
GB0407012D0 (en) * 2004-03-27 2004-04-28 Koninkl Philips Electronics Nv Trench insulated gate field effect transistor
JP4721653B2 (ja) 2004-05-12 2011-07-13 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP4414863B2 (ja) 2004-10-29 2010-02-10 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4692313B2 (ja) * 2006-02-14 2011-06-01 トヨタ自動車株式会社 半導体装置
JP4453671B2 (ja) 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
WO2007110832A2 (en) * 2006-03-28 2007-10-04 Nxp B.V. Trench-gate semiconductor device and method of fabrication thereof
JP5157164B2 (ja) 2006-05-29 2013-03-06 富士電機株式会社 半導体装置、バッテリー保護回路およびバッテリーパック
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
DE102007014038B4 (de) * 2007-03-23 2015-02-12 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements
KR100861213B1 (ko) * 2007-04-17 2008-09-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US8519473B2 (en) * 2010-07-14 2013-08-27 Infineon Technologies Ag Vertical transistor component
US9396997B2 (en) * 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas
US9443972B2 (en) * 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode
US9356133B2 (en) * 2012-02-01 2016-05-31 Texas Instruments Incorporated Medium voltage MOSFET device
US8796760B2 (en) * 2012-03-14 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and method of manufacturing the same
CN103681315B (zh) * 2012-09-18 2016-08-10 中芯国际集成电路制造(上海)有限公司 埋层的形成方法
US8860130B2 (en) * 2012-11-05 2014-10-14 Alpha And Omega Semiconductor Incorporated Charged balanced devices with shielded gate trench
JP2013055347A (ja) 2012-11-08 2013-03-21 Sanken Electric Co Ltd 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
„Thin Layer High Voltage Devices" Philips J, Res. 35 1-13, 1980

Also Published As

Publication number Publication date
EP3053194A1 (de) 2016-08-10
US9136368B2 (en) 2015-09-15
JP2018201028A (ja) 2018-12-20
JP2016536782A (ja) 2016-11-24
WO2015050790A1 (en) 2015-04-09
JP6763644B2 (ja) 2020-09-30
JP2024023411A (ja) 2024-02-21
CN105793987A (zh) 2016-07-20
US20150097225A1 (en) 2015-04-09
JP6374492B2 (ja) 2018-08-15
EP3053194A4 (de) 2017-05-31
JP7397554B2 (ja) 2023-12-13
JP2020161838A (ja) 2020-10-01
JP2022033954A (ja) 2022-03-02
US20150349092A1 (en) 2015-12-03
CN105793987B (zh) 2019-11-22
US9240465B2 (en) 2016-01-19
CN110808288A (zh) 2020-02-18
CN110808288B (zh) 2023-11-14
JP7021416B2 (ja) 2022-02-17

Similar Documents

Publication Publication Date Title
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102011088638B3 (de) Herstellverfahren für ein Hochvoltbauelement und Hochvoltbauelement
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
US20160300946A1 (en) Lateral mosfet with buried drain extension layer
DE102012109921B4 (de) Vertikaler Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
JP7021416B2 (ja) トレンチゲートトレンチフィールドプレート半垂直半横方向ｍｏｓｆｅｔ
DE102014118328A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE112010003383B4 (de) Transistoren mit einer dielektrischen Kanalsperrschicht
DE202014011291U1 (de) Vertikaler Grabengategrabenfeldplatten-Mosfet
DE112017003957T5 (de) Halbleiterelement
DE102014111219A1 (de) Randabschlussstruktur mit Grabenisolationsgebieten
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102015113493A1 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102016100128B4 (de) LDMOS-Hochspannungstransistor und Verfahren zu dessen Herstellung
DE102018216139B4 (de) Ldmos-finfet-strukturen mit mehreren gatestrukturen und verfahren zu ihrer herstellung
JP2014192361A (ja) 半導体装置およびその製造方法
DE102012108142A1 (de) Vorrichtung und Verfahren für einen MOS-Transistor
DE102015112616A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen von dieser
DE102016115806A1 (de) Ladungskompensationshalbleitervorrichtungen
DE112010002354T5 (de) 3D-Kanalarchitektur für Halbleitervorrichtungen

Legal Events

Date Code Title Description
R150 Utility model maintained after payment of first maintenance fee after three years
R150 Utility model maintained after payment of first maintenance fee after three years
R207 Utility model specification
R207 Utility model specification
R151 Utility model maintained after payment of second maintenance fee after six years
R152 Utility model maintained after payment of third maintenance fee after eight years