DE112010002354T5 - 3D-Kanalarchitektur für Halbleitervorrichtungen - Google Patents

3D-Kanalarchitektur für Halbleitervorrichtungen Download PDF

Info

Publication number
DE112010002354T5
DE112010002354T5 DE112010002354T DE112010002354T DE112010002354T5 DE 112010002354 T5 DE112010002354 T5 DE 112010002354T5 DE 112010002354 T DE112010002354 T DE 112010002354T DE 112010002354 T DE112010002354 T DE 112010002354T DE 112010002354 T5 DE112010002354 T5 DE 112010002354T5
Authority
DE
Germany
Prior art keywords
trench
layer
region
mesa
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112010002354T
Other languages
English (en)
Inventor
Suku Kim
Dan Calafut
Ihsiu Ho
Dan Kinzer
Steven Sapp
Seokjin Jo
Mark Larsen
Ashok Challa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112010002354T5 publication Critical patent/DE112010002354T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es werden Halbleitervorrichtungen und Verfahren zur Herstellung solcher Vorrichtungen beschrieben, die eine 3D-Kanalarchitektur enthalten. Die 3D-Kanalarchitektur wird unter Verwendung einer Doppel-Grabenstruktur gebildet, die eine Mehrzahl von unteren Gräben, welche sich in x- und y-gerichteten Kanälen erstrecken und durch einen Mesa getrennt sind, und einen oberen Graben enthält, der sich in eine y-Richtung erstreckt und der sich in einem oberen Bereich des Substrats nahe einer Sourceregion befindet. Damit werden kleinere Säulen-Gräben innerhalb des linienförmigen Hauptgrabens gebildet. Eine solche Architektur erzeugt zusätzliche Kanalregionen, die im Wesentlichen rechtwinklig zu den konventionellen linienförmigen Kanälen ausgerichtet sind. Die Kanalregionen, sowohl konventionell als auch rechtwinklig, sind durch ihre Ecken- und Oberregionen elektrisch verbunden, um einen höheren Stromfluss in allen drei Dimensionen zu erzeugen. Mit einer solchen Konfiguration können eine höhere Kanaldichte, eine stärkere Inversionsschicht und eine gleichmäßigere Schwellwertverteilung für die Halbleitervorrichtung erreicht werden. Andere Ausführungsformen werden beschrieben.

Description

  • 1. Gebiet
  • Diese Anmeldung bezieht sich generell auf Halbleitervorrichtungen und auf Verfahren zur Herstellung solcher Vorrichtungen. Genauer gesagt beschreibt diese Anmeldung Halbleitervorrichtungen und Verfahren zur Herstellung solcher Vorrichtungen, die eine dreidimensionale (3D)-Kanalarchitektur enthalten.
  • 2. Hintergrund
  • Bei der Herstellung einer integrierten Schaltung (IC) können Halbleitervorrichtungen, wie Transistoren, auf einem Halbleiterwafer oder -substrat gebildet werden, der bzw. das in typischer Weise aus Silizium hergestellt ist. Eine Art bzw. ein Typ von Vorrichtung, eine Metalloxid-Silizium-Feldeffekttransistor-(MOSFET)-Vorrichtung, kann in weitem Umfang in zahlreichen Anwendungen verwendet werden, einschließlich Kraftfahrzeugelektroniken, Disk-Laufwerken und Netzteilen. Generell funktionieren diese Vorrichtungen als Schalter, und sie werden verwendet, um eine Spannungsquelle mit einer Last zu verbinden. Der Widerstand der MOSFET-Vorrichtung sollte so niedrig wie möglich sein, wenn der Schalter geschlossen ist. Ansonsten wird Leistung verbraucht und es kann übermäßige Wärme erzeugt werden.
  • Ein Typ bzw. eine Art von MOSFET ist ein Graben-MOSFET, wie in 8 veranschaulicht. Gates 102 und 104 sind in Gräben gebildet und von Gateoxidschichten 106 bzw. 108 umgeben. Die MOSFET-Vorrichtung 100 kann in einer N-epitaxialen Schicht 110 gebildet sein. Eine N+ Sourceregion 112 ist auf der Oberfläche der epitaxialen Schicht 110 gebildet. Eine P+ Kontaktregion 114 ist ebenfalls an bzw. auf der Oberfläche der epitaxialen Schicht 110 gebildet. Eine P-Körperregion 116 befindet sich unterhalb der N+ Sourceregion 112 und der P+ Kontaktregion 114. Ein Metall-Sourcekontakt 118 berührt die Sourceregion 112 und schließt die Sourceregion 112 zu der P+ Kontaktregion 114 und der P-Körperregion 116 kurz.
  • Die N-epitaxiale Schicht 110 ist auf einem Substrat 120 gebildet, und ein (nicht dargestellter) Drainkontakt befindet sich am Boden bzw. an der Unterseite des Substrats 120. Der Kontakt für die Gates 102 und 104 ist in entsprechender Weise nicht dargestellt, jedoch generell durch Verlängern des leitenden Gate Materials außerhalb des Grabens gemacht bzw. hergestellt und bildet einen Metallkontakt an einer Stelle, die von den einzelnen Zellen entfernt ist. Das Gate besteht in typischer Weise aus mit Phosphor oder Bor dotiertem Polysilizium.
  • Ein Bereich bzw. eine Region 111 der N-epitaxialen Schicht 110 zwischen dem Substrat 120 und dem P-Körper 116 ist generell mit Fremdatomen bzw. Störstoffen vom N-Typ schwächer bzw. weniger dotiert als das Substrat 120. Dies steigert die Fähigkeit des MOSFET 100, hohen Spannungen zu widerstehen. Die Region 111 wird zuweilen als eine ”schwach dotierte” oder ”Drift”-Region bezeichnet (”Drift” bezieht sich auf die Bewegung von Trägern in einem elektrischen Feld). Die Drift-Region 111 und das Substrat 120 bilden die Drain des MOSFET 100.
  • Ein Merkmal bzw. eine Eigenschaft, welche die Grabenkonfiguration attraktiv macht, ist, dass der Strom vertikal durch den Kanal des MOSFET fließt. Dies ermöglicht eine höhere Zelldichte als andere bzw. bei anderen MOSFETs, bei denen der Strom horizontal durch den Kanal und dann vertikal durch die Drain fließt. Eine größere bzw. höhere Zelldichte bedeutet generell, dass mehr MOSFETs pro Einheitsfläche des Substrats hergestellt werden können, wodurch die Ausbeute der den Graben-MOSFET enthaltenen Halbleitervorrichtung gesteigert wird.
  • Zusammenfassung
  • Diese Anmeldung bezieht sich auf Halbleitervorrichtungen und Verfahren zur Herstellung solcher Vorrichtungen, die eine 3D-Kanalarchitektur enthalten. Die 3D-Kanalarchitektur wird unter Verwendung einer doppelten bzw. Doppel-Grabenstruktur, welche eine Mehrzahl von unteren Gräben enthält, die in x- und y-gerichteten Kanälen verlaufen und durch einen Mesa getrennt sind, und einen oberen Graben gebildet, der in einer y-Richtung verläuft und der sich in einem oberen Bereich des Substrats nahe der Sourceregion befindet. Somit werden kleinere Säulengräben innerhalb des linienförmigen Hauptgrabens gebildet. Eine solche Architektur erzeugt bzw. liefert zusätzliche Kanalregionen, die im Wesentlichen rechtwinklig zu den konventionellen linienförmigen Kanälen ausgerichtet sind. Die Kanalregionen, sowohl konventionell als auch rechtwinklig, sind durch ihre Eckenbereiche und oberen Bereiche elektrisch verbunden, um in allen drei Dimensionen einen höheren Stromfluss zu erzeugen. Mit einer solchen Konfiguration können eine höhere Kanaldichte, eine stärkere Inversionsschicht und eine gleichmäßigere Schwellwertverteilung für die Halbleitervorrichtung erreicht werden.
  • Kurze Beschreibung der Zeichnungen
  • Die folgende Beschreibung kann im Lichte der Figuren besser verstanden werden, in denen
  • 1 einige Ausführungsbeispiele von Kanalregionen zeigt, die in den Gräben von zwei verschiedenen Halbleitervorrichtungen gebildet sind,
  • 2 andere Ausführungsbeispiele von Kanalregionen zeigt, die in den Gräben von zwei verschiedenen Halbleitervorrichtungen gebildet sind,
  • 3 noch andere Ausführungsbeispiele von Kanalregionen zeigt, die in den Gräben von zwei verschiedenen Halbleitervorrichtungen gebildet sind,
  • 4 einige Ausführungsbeispiele einer Halbleitervorrichtung zeigt, welche eine 3D-Kanalarchitektur in einem Graben enthält,
  • 5 andere Ausführungsbeispiele einer Halbleitervorrichtung zeigt, welche eine 3D-Kanalarchitektur enthält,
  • 6 einige Ausführungsbeispiele einer Graben-Leistungs-MOSFET-Vorrichtung zeigt, die eine 3D-Kanalarchitektur enthält,
  • 7 den spezifischen EIN-Widerstands-Trend als eine Funktion der Grabenbreite in bzw. bei einigen Ausführungsbeispielen von Halbleitervorrichtungen zeigt, die eine Graben-3D-Kanalarchitektur enthalten, und
  • 8 eine konventionelle Graben-MOSFET-Vorrichtung zeigt.
  • Die Figuren veranschaulichen spezifische Aspekte der Halbleitervorrichtungen und Verfahren zur Herstellung solcher Vorrichtungen. Zusammen mit der folgenden Beschreibung demonstrieren und erläutern die Figuren die Prinzipien der Verfahren und Strukturen, die durch diese Verfahren hergestellt werden. In den Zeichnungen ist zur Klarheit die Dicke von Schichten und Regionen übertrieben. Es wird außerdem verstanden werden, dass dann, wenn eine Schicht, eine Komponente oder ein Substrat als ”auf” einer anderen Schicht, Komponente oder Substrat befindlich bezeichnet wird, sie bzw. es direkt auf der anderen Schicht, Komponente oder dem Substrat sein kann, oder dass auch Zwischenschichten vorhanden sein können. Dieselben Bezugszeichen in verschiedenen Zeichnungen repräsentieren dasselbe Element, und somit werden deren Beschreibungen nicht wiederholt.
  • Detaillierte Beschreibung
  • Die folgende Beschreibung liefert spezifische Details, um für ein gründliches Verständnis zu sorgen. Trotzdem wurde bzw. wird der Durchschnittsfachmann verstehen, dass die Halbleitervorrichtungen und die zugehörigen Verfahren zur Herstellung und Verwendung der Vorrichtungen ohne Anwendung dieser spezifischen Details realisiert bzw. implementiert und verwendet werden können. Tatsächlich können die Halbleitervorrichtungen und zugehörigen Verfahren durch Modifizieren der dargestellten Vorrichtungen und Verfahren verwirklicht bzw. ausgeführt werden, und sie können in Verbindung mit irgendeiner anderen Vorrichtung und mit anderen Techniken bzw. Verfahren verwendet werden, die in der Industrie konventionell verwendet sind. Während die Erfindung unter Bezugnahme auf Graben-MOSFET-Vorrichtungen beschrieben wird, könnte sie beispielsweise für andere Vorrichtungen modifiziert werden, die in Gräben gebildet sind, welche zu isolieren sind, wie Bipolar-Vorrichtungen, BDCMOS-Vorrichtungen oder andere Typen bzw. Arten von Transistorstrukturen. Obwohl die Vorrichtungen der Erfindung unter Bezugnahme auf einen besonderen Typ von Leitfähigkeit (P oder N) beschrieben werden, können die Vorrichtungen ebenso mit dem entgegengesetzten Typ von Leitfähigkeit (N oder P) durch entsprechende Modifikationen konfiguriert sein.
  • Einige Ausführungsbeispiele der Halbleitervorrichtungen und Verfahren zur Herstellung solcher Vorrichtung sind in 1–7 dargestellt. In 1 ist ein Vergleich zwischen der Kanalarchitektur einer konventionellen Vorrichtung 1 auf der linken Seite gegenüber der Halbleitervorrichtung 100 dargestellt, die eine 3D-Kanalarchitektur enthält, welche bei einigen hier beschriebenen Ausführungsbeispielen gebildet werden bzw. sein kann. In dieser Figur enthalten die Halbleitervorrichtungen eine Grabenregion oder -struktur (Graben 5 und 105), die gebildet worden sind. Der Graben enthält ein leitendes Material (wie Polysilizium) darin, welches das Gate der Halbleitervorrichtung bildet. Die Halbleitervorrichtungen enthalten außerdem eine Source-Wannenregion (Source 10 und 110), die sich zwischen jedem Graben befindet.
  • Beide in 1 dargestellte Halbleitervorrichtungen enthalten außerdem Kanalregionen (oder Kanäle) für einen Stromfluss in den Halbleitervorrichtungen. Bei der konventionellen Architektur erstrecken sich die Kanäle 15 in einer Linie (in der Y-Richtung), die an jeder Seite des Grabens 5 anliegt. In den Halbleitervorrichtungen 100 enthält die Kanalarchitektur Kanäle 115, die sowohl in der X-Richtung als auch in der Y-Richtung gebildet sind. Da die Kanäle 115 sich außerdem in der Z-Richtung erstrecken, enthalten die Halbleitervorrichtungen 100 eine 3D-Kanalarchitektur, und sie enthalten eine erhöhte Kanaldichte in Bezug auf die konventionellen Vorrichtungen 1.
  • In bzw. bei den in 1 dargestellten Ausführungsbeispielen enthält die 3D-Konfiguration 24 Kanäle 115, während die konventionelle Konfiguration lediglich acht Kanäle 15 enthält, eine Zunahme von etwa 300%. In bzw. bei anderen Ausführungsbeispielen kann die 3D-Konfiguration die Kanaldichte irgendwo von mehr als 100% bis 300% steigern. In bzw. bei noch anderen Ausführungsbeispielen kann die 3D-Konfiguration die Kanaldichte irgendwo von 100% bis etwa 110% steigern.
  • 2 veranschaulicht andere Ausführungsformen bzw. -beispiele der konventionellen Halbleitervorrichtungen 1 und jener Halbleitervorrichtungen 100, welche eine 3D-Kanalarchitektur enthalten. In beiden Vorrichtungen sind die Kanäle, die ein leitendes Material (25 und 125) enthalten, in dem Graben gebildet worden. Die Kanäle sind noch durch die Sourceregion umrandet. Der Graben ist in einem Substrat (20 und 120) gebildet worden, welches schattiert dargestellt ist, so dass die Form des Grabens gesehen werden kann. Bei bzw. in diesen Ausführungsbeispielen umfasst das Substrat ein Halbleitermaterial, wie Silizium. Das Substrat kann optional eine Silizium-Epitaxialschicht enthalten, die auf dessen Oberfläche gebildet worden ist. Das Substrat kann optional ein Dotierungsmittel (ob vom p-Typ oder vom n-Typ) oder eine Mehrzahl von Dotierungsstoffen in irgendeiner in der Technik bekannten Konzentration enthalten.
  • Wie in 2 gezeigt, erstrecken sich in bzw. bei den konventionellen Vorrichtungen 1 die Kanäle 15 lediglich in den Y- und den Z-Richtungen. Die Kanäle 115 in der Vorrichtung 100 erstrecken sich jedoch in den X-, Y- und Z-Richtungen, um die 3D-Konfiguration zu bilden. In bzw. bei den in 2 dargestellten Ausführungsbeispielen enthält die 3D-Konfiguration sechs Kanäle 115, während die konventionelle Konfiguration lediglich zwei Kanäle 15 enthält, ein Anstieg von etwa 300%.
  • In 1 und 2 sind die Kanäle 115 bei Betrachtung von oben her in der Form im Wesentlichen als Quadrate dargestellt. In bzw. bei anderen Ausführungsformen, wie jenen, die unten in 3 gezeigt sind, können die Kanäle 115 in der Form im Wesentlichen rechteckig sein. In bzw. bei noch anderen Ausführungsformen kann irgendeine Form verwendet werden, einschließlich von an Ecken gerundeten Rechtecken und Quadraten, Kreis- oder Ovalformen. In 3 enthalten die konventionellen Halbleitervorrichtungen 1 den Graben 5, der innerhalb des (nicht dargestellten) Substrats gebildet worden ist. Die Sourceregionen 10 sind in den oberen Bereichen bzw. Regionen des Substrats durch Dotieren mit einem Dotierungsmittel vom Typ n+ gebildet worden. Polysilizium ist in dem Graben 5 niedergeschlagen worden, um die Kanäle 15 zu bilden, welche sich in den Y- und den Z-Richtungen erstrecken. Mit bzw. bei einer solchen Konfiguration fließt der Strom 25 in der Halbleitervorrichtung 1 in einer einzigen Richtung (durch Pfeile dargestellt) durch die Kanäle 15.
  • Die Halbleitervorrichtungen 100 enthalten einen Graben 105, der innerhalb des (wieder nicht dargestellten) Substrats gebildet worden ist. Die Sourceregionen 110 sind in den oberen Bereichen bzw. Regionen des Substrats durch Dotieren mit einem Dotierungsstoff des Typs n+ gebildet worden. Diese Halbleitervorrichtungen 100 enthalten jedoch Kanäle 115, die sich in den X-, Y- und Z-Richtungen erstrecken. Die Kanäle 115 sind durch Verwendung einer Zwei-Ebenen-Grabenstruktur gebildet worden, die untere Gräben und einen oberen Graben enthält. Der obere Graben 130 kann verwendet werden, um die leitende Schicht zu enthalten, welche sämtliche Gate Leitermaterialien verbindet. Die unteren Gräben können verwendet werden, um säulenartige Gräben 135 zu bilden, wo x- und y-Kanäle gebildet sind. Jeder der Säulen-Gräben 135 kann durch eine Isolierschicht 14 (wie eine Oxidschicht) getrennt sein, die so gebildet worden ist, dass sie zwischen einem Kanal 115 und dem nächsten vorhanden ist. Mit bzw. bei einer solchen Konfiguration kann sich der Stromfluss in den X-, Y- und Z-Richtungen erstrecken, wie in 3 gezeigt.
  • In bzw. bei einigen Ausführungsformen kann die Sourceregion 110 entweder auf beiden Seiten neben bzw. im Anschluss an den Grabenbereich hergestellt bzw. gemacht werden bzw. sein, wie in 3 gezeigt. In bzw. bei anderen Ausführungsformen kann die Sourceregion 5 um den gesamten Umfang jedes Säulen-Grabens 135 gebildet werden bzw. sein. Die Konfiguration dieser letzteren Ausführungsformen ermöglicht, dass die Vorrichtung weniger Strom aufweist, der sich um seine Kontakt- und/oder Sourcebereiche herum drängt.
  • Die Kanäle 115 in bzw. bei der 3D-Konfiguration können elektrisch miteinander verbunden sein. Bei den in 3 dargestellten Ausführungsformen sind die Kanalregionen durch die Ecken- und Oberkanäle elektrisch verbunden, wodurch ein höherer Stromfluss 125 erzeugt wird, da der Strom in drei Richtungen (X-, Y- und Z-Richtungen) fließt.
  • Die Tiefe der Kanäle 115 kann im Wesentlichen ähnlich irgendwelcher bekannten Tiefe der konventionellen Kanäle sein und daher im Wesentlichen ähnlich der Tiefe des Grabens 105. Die Teilung bzw. der Abstand der Kanäle in der y-Richtung (die y-Teilung) kann von etwa 0,1 μm bis etwa 10 μm reichen. Die Teilung bzw. der Abstand der Kanäle in der x-Richtung (die x-Teilung) kann von etwa 0,1 bis etwa 10 μm reichen. Bei diesen gegebenen Abmessungen kann der Gesamtbereich der Kanäle 115 um etwa 10 bis etwa 300% gegenüber den Kanälen 15 bei demselben gegebenen Raum gesteigert werden, in dem sie jeweils gebildet sind.
  • Bei einigen Ausführungsformen kann der x-Abstand bzw. die x-Teilung weiter gemacht werden als die Dicke des Mesa 150, der benachbarte Säulen-Gräben 135 trennt, da ein neu erzeugter Kanalbereich größer sein kann als der Kanalbereich, welcher durch eine solche Struktur verloren ist. In bzw. bei anderen Ausführungsformen kann der x-Abstand bzw. die x-Teilung kleiner sein als die Dicke des Mesa.
  • Der x-Abstand bzw. die x-Teilung kann ohne Erhöhen des EIN-Widerstands der Halbleitervorrichtung 100 gesteigert werden, welche die 3D-Kanalarchitektur enthält. In konventionellen Kanälen würde eine Vergrößerung bzw. Steigerung des Abstands bzw. der Teilung in der x-Richtung den EIN-Widerstand wegen der vergrößerten Breite des Kanals erhöhen. Bei der 3D-Architektur vergrößert eine Steigerung bzw. Vergrößerung des x-Abstands bzw. der x-Teilung gleichwohl nicht den EIN-Widerstand wegen des zwischen benachbarten Säulen-Gräben verbleibenden Spaltes 155. Dieses Merkmal der 3D-Kanalarchitektur ist durch 7 veranschaulicht, in der der spezifische EIN-Widerstand (Rsp) tatsächlich abnahm, wenn der x-Abstand bzw. die x-Teilung vergrößert wurde.
  • Die 3D-Kanalarchitektur kann durch irgendein bzw. nach irgendeinem Verfahren hergestellt werden, welches irgendeine der oben beschriebenen Strukturen liefert. Bei einigen Ausführungsformen wird zuerst ein Halbleitersubstrat bereitgestellt. In bzw. bei der Erfindung kann irgendein in der Technik bekanntes Substrat verwendet werden. Geeignete Substrate enthalten Siliziumwafer, epitaxiale Si-Schichten, gebondete Wafer, wie sie in bzw. bei Silizium-auf-Isolator-(SOI)-Technologien verwendet werden, und/oder amorphe Siliziumschichten, die alle dotiert oder nicht dotiert sein können. In einigen Fällen enthält das Substrat einen Einkristall-Siliziumwafer, der eine oder mehrere epitaxiale (”epi”)-SI-Schicht aufweist, welche sich in dessen einen oberen Bereich befindet. Die epitaxiale Schicht(en) kann/können unter Heranziehung irgendeines in der Technik bekannten Prozesses bereitgestellt sein, einschließlich irgendeines bekannten Epitaxial-Niederschlagsprozesses. Die epitaxiale Schicht kann mit einem Dotierungsmittel bzw. -stoff vom n-Typ in der gewünschten Konzentration dotiert sein. Anschließend werden Dotierungsmittel bzw. -stoffe von der Leitfähigkeit eines n-Typs implantiert, um die Sourceregion 110 in einem oberen Bereich der epitaxialen Schicht (oder des Substrats) zu bilden, bis die gewünschte Konzentration und Tiefe der Sourceregion gebildet ist bzw. sind.
  • Anschließend wird die Doppel-Grabenstruktur gebildet. In einigen Fällen wird die Doppel-Grabenstruktur durch irgendeinen bekannten Prozess gebildet. In bzw. bei anderen Ausführungsformen wird eine erste Maske niedergeschlagen und dann dazu herangezogen, die Grabenregion bis zu einer ersten Tiefe zu ätzen, was im Wesentlichen ähnlich ist der oberen Fläche des Mesa 150 zwischen den Säulen-Gräben. Sodann wird eine zweite Maske niedergeschlagen, um die Bereiche abzudecken, wo Mesas gebildet werden. Ein zweites Ätzen wird dann ausgeführt, um die Säulen-Gräben 135 bis zu einer Tiefe zu ätzen, was der Boden der Doppel-Grabenstruktur ist. Bei anderen Ausführungsformen kann die Doppel-Grabenstruktur durch einen Abdeck-Ätz-Trimmprozess gebildet sein.
  • Anschließend wird auf der resultierenden Struktur in den Säulen-Gräben 135 und auf der oberen Fläche der Mesas 150 eine Oxidschicht 140 gebildet. Dieser Oxidationsprozess kann durch irgendeinen in der Technik bekannten Oxidniederschlagungs- oder Oxidationsprozess ausgeführt werden. Bei einigen Ausführungsformen wird die Oxidschicht 140 durch chemische Dampfniederschlagung gebildet. Die Dicke der Oxidschicht 140 kann auf irgendeine Dicke eingestellt werden bzw. sein, die für die Halbleitervorrichtung benötigt wird, welche gebildet wird.
  • Der Prozess fährt fort, wenn eine Schicht aus Polysilizium (oder aus anderem leitenden Material) in der Doppel-Grabenstruktur niedergeschlagen wird. Das Polysilizium wird niedergeschlagen, bis die Säulen-Gräben 135 weitgehend gefüllt oder überfüllt sind und der Mesa (zwischen den Säulen) bedeckt ist. Das Polysilizium kann unter Heranziehung irgendeines in der Technik bekannten Prozesses niedergeschlagen werden, einschließlich der chemischen Dampfniederschlagung (CVD), PECVD, LPCVD, etc. Bei einigen Ausführungsformen füllt die Polysiliziumschicht außerdem den oberen Graben aus und dient als leitende Schicht, welche das Polysilizium in den Säulen-Gräben verbindet. Bei anderen Ausführungsformen kann die Polysiliziumschicht unter Heranziehung irgendeines in der Technik bekannten Prozesses zurückgeätzt werden, um jegliches überschüssiges Material oberhalb der Mesas zu entfernen. Sodann kann eine gesonderte leitende Schicht auf der Oberseite der Säulen-Gräben und Mesas niedergeschlagen werden, um das Polysilizium in den Säulen-Gräben zu verbinden.
  • Die 3D-Kanalarchitektur kann in irgendeiner Anzahl von Halbleitervorrichtungen verwendet werden. Bei einigen Konfigurationen kann die 3D-Kanalarchitektur in den Halbleitervorrichtungen 200 verwendet werden, die in 4 und 5 veranschaulicht sind. Diese Vorrichtungen 200 enthalten ein n+ Si-Substrat 205 mit einer epitaxialen Schicht 240 mit einem unteren Bereich, der mit einem Dotierungsmittel bzw. -stoff vom n-Typ dotiert worden ist, um eine N-Körperregion 210 zu bilden. Der mittlere Bereich der epitaxialen Schicht ist mit einem Dotierungsmittel bzw. -stoff vom p-Typ dotiert worden, um eine p-Wanne 215 zu bilden. Der obere Bereich der epitaxialen Schicht ist mit einem Dotierungsmittel bzw. -stoff vom n-Typ dotiert worden, um eine schwere Körperregion 220 und eine N-Sourceregion 225 zu bilden. Eine Abschirmungs-Oxidschicht 230 und eine Abschirmung 235 (aus Polysilizium oder einem Metall gebildet) ist um die epitaxiale Schicht 240 herum gebildet worden.
  • Die Vorrichtungen 200 weisen ebenfalls eine Doppel-Grabenstruktur 245 auf, die in einer oberen Fläche des die epitaxiale Schicht 240 enthaltenen Substrats gebildet sind. Die Doppel-Grabenstruktur enthält einen unteren Graben 250 und einen oberen Graben 255. Der untere Graben 250 enthält eine Mehrzahl von Säulen-Gräben 260, die durch Mesas 265 getrennt sind. Eine Siliziumoxidschicht 270 ist im Boden und in den Seitenwänden des unteren Grabens 250, auf der oberen Fläche der Mesas 265 und an bzw. in den Seitenwänden des oberen Grabens 255 gebildet worden. Eine leitende obere Schicht 275 (wie Silizid, Polysilizium, Metall oder eine Kombination daraus) ist auf den oberen Flächen der Polysiliziumschicht 290 in jedem Säulen-Graben und auf der oberen Fläche der Mesas gebildet worden. Und eine dotierte dielektrische Schicht 280 (das heißt BPSG) ist über der Silizidschicht gebildet.
  • Mit einer solchen Struktur sind MOSFET-Vorrichtungen in den Gräben gebildet worden. Die Oxidschicht 270 arbeitet als Gateoxid, und die Polysiliziumschicht 290 in den Säulen-Gräben arbeitet als ein Gate. Die Gate-Polysiliziumschichten sind durch die leitende obere Schicht verbunden, so dass weder eine Durchgangsstruktur noch eine Zwei-Ebenen-Metallschicht erforderlich ist für das Polysilizium-Gate, um von dem Source-Metall isoliert zu werden. Die Abschirmung und das Abschirmungsoxid sind neben den Gräben für einen höheren Durchbruchsspannungs-(BV)-Wert gebildet.
  • Eine weitere 3D-Kanalarchitektur ist in den simulierten Halbleitervorrichtungen 300 veranschaulicht, die in 6 veranschaulicht sind. Bei den in 6 gezeigten Ausführungsformen enthalten die Vorrichtungen 300 ein n+ Si-Substrat mit einer epitaxialen Schicht 340, die mit einem Dotierungsmittel vom n-Typ dotiert worden ist, um eine N-Sourceregion 325 zu bilden. Eine Abschirmungs-Oxidschicht 330 und eine Abschirmung 335 (aus Polysilizium oder einem Metall gebildet) sind um die epitaxiale Schicht 340 herum gebildet worden. Die Vorrichtungen 300 enthalten eine Doppel-Grabenstruktur 345, die in einer oberen Fläche des Substrats gebildet ist, welches die epitaxiale Schicht 340 enthält. Die Doppel-Grabenstruktur enthält einen unteren Graben 350 und einen oberen Graben 355. Der untere Graben 350 enthält eine Mehrzahl von Säulen-Gräben 360, die durch Mesas 365 getrennt sind. Eine Siliziumoxidschicht 370 ist im Boden und in den Seitenwänden des unteren Grabens 350, an bzw. in den Seitenwänden des oberen Grabens 355, nicht jedoch an der Oberseite der Mesas gebildet worden. Eine leitende obere Schicht (wie Silizid, Polysilizium, Metall oder eine Kombination daraus) ist nicht veranschaulicht, könnte jedoch auf den oberen Flächen der Polysiliziumschicht in jedem Säulen-Graben und auf der oberen Fläche der Mesas gebildet sein.
  • In bzw. bei den oben beschriebenen Vorrichtungen können der Grad einer Inversionsschichtbildung und der Schwellwertspannung modifiziert werden und sogar nicht nur durch die Prozessparameter (Implantierungsdosis, Gateoxiddicke, etc.) gesteuert werden, sondern auch durch den Abstand zwischen den Säulen-Gräben (oder die Breite der Mesas). Wenn der Abstand zwischen benachbarten Kanälen länger wird, wird die Schwellwertspannung in der x-Richtung größer als die Schwellwertspannung in der y-Richtung. Wenn dieser Abstand verringert wird, stören sich die Energiepegel der beiden Gräben, und die Schwellwertspannung sinkt. Die Kombination dieser beiden Effekte kann daher dazu genutzt werden, eine gleichmäßige Schwellwertspannung und eine stärkere Inversionsschicht zu erzeugen, was seinerseits dazu genutzt werden kann, Rsp noch mehr zu reduzieren.
  • Bei einigen Ausführungsformen kann die Mesabreite von etwa 0,01 bis etwa 10 μm reichen. Bei anderen Ausführungsformen kann die Mesabreite etwa 1 μm betragen. Der Durchmesser der Säulen-Gräben und der Abstand zwischen den Säulen-Gräben (der Breite der Mesas) kann, wenn sie gebildet werden, durch die Prozessparameter einschließlich der Fotomaske, die in dem Prozess verwendet wird, des Wachstums der Oxidschicht und des Ätzungsprozesses gesteuert werden.
  • Die 3D-Konfiguration der Kanalarchitektur liefert zusätzliche Kanalregionen, die im Wesentlichen rechtwinklig zu den Kanälen ausgerichtet sind, welche in konventionellen Kanälen verwendet sind. Diese Konfiguration steigert daher die Kanaldichte und reduziert den Rsp. Die Kanäle in bzw. bei der 3D-Konfiguration sind durch die Ecken- und oberen Kanalregionen verbunden, um einen hohen Stromfluss zu produzieren, der nicht auf eine einzige Richtung beschränkt ist wie in bzw. bei konventionellen Kanälen. Ebenso kann die 3D-Kanalarchitektur helfen, die Herausforderungen bezüglich der Abstands- bzw. Teilungsverringerung zu vermeiden, wie eine Vorrichtungs-Leistungsverschlechterung (zum Beispiel niedrige UIL-Fähigkeit) oder die Empfindlichkeit auf eine Prozessvariation (beispielsweise eine schwere Körperkontaktbildung). Und diese Architektur kann eine komplementäre Lösung für die konventionelle Abstands- bzw. Teilungsverringerung sein, um eine Verringerung von Rsp zu erhalten.
  • Es wird verstanden, dass sämtliche Materialarten, die hier bereitgestellt werden, lediglich für veranschaulichende Zwecke sind. Demgemäß können eine oder mehrere der verschiedenen dielektrischen Schichten bei den hier beschriebenen Ausführungsformen dielektrische Materialien mit niedrigem k oder hohem k umfassen. So kann beispielsweise die Oxidschicht, welche vor der Polysilizium-Niederschlagung in dem Graben gebildet wird, ein dielektrisches Material mit einem hohen k umfassen.
  • Bei einigen Ausführungsformen umfasst ein Verfahren zur Bildung einer Halbleitervorrichtung die Prozesse: Bereitstellung eines Haltleitersubstrats; Dotieren eines oberen Bereiches des Substrats, um eine Sourceregion zu bilden; Maskieren und Ätzen des Substrats, um einen oberen Graben zu bilden, der sich in einer y-Richtung erstreckt, so dass er nahe der Sourceregion ist; Maskieren und Ätzen des Substrats, um eine Mehrzahl von unteren Gräben zu bilden, die sich in x- und y-Richtungen erstrecken und die durch einen Mesa getrennt sind; Bilden einer Oxidschicht im bzw. am Boden und in bzw. an der Seitenwand der unteren Gräben und in bzw. an der Seitenwand des oberen Grabens; Niederschlagen eines ersten Bereiches einer leitenden oder halbleitenden Schicht auf der Oxidschicht in den unteren Gräben; und Niederschlagen eines zweiten Bereiches einer leitenden oder halbleitenden Schicht auf der ersten leitenden oder halbleitenden Schicht und den Mesas innerhalb des oberen Grabens. Bei diesen Ausführungsformen kann die Vorrichtung Kanäle enthalten, welche sich in den x-, y- und z-Richtungen erstrecken, um eine dreidimensionale Kanalstruktur zu bilden. Die Mesabreite zwischen den unteren Gräben kann eingestellt sein, um die Schwellwertspannung und die Inversionsschicht ohne Ändern des Dotierungsprofils zu steuern. Das Verfahren kann ferner die Bildung der Oxidschicht auch auf einem oberen Teil bzw. Bereich des Mesas umfassen. Das Verfahren kann die Breite der unteren Gräben in der x-Richtung bilden, um mehr zu sein als die Länge des Mesas, der benachbarte untere Gräben trennt. Das Verfahren kann die Breite der unteren Gräben bilden, um von etwa 0,01 bis etwa 10 μm zu reichen, und die Länge bilden, um von etwa 0,01 bis etwa 10 μm zu reichen. Das Verfahren kann den ersten Bereich der leitenden oder halbleitenden Schicht als einer ersten Schicht bilden, die Polysilizium enthält. Das Verfahren kann den zweiten Bereich der leitenden oder halbleitenden Schicht als einer zweiten Schicht bilden, die ein Silizid umfasst.
  • Zusätzlich zu jeder zuvor bezeichneten Modifikation kann von Durchschnittsfachleuten eine Vielzahl von anderen bzw. weiteren Variationen und alternativen Anordnungen ohne Abweichung vom Erfindungsgedanken dieser Beschreibung in Betracht gezogen werden, und die beigefügten Ansprüche dienen dem Zweck, solche Modifikationen und Anordnungen abzudecken. Während oben die Information mit Besonderheit und im Einzelnen in Verbindung mit dem beschrieben worden ist, was derzeit für die praktischsten und bevorzugtesten Aspekte gehalten wird, wird es somit für Durchschnittsfachleute ersichtlich sein, dass eine Vielzahl von Modifikationen, einschließlich, jedoch nicht eingeschränkt auf die Form, Funktion, Art und Weise des Betriebs und die Verwendung ohne Abweichung von den hier angegebenen Prinzipien und Konzepten vorgenommen werden kann. Außerdem haben Beispiele, wie sie hier verwendet sind, die Bedeutung, lediglich veranschaulichend zu sein, und sie sollten nicht als in irgendeiner Weise beschränkend ausgelegt werden.

Claims (23)

  1. Eine Halbleitervorrichtung, umfassend: ein Halbleitersubstrat, welches eine Sourceregion in einem oberen Bereich des Substrats enthält; eine Doppel-Grabenstruktur in einem oberen Bereich des Substrats, worin bzw. wobei die Doppel-Grabenstruktur eine Mehrzahl von unteren Gräben, welche sich sowohl in x- als auch in y-gerichteten Kanälen erstrecken und durch einen Mesa getrennt sind und einen oberen Graben enthält, der sich in einer y-Richtung erstreckt und der sich in einem oberen Bereich des Substrats nahe der Sourceregion befindet; eine Oxidschicht, die sich an dem Boden, der Seitenwand der unteren Gräben und der Seitenwand des oberen Grabens befindet; einen ersten Bereich einer leitenden oder halbleitenden Schicht, die sich auf der Oxidschicht in den unteren Gräben befindet; und einen zweiten Bereich einer leitenden oder halbleitenden Schicht, die sich auf der ersten leitenden Schicht und dem Mesa befindet.
  2. Die Vorrichtung nach Anspruch 1, worin bzw. wobei die Vorrichtung Kanäle enthält, die sich in x-, y- und z-Richtungen erstrecken, um eine dreidimensionale Kanalstruktur zu bilden.
  3. Die Vorrichtung nach Anspruch 1, worin bzw. wobei der obere Bereich der unteren Gräben sich in den unteren Bereich des oberen Grabens öffnet.
  4. Die Vorrichtung nach Anspruch 1, worin bzw. wobei die Oxidschicht sich außerdem auf einem oberen Bereich des Mesa befindet.
  5. Die Vorrichtung nach Anspruch 4, worin bzw. wobei der Strom durch die Doppel-Grabenstruktur in drei Dimensionen fließt.
  6. Die Vorrichtung nach Anspruch 1, worin bzw. wobei die Breite der unteren Gräben in der x-Richtung mehr ist als die Länge des Mesa, der benachbarte untere Gräben trennt.
  7. Die Vorrichtung nach Anspruch 1, worin bzw. wobei die Breite der unteren Gräben von etwa 0,01 bis etwa 10 μm reicht und die Längen von etwa 0,01 bis etwa 10 μm reicht.
  8. Die Vorrichtung nach Anspruch 1, worin bzw. wobei der erste Bereich einer leitenden oder halbleitenden Schicht eine erste Schicht bildet und der zweite Bereich einer unterschiedlichen leitenden oder halbleitenden Schicht eine zweite Schicht bildet.
  9. Die Vorrichtung nach Anspruch 8, worin bzw. wobei der erste Bereich niedergeschlagen ist, um den Mesa abzudecken, und die zweite Schicht auf der ersten Schicht niedergeschlagen ist.
  10. Eine Graben-MOSFET-Vorrichtung, die eine dreidimensionale Kanalarchitektur enthält, umfassend: ein Siliziumsubstrat mit einer epitaxialen Schicht in ihrem einen oberen Bereich, wobei die epitaxiale Region eine Sourceregion in ihrem einen oberen Bereich enthält; eine Doppel-Grabenstruktur in einem oberen Bereich des Substrats, worin bzw. wobei die Doppel-Grabenstruktur eine Mehrzahl von unteren Gräben, die sich in einer x- und y-Richtung erstrecken und die durch einen Mesa getrennt sind, und einen oberen Graben enthält, der sich in einer y-Richtung erstreckt und der sich in einem oberen Bereich des Substrats nahe der Sourceregion befindet; eine Gateoxidschicht, die sich am Boden, der Seitenwand, der unteren Gräben und der Seitenwand des oberen Grabens befindet; ein Polysilizium-Gate, welches sich auf der Oxidschicht in den unteren Gräben befindet; eine leitende Schicht, die sich auf dem Polysilizium-Gate und dem Mesa und in dem oberen Graben befindet; und eine Isolierschicht, die sich auf der leitenden Schicht in dem oberen Graben zwischen der Sourceregion befindet.
  11. Die Vorrichtung nach Anspruch 10, worin bzw. wobei die Vorrichtung Kanäle enthält, die sich in den x-, y- und z-Richtungen erstrecken, um eine dreidimensionale Kanalstruktur zu bilden.
  12. Die Vorrichtung nach Anspruch 10, worin bzw. wobei die Oxidschicht sich außerdem auf einem oberen Bereich des Mesa befindet.
  13. Die Vorrichtung nach Anspruch 12, worin bzw. wobei der Strom durch die Doppel-Grabenstruktur in drei Dimensionen fließt.
  14. Die Vorrichtung nach Anspruch 10, worin bzw. wobei die Breite der unteren Gräben in der x-Richtung mehr ist als die Länge des Mesa, der benachbarte untere Gräben trennt.
  15. Die Vorrichtung nach Anspruch 10, worin bzw. wobei die Breite der unteren Gräben von etwa 0,01 bis etwa 10 μm reicht und die Länge von etwa 0,01 bis etwa 10 μm reicht.
  16. Die Vorrichtung nach Anspruch 10, worin bzw. wobei die Mesabreite zwischen den unteren Gräben eingestellt werden kann, um die Schwellwertspannung und die Inversionsschicht ohne Ändern des Dotierungsprofils zu steuern.
  17. Die Vorrichtung nach Anspruch 10, ferner umfassend eine Abschirmungs-Oxidschicht und eine leitende Abschirmung, welche die epitaxiale Schicht umgeben.
  18. Eine Graben-MOSEET-Vorrichtung, die eine dreidimensionale Kanalarchitektur enthält, umfassend: ein Siliziumsubstrat mit einer epitaxialen Schicht in ihrem einen oberen Bereich, wobei die epitaxiale Region eine Sourceregion in ihrem einen oberen Bereich enthält, eine Doppel-Grabenstruktur in einem oberen Bereich des Substrats, worin bzw. wobei die Doppel-Grabenstruktur eine Mehrzahl von unteren Gräben, die sich in einer x- und y-Richtung erstrecken und die durch einen Mesa getrennt sind, und einen oberen Graben enthält, der sich in einer y-Richtung erstreckt und der sich in einem oberen Bereich des Substrats nahe der Sourceregion befindet, wodurch Kanäle gebildet werden bzw. sind, die sich in den x-, y- und z-Richtungen erstrecken und die eine dreidimensionale Kanalstruktur bilden, so dass Strom durch die Doppel-Grabenstruktur in drei Dimensionen fließt; eine Gateoxidschicht, die sich am Boden, der Seitenwand der unteren Gräben und der Seitenwand des oberen Grabens befindet; ein Polysilizium-Gate, welches sich auf der Oxidschicht in den unteren Gräben befindet; eine leitende Schicht, die sich auf dem Polysilizium-Gate und dem Mesa und in dem oberen Graben befindet; und eine Isolierschicht, die sich auf der leitenden Schicht in dem oberen Graben zwischen der Sourceregion befindet.
  19. Die Vorrichtung nach Anspruch 10, worin bzw. wobei die Oxidschicht sich außerdem auf einem oberen Bereich des Mesa befindet.
  20. Die Vorrichtung nach Anspruch 10, worin bzw. wobei die Breite der unteren Gräben in der x-Richtung mehr ist als die Länge des Mesa, der benachbarte untere Gräben trennt.
  21. Die Vorrichtung nach Anspruch 10, worin bzw. wobei die Breite der unteren Gräben von etwa 0,01 bis etwa 10 μm reicht und die Länge von etwa 0,01 bis etwa 10 μm reicht.
  22. Die Vorrichtung nach Anspruch 10, worin bzw. wobei die Mesabreite zwischen den unteren Gräben eingestellt werden kann, um die Schwellwertspannung und die Inversionsschicht ohne Ändern des Dotierungsprofils zu steuern.
  23. Die Vorrichtung nach Anspruch 10, ferner umfassend eine Abschirmungs-Oxidschicht und eine leitende Abschirmung, welche die epitaxiale Schicht umgeben.
DE112010002354T 2009-06-08 2010-06-07 3D-Kanalarchitektur für Halbleitervorrichtungen Ceased DE112010002354T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/480,065 US8072027B2 (en) 2009-06-08 2009-06-08 3D channel architecture for semiconductor devices
US12/480,065 2009-06-08
PCT/US2010/037656 WO2010144375A2 (en) 2009-06-08 2010-06-07 3d channel architecture for semiconductor devices

Publications (1)

Publication Number Publication Date
DE112010002354T5 true DE112010002354T5 (de) 2012-08-30

Family

ID=43300132

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010002354T Ceased DE112010002354T5 (de) 2009-06-08 2010-06-07 3D-Kanalarchitektur für Halbleitervorrichtungen

Country Status (5)

Country Link
US (1) US8072027B2 (de)
KR (1) KR101357620B1 (de)
CN (1) CN102449770B (de)
DE (1) DE112010002354T5 (de)
WO (1) WO2010144375A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818743B2 (en) 2013-06-21 2017-11-14 Infineon Technologies Americas Corp. Power semiconductor device with contiguous gate trenches and offset source trenches
US10622476B2 (en) 2017-12-27 2020-04-14 Samsung Electronics Co., Ltd. Vertical field effect transistor having two-dimensional channel structure

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4379305A (en) 1980-05-29 1983-04-05 General Instrument Corp. Mesh gate V-MOS power FET
US4541001A (en) * 1982-09-23 1985-09-10 Eaton Corporation Bidirectional power FET with substrate-referenced shield
US4673962A (en) 1985-03-21 1987-06-16 Texas Instruments Incorporated Vertical DRAM cell and method
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5315142A (en) 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
US5326711A (en) * 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
US5670803A (en) 1995-02-08 1997-09-23 International Business Machines Corporation Three-dimensional SRAM trench structure and fabrication method therefor
US5705409A (en) 1995-09-28 1998-01-06 Motorola Inc. Method for forming trench transistor structure
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6281547B1 (en) 1997-05-08 2001-08-28 Megamos Corporation Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask
DE19743342C2 (de) 1997-09-30 2002-02-28 Infineon Technologies Ag Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
US6081009A (en) 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
DE19808348C1 (de) 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP4534303B2 (ja) 2000-04-27 2010-09-01 富士電機システムズ株式会社 横型超接合半導体素子
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
DE10324754B4 (de) 2003-05-30 2018-11-08 Infineon Technologies Ag Halbleiterbauelement
US7393749B2 (en) 2005-06-10 2008-07-01 Fairchild Semiconductor Corporation Charge balance field effect transistor
US7547637B2 (en) * 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7492005B2 (en) 2005-12-28 2009-02-17 Alpha & Omega Semiconductor, Ltd. Excessive round-hole shielded gate trench (SGT) MOSFET devices and manufacturing processes
US7452777B2 (en) * 2006-01-25 2008-11-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFET structure and method of manufacture
CN201107811Y (zh) * 2006-12-12 2008-08-27 哈尔滨理工大学 有机光电三极管
KR100827529B1 (ko) 2007-04-17 2008-05-06 주식회사 하이닉스반도체 다중채널을 갖는 반도체 소자 및 그의 제조 방법
EP2172494A1 (de) 2008-10-03 2010-04-07 Ineos Europe Limited Verfahren

Also Published As

Publication number Publication date
WO2010144375A3 (en) 2011-03-03
WO2010144375A2 (en) 2010-12-16
US8072027B2 (en) 2011-12-06
KR101357620B1 (ko) 2014-02-03
KR20120016268A (ko) 2012-02-23
US20100308402A1 (en) 2010-12-09
CN102449770A (zh) 2012-05-09
CN102449770B (zh) 2015-02-04

Similar Documents

Publication Publication Date Title
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011082289B4 (de) Verfahren zur Herstellung einer SiC-Halbleitervorrichtung
DE112005003584B4 (de) Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE112004002310B4 (de) Trench-Metalloxid-Halbleiter-Feldeffekttransistor mit geschlossenen Zellen und Verfahren zum Herstellen
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102012105685B4 (de) Halbleiterbauelement mit Spannungskompensationsstruktur
DE102009010174B9 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE10220810B4 (de) Halbleiterbauteil
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102014118227A1 (de) Verfahren zur herstellung einer halbleiterstruktur und halbleiterstruktur
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE102007060837A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112004001846B4 (de) LDMOS-Transistor
DE102013102491A1 (de) Halbleitervorrichtung mit hilfsstruktur und verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEA, DE

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEA, DE

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

R012 Request for examination validly filed

Effective date: 20130912

R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final