DE19840402A1 - Verfahren zum Herstellen einer Struktur eines DMOS-Leistungselementes und Struktur eines DMOS-Leistungselementes mit N-Kanal - Google Patents

Verfahren zum Herstellen einer Struktur eines DMOS-Leistungselementes und Struktur eines DMOS-Leistungselementes mit N-Kanal

Info

Publication number
DE19840402A1
DE19840402A1 DE19840402A DE19840402A DE19840402A1 DE 19840402 A1 DE19840402 A1 DE 19840402A1 DE 19840402 A DE19840402 A DE 19840402A DE 19840402 A DE19840402 A DE 19840402A DE 19840402 A1 DE19840402 A1 DE 19840402A1
Authority
DE
Germany
Prior art keywords
layer
substrate
region
conductivity type
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19840402A
Other languages
English (en)
Other versions
DE19840402C2 (de
Inventor
Daniel S Calafut
Steven P Sapp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19840402A1 publication Critical patent/DE19840402A1/de
Application granted granted Critical
Publication of DE19840402C2 publication Critical patent/DE19840402C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft Halbleiterschaltungselemente und spezieller die Verwendung eines symmetrischen tiefliegenden Implantationsstoffes zum Vorsehen einer Durchgreifsperre, um die Möglichkeit, daß DMOS-Leistungselemente unerwünscht einschalten, erheblich zu ver­ ringern.
Die Technologie der doppeldiffundierten Metalloxidhalbleiter (DMOS; Double-diffused Me­ tal Oxide Semiconductor) ist bei Anwendungen mit Leistungsbauteilen weit verbreitet.
Bei einem diskreten, vertikalen DMOS-Bauteil bildet das Substrat üblicherweise den Drain- Anschluß, wobei der MOSFET in eine Epitaxieschicht eingebaut wird, die auf dem Substrat ausgebildet ist. Es gibt jedoch Fälle, insbesondere bei Anwendungen mit eingebettetem DMOS, bei dem eine vergrabene Schicht in der integrierten Schaltungsstruktur die Rolle des "Substrats" spielt. In diesem Fall kann das Substrat entweder ein p- oder ein n-Typ sein und aufgrund der vergrabenen Schicht dennoch ein integriertes DMOS-Bauteil tragen.
Fig. 1A zeigt ein konventionelles DMOS-Bauteil im Querschnitt, das eine vergrabene n⁺-Schicht 100, die üblicherweise in einem p⁻-Substrat (nicht gezeigt) ausgebildet ist, und eine n⁻-Epitaxieschicht 102 aufweist, die in der vergrabenen n⁺-Schicht 100 ausgebildet ist. Die n⁺/n⁻-Schichten 100/102 dienen als Drain des vertikalen DMOS-Bauteils, wobei der Drain­ kontakt (nicht gezeigt) üblicherweise auf der n⁻-Epitaxieschicht 102 hergestellt wird. Ein dop­ peldiffundierter Körperbereich (oder Mulde) 104 des p-Typs dient als der Kanal des Bauteils. Ein Gatebereich, der eine Gateelektrode 102 aus Polysilizium mit einem entsprechenden Mu­ ster aufweist, und ein darunter liegendes Gateoxid 107, das das Polysiliziumgate 106 von dem Kanalbereich 104 trennt, bilden das Kanalmodulationselement in der MOSFET-Struktur. Die Source des Bauteils wird von n⁺-Diffusionsbereichen 108 vorgesehen. Sourcebereiche 108 werden von einer Metallverbindungsstruktur 110 kontaktiert, die durch eine dielektrische Zwischenschicht 112, üblicherweise Borphosphorsilikatglas (BPSG), gegenüber dem Polysi­ lizium-Gatematerial 106 isoliert wird.
Wie von Hu et al. in "Second Breakdown of Vertical Power MOSFETs", IEEE, Nr. 8, Aug. 1982, S. 1287-1293 erörtert, ist eines der Probleme bei der DMOS-Technologie, wenn sie zum Ansteuern großer induktiver Lasten, wie Motoren oder lange Übertragungsleitungen, eingesetzt wird, daß die während des Bauteilbetriebs erzeugten Einschwingwellen Störele­ mente aktivieren können, die bei dieser Topologie naturgemäß vorkommen, und das Bauteil so schalten können, daß es zerstört wird.
Für das Bauteil der Fig. 1A zeigt Fig. 1B in Schnittdarstellung die wichtigsten Störelemente; das Ersatzschaltbild ist in Fig. 1C gezeigt.
Im folgenden ist eine Folge von Ereignissen umrissen, die zu einer Störung des DMOS- Bauteils führen können: Das Bauteil wird von einer Gatespannung eingeschaltet, die den Stromfluß durch den Schaltkreis startet. Bei einem bestimmten Punkt wird das Bauteil abge­ schaltet, wodurch sich ein hochohmiger Pfad durch den MOSFET ergibt. Im Idealfall würden alle Ströme versiegen. Wie oben erwähnt, hat jedoch bei bestimmten Anwendungen die Last eine hohe Induktivität, und ihre Spannung folgt der Beziehung -L di/dt. Dadurch, daß ein endlicher Strom durch einen praktisch unendlichen Widerstand gezwungen wird, entwickelt sich eine Spannung, welche die Durchbruchspannung des MOSFET überschreitet, und das Bauteil beginnt, über einen Lawinen-Durchbruchmechanismus einen sehr großen Strom zu leiten. Dieser Strom baut interne Vorspannungen innerhalb der Bauteilstruktur auf, mit der Folge, daß der parasitäre Bipolartransistor aktiviert wird. In diesem Fall wird die maximale Haltespannung des MOSFET, die üblicherweise als seine Durchbruchsspannung bezeichnet wird, um 20 bis 30% reduziert, und sein Leitzustand ist nicht mehr steuerbar, was zur thermi­ schen Instabilität und schließlich zur Zerstörung des Bauteils führt.
Eine Art, dieses Problem zu vermeiden, ist, die Induktionsspannung mit irgendeiner Art Gleichrichtereinrichtung, die während des Lawinen-Durchbruchmodus einschaltet, extern zu "klemmen", wodurch der Induktionsstrom effektiv umgeleitet wird.
Eine andere Lösung dieses Problems besteht darin, das Problem auf der Bauteilebene anzuge­ hen, wie es die vorliegende Erfindung vorschlägt. Ein Bauteil, das so aufgebaut ist, daß es den zerstörenden Latch-Up-Zustand (der zum zweiten Durchbruch führt) vermeidet, der oben be­ schrieben wurde, wird als "resistent" bezeichnet.
Die vorliegende Erfindung sieht eine Strukturverbesserung für einen herkömmlichen DMOS- Prozeßablauf vor, um dem bekannten Problem des Latch-Up-Zustand zu begegnen. Die zu­ sätzlichen Schritte umfassen eine symmetrische "tiefliegende" Implantation und einen zusätz­ lichen thermischen Schritt, um Siliziumschäden zu entfernen und die ionisierten Dotierungs­ stoffe richtig zu verteilen. Der Zweck der Implantation ist, einen niederohmigen Basisbereich innerhalb des parasitären Bipolartransistors zu erzeugen, um zu verhindern, daß das Bauteil bei hohen Strömen aktiviert wird. Bezüglich der Schaltkreiseigenschaften ist das Ziel, den Spannungsabfall am Knoten Vx in Fig. 1C während des Lawinendurchbruchs zu verringern. Diese Struktur unterdrückt das Phänomen des Durchgreifdurchbruchs, das auch die Nenn­ spannung des Bauteils senken kann.
Die Erfindung ist im folgenden anhand bevorzugter Ausführungsformen mit Bezug auf die Zeichnungen näher erläutert. In den Figuren zeigt:
Fig. 1A eine Schnittdarstellung einer üblichen Struktur eines üblichen DMOS- Leistungselementes;
Fig. 1B ist eine Schnittdarstellung der wichtigsten Störelemente der DMOS-Struktur der Fig. 1A;
Fig. 1C ist ein Ersatzschaltbild der DMOS-Struktur der Fig. 1A;
Fig. 2A-2G zeigen Schnittdarstellungen einer Folge von Schritten zum Herstellen einer Struktur für ein resistentes DMOS-Leistungselement gemäß der vorliegenden Erfindung;
Fig. 3 ist eine Schnittdarstellung, welche das Einbringen des Dotierungsstrahls unter einem Winkel zur Normalen der Waferoberfläche gemäß der vorliegenden Er­ findung zusammen mit dem resultierenden Dotierungsprofil zeigt.
Der Prozeßablauf zum Herstellen einer Struktur eines "resistenten" DMOS-Leistungselementes mit n-Kanal gemäß der vorliegenden Erfindung ist im folgenden anhand der geschnittenen Teilansichten erläutert, die in den Fig. 2A bis 2F gezeigt sind. Während spezifische Prozeßpa­ rameter nicht in allen Fällen angegeben werden, wird der Fachmann verstehen, daß die Grundsätze der Erfindung unabhängig von diesen Parametern anwendbar sind, die sich ab­ hängig von der spezifischen integrierten Schaltungsstruktur, die gerade hergestellt wird, ver­ ändern. Der Fachmann wird auch verstehen, daß dann, wenn ein bestimmter konventioneller Prozeßschritt beschrieben wird, jede von vielen herkömmlichen Verarbeitungstechniken ein­ gesetzt werden kann, mit der man dasselbe Ergebnis erhält.
Wie in Fig. 2A gezeigt, beginnt eine Ausführungsform eines Herstellungsverfahrens gemäß der vorliegenden Erfindung mit der Ausbildung einer n⁻-Epitaxieschicht 200 auf einem Halb­ leitersubstrat (nicht gezeigt), das ein p- oder n-Material sein kann. Üblicherweise werden Feld­ oxid-Isolationsbereiche 202, die ungefähr 8.250 Å dick sind, und Gateoxid 204, das unge­ fähr 400 Å dick ist, auf der Epitaxieschicht 200 ausgebildet.
Als nächstes wird, wie in Fig. 2B gezeigt, eine Schicht aus Polysilizium 206, die ungefähr 5500 Å dick ist, über der gesamten Struktur aufgebracht und mit einem n-Dotierungsstoff, z. B. Phosphor, bis auf einen gewünschten Dotierungspegel dotiert. Das Polysilizium wird dann thermisch oxidiert, um eine Überzugsschicht aus Siliziumdioxid 208 zu bilden. Alterna­ tiv kann die Siliziumdioxidschicht 208 durch chemisches Aufdampfen (CVD; Chemical vapor deposition) ausgebildet werden. Anschließend wird eine Photoresist-Maske (nicht gezeigt) auf der Oxidschicht 208 ausgebildet, und der Stapel wird anisotrop geätzt, um Teile der n⁻-Epitaxieschicht freizulegen, und Polysiliziumbereiche 206 mit darüberliegendem Siliziumdi­ oxid 208 und darunterliegendem Feldoxid 202 oder Gateoxid 204 abzugrenzen, siehe Fig. 2C. Anschließend wird in die freiliegenden Bereiche der Epitaxieschicht 200 Bor implantiert und thermisch eindiffundiert, um p-Muldenbereiche 210 zu definieren. Übliche Spitzenkonzentra­ tionen für p-Muldenbereiche 210 liegen in der Größenordnung von 8 × 1016 bis 1018 Ato­ me/cm3. Das Bor wird üblicherweise mit einer Energie von ungefähr 50 bis 150 KeV einge­ bracht.
Als nächstes wird ein n-Dotierungsstoff, wie Arsen, in die p-Muldenbereiche 210 implantiert, wie in Fig. 2D gezeigt, um n⁺-Bereiche 212 in den p-Mulden 210 auszubilden. Diese hochdo­ sierte Implantation bringt etwa 5 × 1015 Atome/cm2 ein.
Als nächstes wird, wie in Fig. 2E gezeigt, eine Schicht aus Niedertemperaturoxid (LTO; Low Temperature Oxide) aufgebracht und anisotrop geätzt, um Oxid-Seitenwand- Abstandsschichten 216 neben den gestapelten Polystrukturen herzustellen. Bei der vorliegen­ den Erfindung wird dann ein als Durchgreifsperre dienender Dotierungsstoff symmetrisch implantiert, um in den p-Muldenbereichen unter dem n⁺-Übergang der Sourcebereiche 212 p⁺-Durchgreif-Sperrbereiche 214 zu bilden. Die Störstellenkonzentration für die Dotierungsstoffe der Durchgreif-Sperre 214 haben Spitzenwerte von ungefähr 8 × 1018 bis 3 × 1019 Atome/cm3. Der Dotierungsstoff für die Durchgreifsperre ist vorzugsweise Bor, das mit einer Energie von ungefähr 140 KeV eingebracht wird.
Nach der oben beschriebenen Implantation der Durchgreifsperre geht der Prozeßablauf mit der Ausbildung der Sourcekontakte weiter. Die Sourcekontakte können wie oben in Verbin­ dung mit Fig. 1A beschrieben hergestellt werden, wobei ein p⁺-Dotierungsstoff verwendet wird, um den üblichen stark dotierten Body-Bereich zu bilden, gefolgt von der Ausbildung einer Kontaktschicht aus Aluminium. Bei der bevorzugten Ausführungsform der vorliegenden Erfindung wird jedoch nach der Implantation der Durchgreifsperre eine Photoresist-Maske über der Struktur der Fig. 2E ausgebildet, die einen mittleren Teil des n⁺-Sourcebereiches 212 freiläßt. Die Maske wird dann dazu verwendet, durch den n⁺-Sourcebereich 212 bis zu dem Durchgreif-Sperrbereich 214 und vorzugsweise zu der Spitzenkonzentration des Durchgreif- Sperrbereiches 214 mit einem reaktiven Ionenätzverfahren (RIE) anisotrop zu ätzen. Die Maske wird anschließend abgestreift, und eine Schicht aus Aluminium wird aufgebracht und geätzt, um einen Aluminiumkontakt zu dem n⁺-Sourcebereich 212 und dem Durchgreif- Sperrbereich 214 herzustellen. Dem folgt die Ablagerung einer Überzugsschicht 220 aus ei­ nem Passivierungsmaterial, z. B. Nitrid, woraus sich schließlich die in Fig. 2F gezeigte Struk­ tur ergibt.
Ein Fachmann wird verstehen, daß die Grundsätze der Erfindung auch auf DMOS-Bauteile mit p-Kanal angewendet werden können. Bei einer Ausführungsform eines solchen Bauteils mit p-Kanal umfaßt der n-Implantationsstoff für die Durchgreifsperre Phosphor, das in einem zweistufigen Verfahren implantiert wird: eine erste LDD-Implantation (Drain-Prozeß mit ge­ ringer Dotierung) mit einer Spitzenkonzentration von etwa 8 × 1014 Atome/cm3, die mit etwa 200 bis 220 KeV eingebracht werden, und eine zweite flache Implantation mit einer Spitzen­ konzentration von etwa 5 × 1015 Atome/cm3, die bei etwa 60 KeV eingebracht werden.
Die vorliegende Erfindung sieht also eine zusätzliche Ionenimplantation und einen thermi­ schen Zyklus vor, um einen Durchgreif-Sperrbereich mit geringem spezifischem Widerstand innerhalb der BJT-Struktur (BJT = bipolarer Sperrschichttransistor) zu entwickeln. Der Durchgreif-Sperrbereich reduziert sowohl den ohmschen Spannungsabfall, wenn Strom fließt, als auch die resultierende Erwärmung des Gitters als Folge dieses Stroms, die beide zu dem Latch-Up-Problem beitragen.
Die Implantation muß so gestaltet sein, daß sie tief genug ist, um unter die flachen n⁺-Übergänge zu gelangen, welche die Source Drain/Drain-Bereiche des Bauteils bilden. Eine weitere Eigenschaft der Implantation ist, daß der Dotierungs-Störstellenstrahl unter einem Winkel zur Normalen auf die Oberfläche des Wafers gerichtet wird. Der Dotierungsstrahl ist zusammen mit dem resultierenden Profil in Fig. 3 gezeigt.
Sowohl im Prozeß als auch in der Bauteilsimulation wurde nachgewiesen, daß der Einsatz der starken Substratimplantation gemäß der vorliegenden Erfindung, wie auch oben beschrieben, die Möglichkeit eines unbeabsichtigten Einschaltens des Bauelementes stark reduziert. Diese Struktur liefert auch ein Mittel zum Unterdrücken des Durchgreifdurchbruchs, der auch die Nennspannung des Bauteils senken könnte.
Man sollte verstehen, daß zahlreiche Alternativen der hier beschriebenen Ausführungsform der Erfindung bei der Umsetzung der Erfindung eingesetzt werden können. Während die Aus­ führungsform der Erfindung im Bezug auf ein Bauteil mit N-Kanal beschrieben wurde, wird der Fachmann z. B. verstehen, daß die Grundsätze der Erfindung auch auf Bauteile mit P- Kanal anwendbar sind, wenn die Art der Ionen und andere relevante Prozeßeinstellungen ge­ eignet verändert werden, die aus dem Stand der Technik bekannt sind. Der Fachmann wird ferner verstehen, daß die Grundsätze der Erfindung auch auf den Fall anwendbar sind, daß das Substrat den Drainanschluß des Bauteils bildet, sowie auf den Fall, daß die Rolle des Sub­ strats von einer vergrabenen Schicht in dem IC-Substrat gebildet wird. Die folgenden Ansprü­ che definieren den Bereich der Erfindung, und Verfahren und Strukturen innerhalb des Be­ reichs der Ansprüche und deren Äquivalente sind von der Erfindung umfaßt.

Claims (7)

1. Verfahren zum Herstellen einer DMOS-Leistungselementstruktur in einem Halbleiter­ substrat, das einen ersten Leitfähigkeitstyp hat, mit folgenden Verfahrensschritten:
Ausbilden einer dielektrischen Gateschicht auf dem Substrat;
Ausbilden einer Schicht aus leitendem Material auf der dielektrischen Gate­ schicht;
Ausbilden einer dielektrischen Schicht auf der Schicht aus leitendem Material;
Ätzen der dielektrischen Schicht, der Schicht aus leitendem Material und der dielektrischen Gate-Schicht, um einen Teil des Substrats freizulegen;
Einbringen eines Dotierungsstoffes eines zweiten Leitfähigkeitstyps, der zum ersten Leitfähigkeitstyp entgegengesetzt ist, in den freiliegenden Teil des Sub­ strates, um einen Muldenbereich in dem Substrat auszubilden, der den zweiten Leitfähigkeitstyp aufweist;
Einbringen eines Dotierungsstoffes des ersten Leitfähigkeitstyps in den Mul­ denbereich, um einen Source-Bereich in dem Muldenbereich auszubilden;
Einbringen eines Dotierungsstoffes des zweiten Leitfähigkeitstyp in das Sub­ strat mit einer Energie, die ausreicht, um einen Durchgreif-Sperrbereich des zweiten Leitfähigkeitstyps in dem Substrat unter dem Sourcebereich auszubil­ den.
2. Verfahren nach Anspruch 1, bei dem der erste Leitfähigkeitstyp der n-Typ ist und der zweite Leitfähigkeitstyp der p-Typ ist.
3. Verfahren nach Anspruch 1 oder 2 mit folgenden weiteren Schritten:
Ätzen durch den Source-Bereich, um einen Teil des Durchgreif-Sperrbereichs freizulegen; und
Ausbilden einer leitenden Kontaktschicht, welche den Source-Bereich und den freiliegenden Teil des Durchgreif-Sperrbereichs kontaktiert.
4. Verfahren zum Herstellen eines DMOS-Leistungselementes mit einem n-Kanal in ei­ nem Silizium-Halbleitersubstrat des n-Typs mit folgenden Verfahrensschritten:
Ausbilden einer Gate-Oxidschicht auf dem Substrat;
Ausbilden einer Polysiliziumschicht auf der Gate-Oxidschicht;
Ausbilden einer Silizium-Dioxidschicht auf der Polysiliziumschicht;
Ätzen der Silizium-Dioxidschicht, der Polysiliziumschicht und der Gate- Oxidschicht, um einen Teil des n-Substrates freizulegen;
Implantieren eines p-Dotierungsstoffes in den freiliegenden Teil des Substra­ tes, um in dem Substrat einen p-Muldenbereich auszubilden;
Implantieren eines n-Dotierungsstoffes in den p-Bereich, um einen n-Source- Bereich in dem p-Muldenbereich auszubilden;
Ausbilden einer Seitenwandabstandsschicht aus Oxid an den Seitenwänden der geätzten Polysiliziumschicht; und
Einbringen eines p-Dotierungsstoffes in das freiliegende Substrat mit einer Energie, die ausreichend ist, um einen p-Durchgreif-Sperrbereich unter dem Sourcebereich in dem Substrat auszubilden.
5. DMOS-Leistungselementstruktur, die in einem Halbleitersubstrat ausgebildet ist, das einen ersten Leitfähigkeitstyp hat, mit folgenden Merkmalen:
einen Muldenbereich, der einen zweiten Leitfähigkeitstyp hat, welcher zum er­ sten Leitfähigkeitstyp entgegengesetzt ist, wobei der Muldenbereich in dem Substrat ausgebildet ist, einen mittleren Abschnitt und einen Umfangsabschnitt aufweist;
eine stapelförmige Gate-Struktur, die auf dem Substrat ausgebildet ist und sich über den Umfangsabschnitt des Muldenbereichs erstreckt, wobei die stapel­ förmige Gate-Struktur eine Schicht aus einem dielektrischen Gate-Material, ei­ ne Schicht aus einem leitenden Material, die auf dem dielektrischen Gate- Material ausgebildet ist, und eine Schicht aus dielektrischem Material, die auf der Schicht aus dem leitenden Material ausgebildet ist, umfaßt;
einen Source-Bereich, der den ersten Leitfähigkeitstyp hat und in dem mittle­ ren Abschnitt des Muldenbereichs ausgebildet ist; und
einen Durchgreif-Sperrbereich, der den zweiten Leitfähigkeitstyp hat und in dem Muldenbereich unter dem Source-Bereich ausgebildet ist.
6. DMOS-Leistungselementstruktur nach Anspruch 5, bei der der erste Leitfähigkeitstyp der n-Typ ist und der zweite Leitfähigkeitstyp der p-Typ ist.
7. DMOS-Leistungselementstruktur mit einem n-Kanal, die in einem n-Silizium- Halbleitersubstrat ausgebildet ist, mit folgenden Merkmalen:
einen p-Muldenbereich, der in dem Substrat ausgebildet ist, wobei der Mul­ denbereich einen mittleren Abschnitt und einen Umfangsabschnitt aufweist;
eine stapelförmige Gate-Struktur, die auf dem Substrat ausgebildet ist und sich über den Umfangsabschnitt des Muldenbereichs erstreckt, wobei die stapel­ förmige Gatestruktur eine Schicht aus Gate-Oxid, eine Schicht aus Polysilizi­ um, die auf der Gate-Oxidschicht ausgebildet ist, und eine Schicht aus Silizi­ um-Dioxid, die auf der Polysiliziumschicht ausgebildet ist, umfaßt;
einen n-Source-Bereich, der in dem mittleren Abschnitt des Muldenbereichs ausgebildet ist; und
einen p-Durchgreif-Sperrbereich, der in dem Muldenbereich unter dem Source­ bereich ausgebildet ist.
DE19840402A 1997-12-12 1998-09-04 Verfahren zum Herstellen einer Struktur eines DMOS-Leistungselementes und Struktur eines DMOS-Leistungselementes Expired - Fee Related DE19840402C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US99014197A 1997-12-12 1997-12-12

Publications (2)

Publication Number Publication Date
DE19840402A1 true DE19840402A1 (de) 1999-07-22
DE19840402C2 DE19840402C2 (de) 2003-07-31

Family

ID=25535815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19840402A Expired - Fee Related DE19840402C2 (de) 1997-12-12 1998-09-04 Verfahren zum Herstellen einer Struktur eines DMOS-Leistungselementes und Struktur eines DMOS-Leistungselementes

Country Status (3)

Country Link
US (1) US6153473A (de)
KR (1) KR100276745B1 (de)
DE (1) DE19840402C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002058159A2 (en) * 2000-12-06 2002-07-25 Fairchild Semiconductor Corporation Mos-gated power device with doped polysilicon body and process for forming same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303410B1 (en) * 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
US6395611B1 (en) * 1998-11-04 2002-05-28 Agere Systems Guardian Corp. Inductor or low loss interconnect and a method of manufacturing an inductor or low loss interconnect in an integrated circuit
US6346726B1 (en) * 1998-11-09 2002-02-12 International Rectifier Corp. Low voltage MOSFET power device having a minimum figure of merit
EP1058303A1 (de) * 1999-05-31 2000-12-06 STMicroelectronics S.r.l. Herstellung einer VDMOS-Struktur mit verminderten parasitären Effekten
US6509241B2 (en) * 2000-12-12 2003-01-21 International Business Machines Corporation Process for fabricating an MOS device having highly-localized halo regions
KR100612072B1 (ko) * 2004-04-27 2006-08-14 이태복 고 내압용 반도체 소자 및 그 제조방법
US7125777B2 (en) * 2004-07-15 2006-10-24 Fairchild Semiconductor Corporation Asymmetric hetero-doped high-voltage MOSFET (AH2MOS)
US7303947B1 (en) * 2005-07-13 2007-12-04 Lockheed Martin Corporation Source bridge for cooling and/or external connection
CN102005472B (zh) * 2009-08-31 2013-11-06 比亚迪股份有限公司 一种功率半导体器件的制造方法
US9633857B1 (en) 2016-03-31 2017-04-25 Globalfoundries Inc. Semiconductor structure including a trench capping layer and method for the formation thereof
KR102495452B1 (ko) 2016-06-29 2023-02-02 삼성전자주식회사 반도체 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
DE3016749A1 (de) * 1980-04-30 1981-11-05 Siemens AG, 1000 Berlin und 8000 München Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung
US4598461A (en) * 1982-01-04 1986-07-08 General Electric Company Methods of making self-aligned power MOSFET with integral source-base short
US4516143A (en) * 1982-01-04 1985-05-07 General Electric Company Self-aligned power MOSFET with integral source-base short and methods of making
US4587713A (en) * 1984-02-22 1986-05-13 Rca Corporation Method for making vertical MOSFET with reduced bipolar effects
EP0255970B1 (de) * 1986-08-08 1993-12-15 Philips Electronics Uk Limited Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate
JPH0834311B2 (ja) * 1987-06-10 1996-03-29 日本電装株式会社 半導体装置の製造方法
US5173435A (en) * 1987-11-11 1992-12-22 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
JPH0734474B2 (ja) * 1988-03-03 1995-04-12 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔの製造方法
US4853345A (en) * 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
US4985740A (en) * 1989-06-01 1991-01-15 General Electric Company Power field effect devices having low gate sheet resistance and low ohmic contact resistance
US5155052A (en) * 1991-06-14 1992-10-13 Davies Robert B Vertical field effect transistor with improved control of low resistivity region geometry
DE4137341C1 (de) * 1991-11-13 1993-04-29 Siemens Ag, 8000 Muenchen, De
US5795793A (en) * 1994-09-01 1998-08-18 International Rectifier Corporation Process for manufacture of MOS gated device with reduced mask count
KR0175276B1 (ko) * 1996-01-26 1999-02-01 김광호 전력반도체장치 및 그의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002058159A2 (en) * 2000-12-06 2002-07-25 Fairchild Semiconductor Corporation Mos-gated power device with doped polysilicon body and process for forming same
US6602768B2 (en) 2000-12-06 2003-08-05 Fairchild Semiconductor MOS-gated power device with doped polysilicon body and process for forming same
WO2002058159A3 (en) * 2000-12-06 2003-08-28 Fairchild Semiconductor Mos-gated power device with doped polysilicon body and process for forming same

Also Published As

Publication number Publication date
DE19840402C2 (de) 2003-07-31
KR100276745B1 (ko) 2001-03-02
US6153473A (en) 2000-11-28
KR19990062497A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE102008064728B4 (de) Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements
DE69602114T2 (de) Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE69618285T2 (de) Quasi-vertikaler DMOS in MOS- oder BICMOS-Verfahren mit hohem Wirkungsgrad
DE112005003584B4 (de) Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
EP1151478A1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE10328577A1 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE102004036330A1 (de) Integriertes Fet- und Schottky-Bauelement
DE19747159A1 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE3786785T2 (de) Verfahren zur herstellung von mos-bauelementen für integrierte schaltungen.
DE69130624T2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren für integrierte Schaltungen
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE19840402C2 (de) Verfahren zum Herstellen einer Struktur eines DMOS-Leistungselementes und Struktur eines DMOS-Leistungselementes
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee