DE1948052C3 - Feldeffekt-Transistor - Google Patents
Feldeffekt-TransistorInfo
- Publication number
- DE1948052C3 DE1948052C3 DE19691948052 DE1948052A DE1948052C3 DE 1948052 C3 DE1948052 C3 DE 1948052C3 DE 19691948052 DE19691948052 DE 19691948052 DE 1948052 A DE1948052 A DE 1948052A DE 1948052 C3 DE1948052 C3 DE 1948052C3
- Authority
- DE
- Germany
- Prior art keywords
- source
- drain
- substrate
- protective ring
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims description 35
- 230000001681 protective effect Effects 0.000 claims description 22
- 238000009413 insulation Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft einen Feldeffekt-Transistor, bestehend aus einem Halbleitersubstrat eines ersten
und zwei in die Substratoberfläche eingebrachten, Source und Drain bildenden Zonen eines zweiten
Leitungstyps, einer über dem Stromkanal isoliert aufgebrachten Gate-Elektrode und aus einer die Substratoberfläche
bedeckenden und darin eine Inversionsichicht hervorrufenden Isolationsschicht, bei dem
Source und Drain von einer gleichfalls in die Substratoberflächc
eingebrachten, als Schutzring dienenden Zone umgeben sind.
Es ist bekannt, daß an Oberflächen von Halbleitern infolge von elektrischen Ladungen in einer die Oberfläche
des Halbleiters bedeckenden Isolationsschicht eine Inversion, d. h. eine Umwandlung von n- zu p-Leitung,
oder umgekehrt, erfolgen kann. Beispielsweise bewirkt eine Isolationsschicht aus Siliziumdioxyd auf
einem p-leitenden Siliziumsubstrat eine Inversion der Substratoberfläche zur η-Leitung. In ähnlicher Weise
hat eine Isolationsschicht aus Aluminiumoxyd auf einem η-leitenden Siliziumsubstrat zur Folge, daß in
der nächsten Nachbarschaft der Oberfläche eine Um-Wandlung von n- zu p-Leitung eintritt.
Es sind verschiedene Mittel und Wege bekannt, den Inversionseffekt an der Oberfläche von Halbleitern
auszuschalten.
So ist beispielsweise aus der USA.-Patentschrift
ίο 3 400 383 ein Feldeffekt-Transistor bekannt, bei dem
die einem ersten Leitungstyp angehörenden, die Drain und Source bildenden Zonen von einer gleichfalls in
die Substratoberfläche eingebrachten, als Schutzring dienenden Zone des zweiten Leitungstyps umgeben
sind.
Diese Methode, nämlich eine zusätzliche Zone des zur Inversionsschicht entgegengesetzten Leitungstyps
in die Oberfläche einzudiffundieren, um so eine Inversionsschicht zu verhindern, ist nachteilig, da ein zu-
»0 sätzlicher Diffusionsschritt erforderlich ist. Dieser
Nachteil ist besonders bei der Herstellung von Feldeffekt-Transistoren schwerwiegend, da hier auf das
einfache, lediglich einen Diffusionsprozeß für Zonen eines Leitungstyps erfordernde Herstellungsverfahren
»5 Wert gelegt wird.
Bei einem anderen Vorschlag werden auf bestimmte Oberflächenteile der das Halbleitersubstrat bedeckenden
Isolationsschicht Metallschichten aufgebracht, die beim Anlegen geeigneter Potentiale die in ihrer Um-
gebung liegenden Inversionsschichten beeinflussen. Hierbei erweist es sich als nachteilig, daß die aufgebrachten
metallischen Zonen Leitungsführungsschwierigkeiten und unerwünschte kapazitive Effekte mit
sich bringen.
Insbesondere bei aus Silizium hergestellten Feldeffekt-Transistoren
des Verarmungstyps mit n-leitenden Zonen als Source und Drain wirft die Inversion
außerordentlich schwierige Probleme auf, da hier die Oberflächen-Leckströrne in der Inversionsschicht an
der Grenzschicht zwischen Halbleiter und Isolationsschicht besonders ausgeprägt sind.
Es ist die Aufgabe der Erfindung, einen Feldeffekt-Transsitoraufbau
anzugeben, bei dem die störende Wirkung der an der Grenzschicht zwischen Halbleiter
und Isolationsschicht auftretenden Inversionsschicht ganz oder zumindest weitgehend ausgeschaltet wird,
und zwar ohne daß das Herstellungsverfahren umständlicher gestaltet werden müßte.
Diese Aufgabe wird gemäß der Erfindung für einen
Diese Aufgabe wird gemäß der Erfindung für einen
Feldeffekt-Transistor, bestehend aus einem Halbleitersubstrat eines ersten, zwei in die Substratoberfläche
eingebrachten, Source und Drain bildenden Zonen eines zweiten Leitungstyps und einer einen Schutzring
bildenden Zone, dadurch gelöst, daß die als Schutzring ausgebildete Zone vom gleichen Leitungstyp wie Source
und Drain ist, daß eine eine Inversionsschicht des zweiten Leitungstyps bildende Isolationsschicht verwendet
ist und daß an Schutzring und Substrat Potentiale angelegt sind, die im Gebiet zwischen Schutzring
einerseits und Source und Drain andererseits eine Verarmungszone entstehen lassen. Der Vorteil dieses
Transistoraufbaus besteht im wesentlichen darin, daß störende Oberflächen-Leckströme oder Kurzschlüsse
auf einfache Weise verhindert werden.
Ein besonders vorteilhafter Feldeffekt-Transistoraufbau ergibt sich dadurch, daß das Substrat aus pleitendem
Silizium, Source, Drain und Schutzring aus η-leitenden Zonen und die Isolationsschicht aus SiIi-
ziumdioxyd besteht und daß Source, Drain und Schutz- erneuten Maskierungs- und Ätzprozeß die Oxydschicht
ring auf einem gegenüber dem Substrat positiven im Bereich der Fenster 14 entfernt werden, die sich
Potential Hegen. während des Diffusionsprozesses bilden kann. Die
Em weiterer vorteilhafter Aufbau besteht darin, daß Dicke der Isolationsschicht im Bereich des Strom-
das Substrat aus η-leitendem Silizium, Source, Drain 5 kanals zwischen Source 16 und Drain 18 wird vor der
und Schutzring aus p-leitenden Zonen und die Isoia- Metallisierung und Kontaktierung der Halbleiterzonen
üonsschicht aus Alummiumoxyd besteht und daß in einem zusätzlichen Maskierungs- und Ätzprozeß
Source Dram und Schutzring auf einem gegenüber vermindert. Anschließend wird die Torelektrode 26
dem Substrat negativen Potential liegen. aufgebracht. Gleichzeitig mit der Bildung der Kon-
Weitere Einzelheiten und Vorteile der Erfindung » takte 22, 24 und der Gate-Elektrode 26 wird der im
ergeben sich aus der nachstehenden Beschreibung des betrachteten Ausführungsbeispiel kreisringförmige
in der Zeitung dargestellten Ausführungsbeispiels. Kontakt 28 zum Schutzring 20 hergestellt. In ent-
Es zeigt sprechender Weise wird ein ohmscher Kontakt 30
f-ig. ι schematische Schnittansichten eines erfin- zum p-leitenden Substrat 10 hergestellt. Als Kontakt-
dungsgemaben Foldcffekt-Transistors in verschiedenen 15 material wird vorzugsweise Aluminium verwendet, die
Herstellungsstufen, Verwendung anderer Metalle ist jedoch auch möglich.
i-ig. 2 eine schematische Schnittansicht des erfin- Beispielsweise kann als Kontaktmaterial Platin verwen-
dungsgemaßen Feldeffekt-Transistors im fertigen Zu- det werden, das Platinsilizide bildet. Stufe E der
st"i?' , , . . Fig. 1 zeigt die fertige Struktur des Feldeffekt-Tran-
Fig. 3 den Anstieg des Stromes / zwischen Source ao sistors.
und Drain mit steigendem, oberhalb eines Schwell- In Fig. 2 ist der in den Ansprüchen gekennzeichnete
wertes VSchwau hegendem Potential V0 an der Gate- Feldeffekt-Transistor an geeignete Spannungen gelegt.
Elektrode und Dje einzelnen Elemente der Struktur tragen die glei-Fig.
4 die Erhöhung des eine Oberflächenleitung chen Bezeichnungen wie in der Darstellung gemäß
zum geeigneten vorgespannten Schutzring bewirkenden 35 Fig. 1. An die Gate-Elektrode 26 isi eine Spannung
Schwellwertes VSehwelle in Abhängigkeit vom an das + V angelegt, so daß sich zwischen Source 16 und
Substrat angelegten Potential VSuk«rat . Drain 18 ein Stromkanal ausbildet und der Feldeffekt-Herstellungsstufe
A in Fig. 1 zeigt im Querschnitt Transistor eingeschaltet wird. Dieser Zustand ist in der
ein p-leitendcs Halbleitersubstrat 110. Das Substrat 10 Darstellung gemäß Fig. 2 durch einen sich in der Einbesteht
im betrachteten Ausführungsbeispiel aus SiIi- 30 Stellung befindlichen Schalter wiedergegeben, der mit
zium mit einem spezifischen Widerstand von etwa der Spannung + V verbunden ist. Die Aus-Stellung
2 Ω cm. Das Substrat 10 weist beispielsweise eine dieses Schalters ist gestrichelt dargestellt, wobei eine
Dicke von 200 (xm auf. Verbindung zu Masse oder einer negativen Spannung
In der Herstellungsstufe B wird die Oberfläche des hergestellt wird. Source 16 und Schutzring 20 sind mit
Substrats mit einer isolierenden Siliziumdioxydschicht 35 Masse verbunden, während Drain 18an einer positiven
12 beschichtet, deren Dicke etwa 5000 A beträgt. Spannung + V liegt. Das p-leitende Substrat 10 liegt
Diese Schicht dient sowohl als Diffusionsmaske als über dem Kontakt30 an einer negativen Spannung -V.
auch als Isolationsschicht zwischen den auf ihrer Ober- Werden die angegebenen Spannungen angelegt und
fläche angeordneten metallischen Leitern, die über in befindet sich der Schalter an der Gate-Elektrode in der
dieser Schicht vorhandene Fenster die Verbindung zu 40 Ein-Steilung, so bildet sich der Stromkanal zwischen
den Halbleiterzonen des Substrat 10 herstellen. Source und Drain aus. Außerdem zeigt es sich, daß im
In Stufe C sind die in bekannter Maskierungs- und Halbleiterbereich zwischen dem Schutzring 20 und
Atztechnik in der Isolationsschicht 112 erzeugten Fenster Source 16 und Drain 18 eine Verarmung an Ladungs-14
dargestellt. An Stelle von Siliziumdioxyd kann für trägern eintritt. Diese Ladungsträgerverarmung verdie
Isolationsschicht auch Siliziumnitrit, Aluminium- 45 hindert Leckströme oder Kurzschlüsse. Daraus folgt,
oxyd usw. verwendet werden. In Abhängigkeit vom daß durch geladene Teile der Isolationsschicht auf der
gewählten Material muß für die Herstellung der Fen- Halbleiteroberfläche zwischen Schutzring 20 und
ster 14 lediglich ein geeignetes Ätzmittel ausgewählt Source 16 bzw. Drain 18 bedingte Feldeffekt-Tranwerden,
sistorwirkungen in hohem Maße unterdrückt und In Stufe D ist eine Diffusion durchgeführt, bei der 5« damit ein Stromfluß in diesem Bereich verhindert wird,
die die Source und Drain des Feldeffeki-Transistors Die in Fig. 3 dargestellte Kennlinie 34 zeigt die
definierenden n+-leitenden Zonen 16 und 18 im Sub- Abhängigkeit des Stromes / von einem oberhalb eines
strat gebildet werden. In diesem Diffusionsschritt wird den Ein-Zustand des Feldeffekt-Transistors bewirkengleichzeitig
ein aus einer η+-leitenden Zone gebildeter den Schwellwertes VSchmUe liegenden Potential Vg an
Schutzring 20 hergestellt, der Source und Drain 16 55 der Gate-Elektrode. Der Strom / nimmt beginnend
und 18 umgibt. Bei diesem Diffusionsschritt werden vom Wert 0 mit steigendem Potential V0 an der Gateais
Dotierungsmittel beispielsweise Arsen oder Phos- Elektrode zu. Geladene Teile der Isolationsschicht 32
phor verwendet, und die Störstellendichte beträgt vor- wirken ähnlich wie eine Gate-Elektrode und können
zugsweise ΙΟ19 bis 1020 Störstellen/cm3. Die Diffu- Oberflächenströme zwischen dem Schutzring 20 und
sionstiefe liegt im Bereich von 2 bis 4 μπιπι. Die Länge 6o Source 16 bzw. Drain 18 bewirken, wenn ein bestimmder
Strombahn, also die Entfernung zwischen Source ter Schwellwert des durch die geladenen Teile der
und Drain, beträgt vorzugsweise 3 bis 50 μηιηι. Isolationsschicht 32 entstandenen Potentials über-
In der Herstellungsstufe E sind Source 16 und Drain schritten wird.
18 in einem Metallisierungsprozeß mit ohmschen Kon- Wie der Kennlinie 36 der Fig. 4 zu entnehmen ist,
takten 22 und 24 versehen, wobei vorzugsweise die 65 steigt der Schwellwert VSchcau, bei dem eine geladene
bereits in der Isolationsschicht 12 anfangs gebildeten Isolationsschicht 32 eine Oberflächenleitung zwischen
Fenster verwendet werden. Selbstverständlich muß dem Schutzring 20 und Source 16 bzw. Drain 18 beunter
Umständen vor der Metallisierung in einem wirkt, mit steigendem, an das Substrat angelegtem i'nd
zum Potential des Schutzringes entgegengesetztem Potential VsxUutnu an· Daraus ist zu ersehen, daß durch
Verwendung eines Schutzringes 20 und geeigneter Potentiale der genannte Schwellwert so erhöht werden
kann, daß die Isolationsschicht 32 infolge ihrer natürlichen Ladung keine Leckströme an der Oberfläche
des Feldeffekt-Transistors hervorrufen kann.
Beim hier betrachteten Ausführungsbeispiel bestehen Source, Drain und Schutzring aus diffundierten Zonen,
diese Zonen können in bekannter Wiese auch aus Epitaxiezonen aufgebaut werden. Es ist auch daraul
hinzuweisen, daß auch ein erfindungsgemäßei Feldeffekt-Transistor mit entsprechenden Zonen entgegengesetzter
Leitfähigkeitstypen aufgebaut werden
.5 kann. Schließlich ist die Erfindung auch anwendbar
wenn an Stelle der im Ausführungsbeispiel verwendeter
Isolationsschicht aus Siliziumdioxyd eine solche au: beispielsweise Aluminiumoxyd verwendet wird, di(
eine negative Aufladung und damit eine Inversions
ίο schicht entgegengesetzter Leitfähigkeit hervorruft.
Hierzu 1 Blatt Zeichnungen
713
Claims (4)
1. Feldeffekt-Transistor, bestehend aus einem Halbleitersubstrat eines ersten und zwei in die Substratoberfläche eingebrachten, Source und Drain
bildenden Zonen eines zweiten Leitungstyps, einer über dem Stromkanal isoliert aufgebrachten Gate-Elektrode
und aus einer die Substratoberfläche bedeckenden und darin eine Inversionsschicht hervorrufenden
Isolationsschicht, bei dem Source und Drain von einer gleichfalls in die Substratoberfläche
eingebrachten, als Schutzring dienenden Zone umgeben sind, dadurch gekennzeichnet,
daß die als Schutzring (20) ausgebildete Zone vom gleichen Leitungstyp wie Source
(16) und Drain (18) ist, daß eine eine Inversionsschicht des zweiten Leitungstyps bildende Isolationsschicht
(32) verwendet ist und daß an Schutzring (20) und Substrat (10) Potentiale angelegt
sind, die im Gebiet zwischen Schutzring (20) einerseits und Source (16) und Darin (18) andererseits
eine Verarmungszone entstehen lassen.
2. Feldeffekt-Transistor nach Anspruch 1. dadurch gekennzeichnet, daß das Substrat aus p-leitendem
Silizium, Source, Drain und Schutzring aus η-leitenden Zonen und die Isolationsschicht aus
Siliziumdioxyd besteht und daß Source, Drain und Schutzring auf einem gegenüber dem Substrat
positiven Potential liegen.
3. Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat aus n-ieitendem
Silizium, Source, Drain und Schutzring aus p-leitenden Zonen und die Isolationsschicht aus
Aluminiumoxyd besteht und daß Source, Drain und Schutzring auf einem gegenüber dem Substrat
negativen Potential liegen.
4. Feldeffekt-Transistor nach Anspruch 2, dadurch gekennzeichnet, daß Source und Schutzring
auf Masse-Potential, Gate-Elektrode und Drain auf positivem Potential und das Substrat auf negativem
Potential liegen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US76689468A | 1968-10-11 | 1968-10-11 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1948052A1 DE1948052A1 (de) | 1970-04-16 |
DE1948052B2 DE1948052B2 (de) | 1973-11-08 |
DE1948052C3 true DE1948052C3 (de) | 1975-03-06 |
Family
ID=25077853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691948052 Expired DE1948052C3 (de) | 1968-10-11 | 1969-09-23 | Feldeffekt-Transistor |
Country Status (8)
Country | Link |
---|---|
JP (1) | JPS4941957B1 (de) |
BE (1) | BE740085A (de) |
CH (1) | CH494474A (de) |
DE (1) | DE1948052C3 (de) |
FR (1) | FR2020370B1 (de) |
GB (1) | GB1251732A (de) |
NL (1) | NL164159C (de) |
SE (1) | SE359403B (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2701502B2 (ja) * | 1990-01-25 | 1998-01-21 | 日産自動車株式会社 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3440500A (en) * | 1966-09-26 | 1969-04-22 | Itt | High frequency field effect transistor |
FR1538402A (fr) * | 1967-06-30 | 1968-09-06 | Radiotechnique Coprim Rtc | Procédé de fabrication de dispositifs semi-conducteurs intégrés |
-
1969
- 1969-09-02 FR FR6930696A patent/FR2020370B1/fr not_active Expired
- 1969-09-23 NL NL6914376A patent/NL164159C/xx not_active IP Right Cessation
- 1969-09-23 DE DE19691948052 patent/DE1948052C3/de not_active Expired
- 1969-09-26 GB GB1251732D patent/GB1251732A/en not_active Expired
- 1969-09-30 JP JP7747569A patent/JPS4941957B1/ja active Pending
- 1969-10-06 CH CH1498069A patent/CH494474A/de not_active IP Right Cessation
- 1969-10-07 SE SE1377469A patent/SE359403B/xx unknown
- 1969-10-10 BE BE740085D patent/BE740085A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
NL6914376A (de) | 1970-04-14 |
NL164159B (nl) | 1980-06-16 |
DE1948052A1 (de) | 1970-04-16 |
CH494474A (de) | 1970-07-31 |
NL164159C (nl) | 1980-11-17 |
SE359403B (de) | 1973-08-27 |
GB1251732A (de) | 1971-10-27 |
BE740085A (de) | 1970-03-16 |
FR2020370B1 (de) | 1973-11-16 |
FR2020370A1 (de) | 1970-07-10 |
DE1948052B2 (de) | 1973-11-08 |
JPS4941957B1 (de) | 1974-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0118709B1 (de) | Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene | |
DE2916364C2 (de) | ||
DE2512373B2 (de) | Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE2728167A1 (de) | Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen | |
DE19701189A1 (de) | Halbleiterbauteil | |
DE4424738C2 (de) | Halbleitereinrichtung des Typs mit hoher Durchbruchspannung | |
DE2441432B2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
DE2903534A1 (de) | Feldeffekttransistor | |
DE2404184A1 (de) | Mis-halbleitervorrichtung und verfahren zu deren herstellung | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2160462C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2503864B2 (de) | Halbleiterbauelement | |
DE1614145A1 (de) | Dauerdurchschlagssicherer Feldeffekttransistor mit isolierten Gattern | |
DE1808928A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE4240205C2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung, insb. eines Bipolartransistors | |
EP0006428B1 (de) | Halbleiteranordnung für ein Schwellwertelement | |
DE3427293A1 (de) | Vertikale mosfet-einrichtung | |
DE1951243A1 (de) | MOS-Kapazitaetsdiode | |
EP0166386A2 (de) | Integrierte Schaltung in komplementärer Schaltungstechnik | |
DE4401470A1 (de) | Eine Bimos-Vorrichtung mit einem bipolaren Transistor und einem Mostriggertransistor und ein Verfahren zu deren Herstellung | |
DE2141695B2 (de) | Verfahren zum herstellen eines monolithischen halbleiterbauelementes | |
DE2114363A1 (de) | Spannungsvariabler Kondensator mit erweiterbarem pn-Übergangsbereich | |
DE2953394T1 (de) | Dielectrically-isolated integrated circuit complementary transistors for high voltage use | |
DE3133759A1 (de) | Feldeffekttransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |