DE1918845A1 - Verfahren zur Herstellung von Halbleiter-Bauelementen - Google Patents

Verfahren zur Herstellung von Halbleiter-Bauelementen

Info

Publication number
DE1918845A1
DE1918845A1 DE19691918845 DE1918845A DE1918845A1 DE 1918845 A1 DE1918845 A1 DE 1918845A1 DE 19691918845 DE19691918845 DE 19691918845 DE 1918845 A DE1918845 A DE 1918845A DE 1918845 A1 DE1918845 A1 DE 1918845A1
Authority
DE
Germany
Prior art keywords
mask
silicon
oxidation
semiconductor
further characterized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19691918845
Other languages
English (en)
Other versions
DE1918845B2 (de
Inventor
Murphy Bernard Thomas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1918845A1 publication Critical patent/DE1918845A1/de
Publication of DE1918845B2 publication Critical patent/DE1918845B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/03—Diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/031—Diffusion at an edge
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Light Receiving Elements (AREA)

Description

Western Electric Company, Incorporated B,T. Murphy 9 Few York, New York 10 007, V.St.A.
Halbleiter—Bauelementen
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiter-Bauelementen,
Die Erfindung findet besonders Anwendung bei der Gruppe von Elementen, die einen im Lawinendurchbruch zu betätigenden Übergang aufweisen.
Diese G-ruppe umfaßt Lawinenphotodioden, pnpn-Dioden, Lawinen-Transistoren und IMPATT-Dioden, IMPATT, eine Abkürzung für die Bezeichnung^ßtoß Lawinen- und Durchgangszeit (IMPaet Avalanche and/iransit Time) ist der allgemeine Name für Elemente, die Lawinen- und Durchgangszeiteigenschaften von Halbleiter-Strukturen aufweisen, um eine negative Leitfähigkeit an Mikrowellen und Millimeterwellen zu erzeugen. Diese negative Leitfähigkeit wird bei Mikrowellenverstärkern und Oszillatoren benutzt, und stellt eine leistungsfähige 3?estkörperquelle einer Hochfrequenz-Mikrowellenenergie dar. Die Erfindung soll nachstehend insbesondere für eine IMPATT-Diode beschrieben werden,
Halbleiter-Bauelemente, die gemäß des weitverbreiteten Planarverfahrens hergestellt werden, haben gewisse Vorteile, wie
009811/0922 ·
eine einfache Verbindung der Bauelemente durch, aufliegende Kontakte und eine Passivierung gegen Verunreinigungen, die die Neigung nahen, die Eigenschaften der Bauelemente schädlich, zu beeinträchtigen« Für das Planar-Verfahren ist in hohem Maß© charakteristisch die Diffusion von Dotierungsstoffen durch eine Maske, um einen pn-übergang zu bilden, der ein ebenes Mittelteil und ein gewölbtes, umgebendes Randteil umfaßt, das die Fläche schneidet. Die Geometrie eines solchen Übergangs fördert die Erscheinung des Lawinendurchbruchs entweder an der fläche oder an dem gewölbten Rand des Übergangs« Unglücklicherweise ist ein solcher Durchbruch allgemein weniger erwünscht als der Durchbruch in der Masse über dem großen ebenen Mittelteilbereich des Übergangs.
Es sind verschiedene Verfahren vorgesciLtagen worden, um einen Massendurchbruch sicherzustellen anstatt einen Flächen- oder* Randdurchbruch«
Eine Gruppe solcher Verfahren beschränkt sich selbst im wesentlichen auf die herkömmlichen Planar-Verfahren. In einem solchen typischen Verfahren wird der spezifische Widerstand des Halbleiter-Materials, das an die Randteile des Überganges anschließt, eingestellt, um einen Massendurchbruch anstatt eines Flächendurchbruchs zu fördern« Bei einer Diode, die auf solche Weise hergestellt ist, ist das Flächendurchbruchsproblem vermieden, aber es bleibt das Problem, daß die gewölbten Randteile der Verbindung das Bestreben haben, einen niedrigeren Dureh-
0 0 9 811/0922
bruch als das planare Mittelteil aufzuweisen. Als Folge ist der Durchbruch auf den verhältnismäßig kleinen Bereich des gewölbten Rands lokalisiert, wodurch ein übermäßiger Widerstand der Diode zugefügt wird. Das ist besonders unerwünscht für ein negatives Leitfähigkeits-Bauteil, in dem eine Reihe von Widerständen direkt von dem erhältlichen negativen Widerstand abgezogen werden.
Ein anderes solches Verfahren, das benutzt worden ist, um einen gleichmäßigen Durchbruch des planaren Mittelteils des Übergangs zu induzieren, besteht in der Anwendung eines Abdeckringes, der eine Zone geringen spezifischen Widerstandes, der die Fläche und die Randteile des Übergangs umgibt, ist. Dieses Vorgehen hat jedoch die Neigung, der Diode einen übermäßigen kapazitiven und Wirkwiderstand zuzufügen, die beide die erhältliche Abgabeleistung und das Ansprechen auf eine hohe Frequenz begrenzen«.
Ein Weg, um einen Durchbruch an dem gewölbten Rand eines Planar-Übergangs au vermeiden,- besteht darin, auf die Planar-Struktur zu verzichten und zu der "alten" Mesa-Struktur zurückzukehren. Jedoch haben Mesa-Strukturen der bekannten Art zwei ausgeprägte Nachteile. Der eine besteht in dem Fehlen einer adäquaten Übergangspassivierung, die einen Flächendurchbruch bewirkt, wo der Übergang zu den Seitenwänden vom Mesa kommt. Der zweite Nachteil ist die offensichtliche Schwierigkeit, bei Verbindungselementen, beispielsweise die Ausbildung einer integrierten
009811/0922
Schaltung
Diese Hachteile werden gemäß der vorliegenden Erfindung gemildert, die ein Ansteigen der Planarität eines Siliziumblättchens umfaßt, das eingedrückte und erhabene Bereiche in seiner Pläche aufweist durch, wahlweise thermische Oxydierung eines abgeflachten Bereichs für einen solchen Zeitraum, daß der Volumenanstieg, der von der thermischen Oxydation sich ergibt wenigstens teilweise die niedergeschlagenen Bereiche mit einem Oxyd füllt. Die Erfindung soll anhand von Ausführungsbeispielen unter Bezug-" nähme auf die beigefügten Zeichnungen näher erläutert werden. In diesen zeigen:
. 1 einen Querschnitt einer IMPATT-Diode, die gemäß der Erfindung hergestellt worden ist;
Pig.2-6 zeigen die IMPATT-Diode in den verschiedenen Stadien ihrer Herstellung;
Fig. 7 zeigt einen Querschnitt durch zwei in Reihe verbundene Dioden; und
Fig. 8 zeigt einen Querschnitt einer pnpn-Diüuö, die gemäß der Erfindung hergestellt worden ist.
Gemäß einer beispielsweisen Ausführungsfora, dieser Erfindung wird ein Verfahren für eine zweckdienliche Herstellung einer Halbleiter-Struktur verfügbar gemacht, die einen Mesa-artigen Halbleiterteil innerhalb einer ebenen Pläche umfaßt, auf der aufliegende Kontakte ausgebildet werden können.
0098-11/0922
Somit umfaßt das Verfahren die Anwendung einer Mehrzweckmaske auf einer Halbleiter-Fläche. In einem Verfahrensschritt schützt die Maske einen Teil der Halbleiter-Fläche, während die nicht maskierten Teile teilweise weggeätzt werden. In einem anderen Schritt verhindert die gleiche Maske die Oxydation der geschützten Teile der Halbleiter-Fläche, während die zuvor geätzten Teile oxydiert werden. Fachfolgend wird die Maske in einer Lösung entfernt, die nicht die Oxyd- oder Halbleiterfläche angreift.
In gleicher Weise macht das Verfahren Anwendung von der Tatsache, daß während der thermischen Oxydation von Silizium annähernd 1000 Angström an Siliziumoxyd ausgebildet werden für jede 440 Angström an ausgebeutetem Silizium. Das heißt, die wahlweise thermische Oxydation wird angewandt, um die Einsenkungen in . einer Siliziumfläche auszufüllen.
In einer ersten Ausführungsform der Erfindung wird eine IMPATT-Diode im wesentlichen wie folgt vorbereitet. Eine leicht lakkierte η-leitende Schicht wird auf einer ebenen Fläche eines stärker lackiertenn-leitenden monokristallinem Siliziumkörpers ausgebildet. Typischerweise wird die η-leitende Schicht durch einen epitaxialen WachsturnsVorgang ausgebildet. Dann wird ein Teil der Schicht zur Begrenzung des Diodenübergangsbereichs maskiert mit beispielsweise Siliziumnitrit, einem Material, das die oben beschriebenen Eigenschaften hat, und die unmaskierten Teile der Halbleiter-Fläche werden auf eine vorbestimmte Tiefe
009811/0922
geätzt, um somit ein Mesa zu formen* Unter Ausnutzung der-Tatsache, daß während der thermischen Oxydation die Siliziumoxyddicke schneller ansteigt als das unterliegende Silizium abgebaut wird, werden die geätzten Bereiche dann axydiert bis. sie im wesentlichen mit Oxyd ausgefüllt sind, um somit ein® etwa ebene Fläche zurückzugewinnen, auf der aufliegende Kontakte ausgebildet werden können.
Danach wird die Maske von der Fläche entfernt durch Ätzung in einer Lösung, die die Maske angreift aber nicht das umgebende
Siliziumoxyd· Der letzte Schritt besteht in einer Diffusion von Dotierungsstoffen in den zuvor maskierten Teil des Halbleiter-Materials, um darin eine dünne p-leitende Zone benachbart der Fläche auszubilden, wobei ein ebener pn-übergang ausgebildet wird, der sich seitlich zu den Seitenwänden des Halbleiter-Mesa erstreckt· Durch Diffusion zu einer solchen Tiefe, daß der Übergang die Seitenwände des Mesa an einem Punkt unter der Fläche der thermisch gewachsenen Oxyde schneidet, wird eine Pa8si» vierung des Übergangs erzielt«
Obgleich der nachfolgende Vorgang anhand eines einzelnen Sie» ments beschrieben wird, so versteht sich, daß die Verfahrensschritte auch auf einer Gesamtscheibe durchgeführt werden können, die nachfolgend in mehrere hundert Einzelelemente geteilt wird«
Bei der IMPATT-Diode 10, dargestellt in Fig. 1P umfaßt
009811/0922
monokristalline Siliziumkörper einen Mesa-Teil verringerten Querschnitts auf einem Massenteil 11 mit größerem Querschnitt· Das Massenteil 11 hat einen geringen spezifischen Widerstand und eine η-leitende Leitfähigkeit, während das Mesa eine n-Zone 15 höheren spezifischen Widerstands umfaßt, die an die Masse angrenzt, und eine flache p-leitende Flächenzone 14» die an die Zone 15 angrenzt, wobei ein ebener pn-übergang 13 gebildet wird·
Das das Mesa umgebende Masseteil trägt eine Siliziumoxydschicht 12 in einer solchen Höhe, daß ihre Oberfläche im wesentlichen coplanar zur ebenen Fläche des Mesa ist.
Der Obergang 13 schneidet die fläche des Körpers an den Seitenwänden dee Mesa und so ist der Bereich der Schneidring unter der fläche des Silikonoxyds eingegraben, wobei sie von Verunreinigungen geschützt ist, die den Obergang schädlich beeinträchtigen würden«
Allgemein, wie sich nachstehend ergeben wird, iat es erwünscht, das Mesa aus einer Schicht zu bilden, die epitaxial gewachsen ist« Das erleichtert die Erzielung des gewünschten hohen spezifischen Widerstands für die Schicht 15«
Eine erste Metall-Elektrode 21 berührt die p-leitende Zone 14 der Diode. Ein Ringkontakt (nicht notwendigerweise geschlossen) ist im Querschnitt als Metallbereiche 22 und 23 zu sehen und
009811/0922
berührt die η-leitende Unterlag® 11 mit einem niedrigen spezifischen Widerstand. Um den Reihenwider stand auf ein Minimum zu führen, sind die Bereiche 22 und 23 vorteilhafterweise so nahe wie möglich an dem Mesa, bedingt nur durch die Anordnung? da die Kontakte nicht in irgendeiner Weise in den Raumladungs-Yerarmungsbereich eintreten^ der dem Übergang 13 zugeordnet ist.
Es ist zu Pig. 1 zu bemerken, daß eine wahlweise zweite Iso~ " lierschicht 16 auf der !fläche der Oxyd- und Halbleiterteile der IMPATT-Diode ausgebildet ist, zum Zwecke eines weiteren Schutzes gegen Verunreinigungen© Die Schicht 16 kann aus Siliziumnitrit, Aluminiumoxyd, Zirkoniumoxyd oder irgendeinem anderen Material sein, das bekannt ist, einen Schutz gegen Ver= unreinigung herzustellen.
Der η-leitende Bereich 15 ist vorteilhafterweise in der Dicke ■ und dem spezifischen Widerstand so eingestellt, daß wenn der Übergang 13 umgekehrt vorgespannt wird, der Teil des Raumladungs-Verarmungsbereichs, der sich in die Schicht 15 erstreckt, sich dem Zwischenabschnitt 17 zwischen der Schicht und der Unterlage 11 nähert/wenn das elektrische Feld in dem Raumladungs-Verarmungsbereich an der Schelle des Lawinenöurchbruchs ist.
Wenn ein Lawinendurchbruch auftritt bevor der Abschnitt 15 bestrichen ist, wird der Torspannungsgleichstrom und irgendein
009811/0922
Signalwechselstrom dasu gebrachts durch das Teil mit verhältnismäßig hohem spezifischen Widerstand versehenen Bereichs 15 zu fließen, wobei ein Reihenwiderstand zu der IMPATT-Diode zugefügt wird und dabei τοη irgendeinem erzeugten negativen Widerstand abgezogen wird«
Auf der anderen Seite kann der Raumentladungsbereich des Überganges 13 sich nicht beträchtlich über den Zwischenbereich 17 erstrecken aufgrund der hoh®a Dicht® der freien Ladiaagsträger in der Unterlage 11« Eb wurde gefunden^ daß wenn der lawinendurchbruch eine Spannung erfordert, die beträchtlich höher als die notwendige Spannung ist, um gerade den Bereich 15 von freien Ladungsträgern zu entleeren, die Hochfrequenz schwingungen in eine Größe ansteigen können bis das Bauelement thermisch zerstört wird· Obgleich dieses Problem nicht vollständig geklärt ist j wird es durch die oben vorgeschlagene Beziehung zwischen der Dicke und des spezifischen Widerstandes der Schicht 1-5 vermieden.
In Übereinstiiamung mit der liier beschriebenen Ausführungsform der Erfindung wird eine IMPATT-Diode der in Pig. 1 dargestellten Art wie folgt hergestellt?
Fach Pig. 2 besteht das Ausgangsmaterial aus einem monokristallinen Siliziumblättchen 11, das eine sehr starke Konzentration an Arsen-Dotierungsstoffen aufweist, so daß der spezifische Widerstand geringer als etwa 0,0015 Ohm-Zentimeter ist. Auf der
009811/0922
BADGftfGlNAL
einen Fläche ist In herkömmlicher W©is© ©is© spitasisl® Schicht 31 vom einea Mikron Dicke aufgew®ehseap in der Arsen wi@ä©r der vorherrschende Botierungsstofi ist, afe©r won ©iaer geringeren Konsentrat ion t so daß der spezifisch® Widerstand der apitaxia«· len Schicht etwa 0^05 Ohm-Zentimeter iet0
Eine 2000 ibagstsröifl dicke konnitritg wird dana auf der herköffiEliclaes Yigrfalirea-abgelagert Abibau einer organischen
* 52 9 fe©ispi©lsu©is!(8 SiIi sial©a Schicht 31 diaxcb. ©in das
Wie sich ©as folgeaüea aäher ©^gefe©a üirdp dieat di@ Eiaski©«= rungsschicht 32 einer MehrsweelsfüaJstioa iaad hat "b©ispi@lsw@is die folgende» vorteilhaften Sigeasefeaftano Si© sollte aieht merkllek dureM di© Higabiasg (flüsasig ©fi@r gasförmig) ©ngegrif fen w©ffä©as dl© aacMolg©ad ^©aiatgt u±s?&, aa das Silicium zu ätzen, üeitarkia sollt© sie nicht geätzt x-rerdan von der Umge=· OHBg9 die merklieh weder Silizium nedh Siliciumoxid ätzto'-Wei« texhin sollte während der nachfolgenden thermischen Oxydation des Silizinmkörpers die Schicht 32 eine Oxydation des durch die Schicht abgedeckten Siliziiaarmaterials Yerhindern© Schließ lieh sollte die Schicht 32 mit dem danmterliegenden Silizium nicht irgendwelche Legierungen^ Yerfeinduagen. oder Mischungenpildenj die nicht leicht entfernt werden" köxmeiip ohne das- um= gebende Silizium und die Siliziumoxyde zu iDeschädigeno,
009811/0922
Der nächste Yerfahrenaschritt besteht in der Entfernung der Teile der Schicht 32 von allen Bereichen der Oberfläche der epitaktischen Schicht 31 mit Ausnahme jener, unter denen ein entzerrender Übergang nachfolgend ausgebildet wird. Diese Entfernung wird erreicht, beispielsweise durch die wahlweise Ausbildung eines Photolackfilms oder -schicht über Teile der Schicht 32, durch Ätzung, der einer Lösung aus Phosphorsäure ausgesetzten Teile der Schicht 32 bei einer Temperatur von etwa 180° C und dann durch Auflösen des verbleibenden Photolacks in einer normalen, dafür geeigneten Lösung.
Dann durch ein herkömmliches Verfahren, "beispielsweise Ätzung in Fluorwasserstoff, werden die jetzt aufgeweckten Teile der Halbleiter-Fläche für einen Zeitraum geätzt, der genügend ist, um etwa 70 $, d.h. etwa 0,7 Mikron der epitaktischen Schicht 31 zu entfernen. Die sich ergebende Mesa-artige Struktur ist in Fig. 3 gezeigt, wobei alle Teile der epitaktischen Schicht weggeätzt worden sind, aber ein Mittelteil der epitaktischen Zone 41» das von einer Siliziumnitritmaske 42 abgedeckt ist, stehengelassen wurde. Wie gezeigt, treten einige Unterschneidungen typischerweise auf.
Dann, wie Fig. 4 zeigt, werden durch eine thermische Oxydation der gesamten Anordnung bei etwa 10500C in Dampf für etwa zwei Stunden die ungeschützten Teile der epitaktischen Schicht 32 in Oxyd umgewandelt.
009811/0922
19188A 5
Insofern, als etwa- 1OOO Angstrom Siliziumoxyd für je 440 Angström des darunterliegenden Siliziums erhalten werden, wird der OxydationsVorgang vorteilhafterweise so eingestellt, daß die Oxydzonen 51 und 52 etwa den Raum ausfüllen, der durch die Ätzung erzeugt wird und somit eine etwa ebene Fläche 53 wiederherstellen, wie in Pig. 4 gezeigt ist.
Der nächste Schritt besteht in der Entfernung der"Siliziumnitritmaske 41, indem der Körper in ein Bad heißer (etwa 18O0O) Phosphorsäure eingetaucht wird, die nicht das Silizium oder das Siliziumoxyd merklich angreift. Dadurch entsteht eine Struktur, wie sie in Fig. 5 dargestellt ist.
Es ist von Fig. 5 zu entnehmen, daß alles außer dem Mittelteil der epitaktischen Schicht 31 entfernt worden ist und somit eine Meea-artige Struktur entstanden ist, die vollständig seitlich von einer passivierenden Schicht aus Siliziumoxyd umgeben wird, die dem doppelten Zweck dient, im wesentlichen eine ebene Fläche wiederherzustellen und die Seitenwände des Mesa zu passivieren.
Der nächste Schritt beruht auf dem Vorteil der bekannten Tatsache, daß Siliziumoxyd eine wirksame Maske gegen die Diffusion von Bor ist. Die Struktur nach Fig. 5 wird in herkömmlicherweise gesäubert und dann in einen Diffusionsofen so angeordnet, daß Bor in die entblößte Fläche des Mesa eindringt, um, wie Fig. 6 zeigt, eine flache Zone 14 einer p-Leitfähig-
009811/0922
keit zu erzeugen, die einen spezifischen Plächenwiderstand von etwa 500 Ohm pro Quadrat aufweist.
Bs ist aus Pig· 6 zu entnehmen, daß der pn-übergang 13» der zwischen der diffundierten Zone 14 und der undiffundierten übrigen epitaktischen Zone 15 gebildet ist, im wesentlichen eben ist, d.h. frei von gewölbten Teilen. Zusätzlich ist der Übergang 13 in einer Tiefe ausgebildet, die niedriger als die Pläche 53 der Oxydzonen 51 und 52 liegt, so daß alle Punkte, beispielsweise die Punkte 61 und 62, an denen der übergang die I Seitenwände des Mesa schneidet, durch die Oxyde abgedeckt und somit passieviert sind.
ITm wieder auf Pig, 1 Bezug zu nehmen, es wird deutlich, daß eine Veränderung der Anordnungen zur Erreichung einer tatsächlichen elektrischen Berührung mit den Halbleiter-Zonen angenommen werden kann. Ein besonders vorteilhaftes Verfahren umfaßt die Anwendung der Balken-Leiter-Technik, wie sie in dem US-Patent 3.335.338 offenbart worden ist, |
In gleicher Weise ist klar, daß bei integrierten Halbleiter-Schaltungen zwei oder mehr solcher" Dioden ausgebildet und elektrisch auf einer gemeinsamen Halbleiter-Unterlage verbunden werden können, wie Pig. 7 zeigt. Die beiden Dioden 7f und 72, gezeigt in Pig. 7, sind gleich der Diode nach Pig, 1. Es ist zu sehen, daß die beiden Dioden auf einer gemeinsamen n-leitenden Unterlage ausgebildet werden können und dann elektrisch
009811/0922
durch die Entfernung des Halbleiter-Materials isoliert werden, wie der Luftspalt 73 zeigt, und somit eine luftisolierte Struktur erreicht wird, wie sie in dem US-Patent 3.335.338 gezeigt ist.
Insbesondere zeigt Pig· 7 zwei gleiche Dioden 7t und 72, die elektrisch in Reihe geschaltet sind und durch einen relativdicken Metallbalken 76, der an dem. einen Ende an einem Teil dee Ringkontakts (im Querschnitt als Zonen 74 und 75 zu sehen) w an die Diode 71 angeschlossen ist« Sas andere Ende des Balkens 76 ist an dem Punktkontakt der Diode 72 angeschlossen· Der Balken 76 ist dargestellt, wie er die Metallzone 77 (die zum Querschnitt des Ringkontakts der Diode 72 gehört) überquert, aber nicht berührt.
Weiter ist zu sehen, daß das Verfahren der vorliegenden Erfindung benutzt werden kann, um eine Diode herzustellen, die mehrefe Diffusionen, beispielsweise für eine pnpn-Diode, gezeigt in Pig· 8, erforderlich macht·
Na ch Pig· 8 wird erst eine monokristalline Unterlage 81 mit einem verhältnismäßig niedrigen spezifischen Widerstand und n-Leitfähigkeit ausgebildet, die eine dünne Schicht 82 von verhältnismäßig hohem spezifischen Widerstand mit p-Leitfähigkeit darauf aufweist· Eine Mehrzweckmaske wird benutzt, wie oben in Bezug auf die erste Ausführungsform beschrieben wurde, um eine Ätzung des umgebenden Materials durchzuführen und einen Mesa-
009811/3)9
artigen Vorsprung zu formen, um dann eine thermische Oxydation der umgebenden geätzten Bereiche "durchzuführen, um eine ebene Fläche 83 in etwa wiederherzustellen mit einer Mesa-Oberseite 84. Die Mehrzweckmaske wird entfernt und nachfolgend werden aufeinanderfolgende Diffusionen durchgeführt, um eine erste η-leitende Zone 85 zu bilden und dann den Flächenbereich der Zone 85 in eine flache p-leitende Zone 86 umzukehren« Elektrische Kontakte werden an der Vorderseite und/oder Rückseite des Blättchens gemäß herkömmlicher Verfahren vorgesehen.
Zusätzlich kann das Verfahren der vorliegenden Erfindung benutzt werden, um eine Lawinendurchbruchs-Photodiode einfach durch Ausbildung einer Struktur herzustellen, wie sie unter Bezugnahme auf Pig, 1 beschrieben wurde, mit der Ausnahme, daß ein transparentes oder serpentinenartiges Elektrodenmuster auf der Fläche der Zone über dem Übergang ausgebildet wird, und eine herkömmliche Elektrode wird entweder auf derRückseite oder auf der Vorderseite des Blättchens, beispielsweise wie die Zonen 22 und 23 in Fig. 1 ausgebildet.
Die Erfindung uacht ein Verfahren zur Herstellung von Halbleiter-Bauteilen verfügbar, die gleichmäßige lawinendurchbruchs-Übergangseigenschaften der bekannten Mesa-Struktur aufweisen, während die wünschenswerten Passivierungs- und Auflagekontaktmerkmale erhalten bleiben, die für ebene Strukturen charakteristisch sind.
009811/0322
Insbesondere ist es bedeutsam, daß die Erfindung benutzt werden kann, um passivierte ebene Übergänge frei von gewölbten Rändern in anderen Bauteilen, beispielsweise Lawinendurchbruchs-Transistoren integrierter Schaltungen, auszubilden.
Es können auch andere Materialien als die speziell genannten
Verwendung finden. Zum Beispiel kann Aluminiumoxyd anstelle
von Silikonnitrit für die Mehrzwe ckma skens chi cht benutzt v/erden«
009811/0922

Claims (8)

1. /Verfahren zur Herstellung von Halbleiter-Bauelementen, dadurch gekennzeichnet, daß die Planarität eines Siliziumblättchens (11), das eingesenkte und erhabene Bereiche (15) in der Oberfläche aufweist, erhöht wird durch selektives thermisches Oxydieren eines eingesenkten Bereichs für eine 3olche Zeit, daß der Volumenanstieg, der von der thermischen Oxydation herrührt, wenigstens teilweise den eingesenkten Bereich mit einem Oxyd (51, 52) ausfüllt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in die Fläche des erhabenen Abschnitts (15) Dotierstoffe eingeführt werden, um die Art der Leitfähigkeit eines Flächenteils des erhabenen Abschnitts (15) umzuwandeln, um einen ebenen Übergang (13) darin zu bilden, wobei der Übergang (13) so ausgebildet ist, daß θ* die Seiten (61, 62) des erhabenen Bereichs (15) schneidet und die Seiten (61, 62) mit Oxyden (51, 52) abgedeckt sind, die während der selektiven Oxydation des eingesenkten Bereichs, der den erhabenen Bereich (15) umgibt, ausgebildet worden sind,
3· Verfahren nach Anspruch 1 weiter dadurch gekennzeichnet, daß auf der Fläche des Blättchens (11) vor der Oxydation eine Maske (42) ausgebildet wird, wobei die Maske (42) die Eigenschaften hat, daß sie dem Ätzvorgang in einer Lösung widersteht, die Silizium ätzt und daß sie die Oxydation des
009811/0922
darunterliegenden Blättchens (11) während des Oxydations-. Vorgangs unterbindet, daß das Blättchen (11) in eine erste Itze untergetaucht wird, so daß die nicht maskierten Siliziumbereiche geätzt werden, daß die Maske (42) nach dem Oxydationsschritt von der Fläche entfernt werden muß und daß in die freigelegten Siliziumbereiche (41) Dotierstoffe diffundiert werden, um die Leitfähigkeit darin umzuwandeln·
t
4, Verfahren nach Anspruch 3, weiter dadurch gekennzeichnet, daß die Maske (42) durch eine zweite Ätze entfernt wird, die die Maske (42) angreift, die aber nicht merklich die Oxyde (51, 52) angreift. ^
5· Verfahren nach Anspruch 4, weiter dadurch gekennzeichnet, daß das Material für die Maske (42) aus der Gruppe ausgewählt wird, die Siliziumnitride und Aluminiumoxyde umfaßt,
6. Verfahren nach einem der Ansprüche 1 bis 5 weiter dadurch ™ gekennzeichnet, daß der Halbleiter-Körper (10) eine Unterlage (11) mit niedrigem spezifischen Widerstand und darauf eine epitaktische Schicht (15, 41) mit höherem spezifischen Widerstand aufweist.
7. Verfahren nach den Ansprüchen 1, 2, 3 oder 6, weiter dadurch gekannzeichnet, daß Dotierstoffe in die bloßgelegten Halbleiter-Bereiche diffundiert werden, um wenigstens einen Teil der epitaktischen Schicht (15, 41) zu einer Zone (14) einer
009811/0922
Leitfähigkeit umzuwandeln, die entgegengesetzt der der epitaktischen Schicht (15, 41) ist,
8. Halbleiter-Bauelement, hergestellt nach dem Verfahren gemäß Anspruch 1.
00981 1/0922
DE19691918845 1968-04-23 1969-04-14 Verfahren zur herstellung von halbleiteranordnungen Withdrawn DE1918845B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US72352968A 1968-04-23 1968-04-23

Publications (2)

Publication Number Publication Date
DE1918845A1 true DE1918845A1 (de) 1970-03-12
DE1918845B2 DE1918845B2 (de) 1971-06-16

Family

ID=24906648

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691918845 Withdrawn DE1918845B2 (de) 1968-04-23 1969-04-14 Verfahren zur herstellung von halbleiteranordnungen

Country Status (7)

Country Link
US (1) US3649386A (de)
JP (1) JPS4810906B1 (de)
BE (1) BE731392A (de)
DE (1) DE1918845B2 (de)
FR (1) FR2006784A1 (de)
GB (1) GB1270697A (de)
NL (1) NL6903469A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2133978A1 (de) * 1970-07-10 1972-01-13 Philips Nv Verfahren zur Herstellung einer Halb leiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3925216A1 (de) * 1989-07-29 1991-01-31 Ver Spezialmoebel Verwalt Rolladen-verschluss fuer moebel oder dgl.

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946800A (en) * 1965-09-28 1990-08-07 Li Chou H Method for making solid-state device utilizing isolation grooves
US6979877B1 (en) * 1965-09-28 2005-12-27 Li Chou H Solid-state device
US5082793A (en) * 1965-09-28 1992-01-21 Li Chou H Method for making solid state device utilizing ion implantation techniques
US6849918B1 (en) * 1965-09-28 2005-02-01 Chou H. Li Miniaturized dielectrically isolated solid state device
NL159817B (nl) * 1966-10-05 1979-03-15 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
NL153374B (nl) * 1966-10-05 1977-05-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
NL7010208A (de) * 1966-10-05 1972-01-12 Philips Nv
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
NL166156C (nl) * 1971-05-22 1981-06-15 Philips Nv Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.
US3947299A (en) * 1971-05-22 1976-03-30 U.S. Philips Corporation Method of manufacturing semiconductor devices
US3814997A (en) * 1971-06-11 1974-06-04 Hitachi Ltd Semiconductor device suitable for impatt diodes or varactor diodes
FR2160759B1 (de) * 1971-11-26 1974-05-31 Thomson Csf
JPS556299B2 (de) * 1972-03-24 1980-02-15
US3784847A (en) * 1972-10-10 1974-01-08 Gen Electric Dielectric strip isolation for jfet or mesfet depletion-mode bucket-brigade circuit
JPS4960484A (de) * 1972-10-12 1974-06-12
US3858231A (en) * 1973-04-16 1974-12-31 Ibm Dielectrically isolated schottky barrier structure and method of forming the same
JPS5214594B2 (de) * 1973-10-17 1977-04-22
US4056415A (en) * 1975-08-04 1977-11-01 International Telephone And Telegraph Corporation Method for providing electrical isolating material in selected regions of a semiconductive material
US4151010A (en) * 1978-06-30 1979-04-24 International Business Machines Corporation Forming adjacent impurity regions in a semiconductor by oxide masking
NL188550C (nl) * 1981-07-02 1992-07-16 Suwa Seikosha Kk Werkwijze voor het vervaardigen van een halfgeleidersubstraat.
JPS5814085U (ja) * 1981-07-21 1983-01-28 石川島芝浦機械株式会社 移動農機のハンドル装置
US20060132996A1 (en) * 2004-12-17 2006-06-22 Poulton John W Low-capacitance electro-static discharge protection
FR2953062B1 (fr) * 2009-11-24 2011-12-16 St Microelectronics Tours Sas Diode de protection bidirectionnelle basse tension
US9412879B2 (en) 2013-07-18 2016-08-09 Texas Instruments Incorporated Integration of the silicon IMPATT diode in an analog technology
CN117945336A (zh) * 2024-03-27 2024-04-30 芯联越州集成电路制造（绍兴）有限公司 半导体器件及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1450846A (fr) * 1964-07-21 1966-06-24 Siemens Ag Composant à semi-conducteurs et son procédé de fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2133978A1 (de) * 1970-07-10 1972-01-13 Philips Nv Verfahren zur Herstellung einer Halb leiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3925216A1 (de) * 1989-07-29 1991-01-31 Ver Spezialmoebel Verwalt Rolladen-verschluss fuer moebel oder dgl.

Also Published As

Publication number Publication date
US3649386A (en) 1972-03-14
NL6903469A (de) 1969-10-27
FR2006784A1 (fr) 1970-01-02
FR2006784B1 (de) 1974-06-14
BE731392A (de) 1969-09-15
GB1270697A (en) 1972-04-12
DE1918845B2 (de) 1971-06-16
JPS4810906B1 (de) 1973-04-09

Similar Documents

Publication Publication Date Title
DE1918845A1 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE3884924T2 (de) Verfahren zur Herstellung eines MIS-Transistors mit an den Endpunkten erhöhter dielektrischer Gate/Substrat-Grenzfläche.
DE3587617T2 (de) Verfahren zur herstellung von bipolaren halbleiteranordnungen.
EP0005728B1 (de) Verfahren zum Herstellen eines lateralen PNP- oder NPN-Transistors mit hoher Verstärkung und dadurch hergestellter Transistor
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE4423068C1 (de) Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung
DE69031488T2 (de) Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2615754C2 (de)
DE2241600A1 (de) Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
DE3129539A1 (de) Bipolartransistor
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2103468C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2605641C3 (de) Hochfrequenztransistor und Verfahren zu seiner Herstellung
DE4444776A1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE2655917A1 (de) Integrierte schaltung
CH495633A (de) Halbleiteranordnung
JPS63107167A (ja) 半導体集積回路装置の製造方法
DE1439758C3 (de) Verfahren zur Herstellung von Transistoren
DE69732318T2 (de) Verfahren zur Herstellung eines bipolaren Transistors
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE69109929T2 (de) Integrierte Schaltungsanordnung mit Abschirmungsvorrichtung und Verfahren zu ihrer Herstellung.

Legal Events

Date Code Title Description
BHN Withdrawal