DE112021006225T5 - Siliziumkarbid-Halbleitervorrichtung - Google Patents

Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112021006225T5
DE112021006225T5 DE112021006225.5T DE112021006225T DE112021006225T5 DE 112021006225 T5 DE112021006225 T5 DE 112021006225T5 DE 112021006225 T DE112021006225 T DE 112021006225T DE 112021006225 T5 DE112021006225 T5 DE 112021006225T5
Authority
DE
Germany
Prior art keywords
region
silicon carbide
main surface
semiconductor device
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021006225.5T
Other languages
English (en)
Inventor
Yu Saitoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112021006225T5 publication Critical patent/DE112021006225T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Siliziumkarbid-Halbleitervorrichtung umfasst ein Siliziumkarbid-Substrat mit einer ersten Hauptfläche und einer zweiten Hauptfläche. In der ersten Hauptoberfläche ist ein Gate-Graben vorgesehen, der durch Seitenflächen und eine Bodenfläche definiert ist. Die Seitenflächen führen durch ein Source-Gebiet und ein Körpergebiet, um ein Driftbereich zu erreichen, und die Bodenfläche schließt sich an die Seitenflächen an. Der Gate-Graben erstreckt sich in einer ersten Richtung parallel zu der ersten Hauptfläche. Das Siliziumkarbid-Substrat umfasst ferner einen elektrischen Feldrelaxationsbereich mit einem zweiten Leitfähigkeitstyp, der zwischen der Bodenfläche und der zweiten Hauptfläche vorgesehen ist und sich in der ersten Richtung erstreckt, und einen Verbindungsbereich mit dem zweiten Leitfähigkeitstyp und der das Kontaktgebiet mit dem elektrischen Feldrelaxationsbereich elektrisch verbindet. In der Draufsicht in einer Richtung senkrecht zur ersten Hauptfläche befinden sich der Gate-Graben und der elektrische Feldrelaxationsbereich auf einer virtuellen Geraden, die sich in der ersten Richtung erstreckt, und das Kontaktgebiet umfasst einen ersten Bereich und einen zweiten Bereich. Der erste Bereich steht in Kontakt mit dem Verbindungsbereich auf der virtuellen Geraden, und der zweite Bereich ist an einer Position vorgesehen, an der das Source-Gebiet zwischen dem Gate-Graben und dem zweiten Bereich in einer zweiten Richtung senkrecht zur ersten Richtung eingeschlossen ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Siliziumkarbid-Halbleitervorrichtung.
  • Diese Anmeldung beansprucht die Priorität der am 30. November 2020 eingereichten japanischen Patentanmeldung Nr. 2020- 198 539, deren gesamter Inhalt durch Bezugnahme hierin aufgenommen ist.
  • Stand der Technik
  • Als eine der Siliziumkarbid-Halbleitervorrichtungen ist ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) mit einem Gate-Graben offenbart, bei dem ein mit einem Körpergebiet verbundenes Kontaktgebiet diskontinuierlich entlang eines Gate-Grabens innerhalb eines in einer Zwischenschicht-Isolierschicht gebildeten Kontaktlochs angeordnet ist (siehe zum Beispiel Patentdokument 1).
  • Dokumente aus dem Stand der Technik
  • Patentdokumente
  • [Patentdokument 1] Ungeprüfte japanische Patentanmeldung Veröffentlichung Nr. 2012- 23 291
  • Zusammenfassung der Erfindung
  • Eine Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein Siliziumkarbid-Substrat mit einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche. Das Siliziumkarbid-Substrat umfasst einen Driftbereich mit einem ersten Leitfähigkeitstyp, ein Körper-Gebiet mit einem zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet und auf dem Driftbereich vorgesehen ist, ein Source-Gebiet mit dem ersten Leitfähigkeitstyp, das auf dem Körper-Gebiet vorgesehen ist, so dass das Source-Gebiet von dem Driftbereich getrennt ist, ein Kontakt-Gebiet mit dem zweiten Leitfähigkeitstyp, das auf dem Körper-Gebiet vorgesehen ist. Ein Gate-Graben ist in der ersten Hauptfläche vorgesehen, und der Gate-Graben ist durch Seitenflächen und eine Bodenfläche definiert. Die Seitenflächen gehen durch das Source-Gebiet und das Körpergebiet hindurch, um den Driftbereich zu erreichen, und die Bodenfläche grenzt an die Seitenflächen an. Der Gate-Graben erstreckt sich in einer ersten Richtung parallel zu der ersten Hauptfläche. Die Siliziumkarbid-Halbleitervorrichtung umfasst ferner eine Source-Elektrode, die mit dem Source-Gebiet und dem Kontaktgebiet verbunden ist. Das Siliziumkarbid-Substrat umfasst ferner einen elektrischen Feldrelaxationsbereich mit einem zweiten Leitfähigkeitstyp, der zwischen der Bodenfläche und der zweiten Hauptfläche vorgesehen ist und sich in der ersten Richtung erstreckt, und einen Verbindungsbereich mit dem zweiten Leitfähigkeitstyp, der das Kontaktgebiet mit dem elektrischen Feldrelaxationsbereich elektrisch verbindet. In der Draufsicht in einer Richtung senkrecht zur ersten Hauptfläche befinden sich der Gate-Graben und der elektrische Feldrelaxationsbereich auf einer virtuellen Geraden, die sich in der ersten Richtung erstreckt, der Verbindungsbereich ist in Kontakt mit dem elektrischen Feldrelaxationsbereich auf der virtuellen Geraden, und der Kontaktbereich umfasst einen ersten Bereich und einen zweiten Bereich. Der erste Bereich steht in Kontakt mit dem Verbindungsbereich auf der virtuellen Geraden, und der zweite Bereich ist an einer Position vorgesehen, an der das Source-Gebiet zwischen dem Gate-Graben und dem zweiten Bereich in einer zweiten Richtung senkrecht zur ersten Richtung eingeschlossen ist.
  • Kurze Beschreibung der Zeichnungen
    • [1] 1 ist eine perspektivische Querschnittsansicht (Teil 1), die eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform veranschaulicht.
    • [2] 2 ist eine perspektivische Querschnittsansicht (Teil 2), die die Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform veranschaulicht.
    • [3] 3 ist ein Diagramm, das eine Konfiguration einer Zwischenschicht-Isolierschicht und einer ersten Hauptfläche in der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform veranschaulicht.
    • [4] 4 ist ein Diagramm, das die Konfiguration der ersten Hauptfläche in der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [5] 5 ist eine Querschnittsansicht (Teil 1), die die Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [6] 6 ist eine Querschnittsansicht (Teil 2), die die Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [7] 7 ist eine Querschnittsansicht (Teil 3), die die Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [8] 8 ist eine Querschnittsansicht (Teil 4), die die Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [9] 9 ist eine Querschnittsansicht (Teil 1), die ein Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [10] 10 ist eine Querschnittsansicht (Teil 2), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [11] 11 ist eine Querschnittsansicht (Teil 3), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [12] 12 ist eine Querschnittsansicht (Teil 4), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [13] 13 ist eine Querschnittsansicht (Teil 5), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [14] 14 ist eine Querschnittsansicht (Teil 6), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [15] 15 ist eine Querschnittsansicht (Teil 7), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [16] 17 ist eine Querschnittsansicht (Teil 8), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [17] 17 ist eine Querschnittsansicht (Teil 9), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [18] 18 ist eine Querschnittsansicht (Teil 10), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [19] 19 ist eine Querschnittsansicht (Teil 11), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [20] 20 ist eine Querschnittsansicht (Teil 12), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [21] 21 ist eine Querschnittsansicht (Teil 13), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [22] 22 ist eine Querschnittsansicht (Teil 14), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [23] 23 ist eine Querschnittsansicht (Teil 15), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [24] 24 ist eine Querschnittsansicht (Teil 16), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [25] 25 ist eine Querschnittsansicht (Teil 17), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [26] 26 ist eine Querschnittsansicht (Teil 18), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [27] 27 ist eine Querschnittsansicht (Teil 19), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [28] 28 ist eine Querschnittsansicht (Teil 20), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [29] 29 ist eine Querschnittsansicht (Teil 21), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt.
    • [30] 30 ist ein Diagramm, das ein Beispiel für den Verlauf eines Kurzschlussstroms darstellt.
    • [31] 31 ist eine Querschnittsansicht, die eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einem modifizierten Beispiel der Ausführungsform zeigt.
  • Ausführungsform zur Durchführung der Erfindung
  • Problemstellung der vorliegenden Erfindung
  • In einem herkömmlichen MOSFET, in dem ein Kontaktgebiet nicht durchgehend angeordnet ist, kann kein ausreichender Kurzschlusswiderstand erzielt werden.
  • Somit ist es eine Aufgabe der vorliegenden Erfindung, eine Siliziumkarbid-Halbleitervorrichtung bereitzustellen, die den Kurzschlusswiderstand verbessern kann.
  • Auswirkungen der vorliegenden Erfindung
  • Gemäß der vorliegenden Erfindung kann die Kurzschlusswiderstand verbessert werden.
  • Im Nachfolgenden werden Ausführungsformen beschrieben.
  • Beschreibung der Ausführungsformen der vorliegenden Erfindung
  • Zunächst werden Ausführungsformen der vorliegenden Erfindung aufgeführt und beschrieben. In der folgenden Beschreibung werden identische oder sich entsprechende Elemente mit denselben Bezugszeichen bezeichnet und nicht wiederholt beschrieben. In den kristallographischen Beschreibungen in der vorliegenden Spezifikation wird eine einzelne Orientierung durch [], eine Gruppenorientierung durch <>, eine einzelne Ebene durch () und eine Gruppenebene durch {} gekennzeichnet. Außerdem wird ein negativer kristallographischer Index normalerweise durch ein „-“ (Balken) vor einer Zahl ausgedrückt, aber in der vorliegenden Spezifikation wird ein negatives Zeichen vor eine Zahl gesetzt.
    • [1] Eine Siliziumkarbid-Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung umfasst ein Siliziumkarbid-Substrat mit einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche. Das Siliziumkarbid-Substrat umfasst ein Driftbereich mit einem ersten Leitfähigkeitstyp, ein Körper-Gebiet, der einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, und der auf dem Driftbereich vorgesehen ist, ein Source-Gebiet mit dem ersten Leitfähigkeitstyp, das auf dem Körper-Gebiet so vorgesehen ist, dass das Source-Gebiet von dem Driftbereich getrennt ist, ein Kontakt-Gebiet mit dem zweiten Leitfähigkeitstyp, das auf dem Körper-Gebiet vorgesehen ist. Ein Gate-Graben ist in der ersten Hauptfläche vorgesehen, und der Gate-Graben ist durch Seitenflächen und eine Bodenfläche definiert. Die Seitenflächen gehen durch das Source-Gebiet und das Körpergebiet hindurch, um das Driftbereich zu erreichen, und die Bodenfläche setzt sich zu den Seitenflächen fort. Der Gate-Graben erstreckt sich in einer ersten Richtung parallel zu der ersten Hauptfläche. Die Siliziumkarbid-Halbleitervorrichtung umfasst ferner eine Source-Elektrode, die mit dem Source-Gebiet und dem Kontaktgebiet verbunden ist. Das Siliziumkarbid-Substrat umfasst ferner einen elektrischen Feldrelaxationsbereich mit einem zweiten Leitfähigkeitstyp, der zwischen der Bodenfläche und der zweiten Hauptfläche vorgesehen ist und sich in der ersten Richtung erstreckt, und einen Verbindungsbereich mit dem zweiten Leitfähigkeitstyp, der das Kontaktgebiet mit dem elektrischen Feldrelaxationsbereich elektrisch verbindet. In der Draufsicht in einer Richtung senkrecht zur ersten Hauptfläche befinden sich der Gate-Graben und der elektrische Feldrelaxationsbereich auf einer virtuellen Geraden, die sich in der ersten Richtung erstreckt, der Verbindungsbereich ist in Kontakt mit dem elektrischen Feldrelaxationsbereich auf der virtuellen Geraden, und das Kontaktgebiet umfasst einen ersten Bereich und einen zweiten Bereich. Der erste Bereich ist in Kontakt mit dem Verbindungsbereich auf der virtuellen Geraden, und der zweite Bereich ist an einer Position vorgesehen, an der das Source-Gebiet zwischen dem Gate-Graben und dem zweiten Bereich in einer zweiten Richtung senkrecht zur ersten Richtung eingeschlossen ist.
  • Wenn sich die Siliziumkarbid-Halbleitervorrichtung in einem Kurzschlusszustand befindet, fließt ein Teil des Kurzschlussstroms von einem Abschnitt (einem schmalen Abschnitt) des Source-Gebiets, das zwischen dem Gate-Graben und dem zweiten Bereich in der zweiten Richtung liegt, entlang der Seitenfläche des Gate-Grabens zum Driftbereich. Wenn der Kurzschlussstrom fließt, wird auf der zweiten Hauptflächenseite vom Gate-Graben Wärme erzeugt, und die Temperatur in der Nähe der ersten Hauptfläche steigt aufgrund der Wärme an. Infolgedessen erhöht sich der elektrische Widerstand des schmalen Abschnitts besonders, wodurch der Kurzschlussstrom nicht leicht fließt und der Kurzschlusswiderstand verbessert werden kann.
    • [2] Gemäß Punkt [1] kann eine Vielzahl von Gate-Gräben so vorgesehen werden, dass sie die virtuelle Gerade in einer ersten Spanne (engl. period) überlagern, und der Verbindungsbereich kann zwischen den Gate-Gräben vorgesehen werden, die in der ersten Richtung in Draufsicht in der Richtung senkrecht zur ersten Hauptfläche aneinandergrenzen. In diesem Fall wird auf einfache Weise ein großer Verbindungsbereich gesichert, und der elektrische Widerstand im Verbindungsbereich kann leicht reduziert werden.
    • [3] Gemäß Punkt [2] kann eine erste Größe des zweiten Bereichs in der ersten Richtung das 0,20-fache der ersten Spanne oder mehr und das 0,50-fache der ersten Spanne oder weniger betragen. In diesem Fall werden sowohl die Erzielung des Durchlassstroms als auch die Verbesserung des Kurzschlusswiderstandes leicht erzielt.
    • [4] Gemäß Punkt [1] bis [3] kann in der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche ein Teil des Source-Gebietes, der zwischen dem Gate-Graben und dem zweiten Bereich in der zweiten Richtung liegt, von der Source-Elektrode getrennt sein. In diesem Fall wird ein direkter Kontakt zwischen der Source-Elektrode und dem schmalen Abschnitt des Source-Gebietes verhindert, und der Effekt der Verbesserung des Kurzschlusswiderstandes aufgrund einer Erhöhung des elektrischen Widerstandes des schmalen Abschnitts wird leicht erreicht.
    • [5] Gemäß Punkt [1] bis [4] kann in der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche ein Teil des elektrischen Feldrelaxationsbereichs einen Teil des zweiten Bereichs überlagern. In diesem Fall ist der Weg des Kurzschlussstroms weiter begrenzt, und der Effekt der Verbesserung des Kurzschlusswiderstands aufgrund der Erhöhung des elektrischen Widerstands des schmalen Abschnitts kann leicht erzielt werden.
    • [6] Gemäß Punkt [1] bis [5] kann das Kontaktgebiet die zweiten Bereiche auf beiden Seiten des Gate-Grabens in der zweiten Richtung umfassen. In diesem Fall wird der elektrische Widerstand zwischen der Source-Elektrode und dem elektrischen Feldrelaxationsbereich auf einfache Weise unterdrückt.
    • [7] Gemäß Punkt [1] bis [6] kann sich der erste Bereich in der zweiten Richtung erstrecken. In diesem Fall sind der erste Bereich und die Source-Elektrode leicht zu verbinden.
    • [8] Gemäß Punkt [1] bis [7] kann die Source-Elektrode mit dem ersten Bereich und dem zweiten Bereich verbunden sein. In diesem Fall werden Ladungsträger leicht von der Source-Elektrode über den ersten Bereich in den elektrischen Feldrelaxationsbereich und über den zweiten Bereich in das Körpergebiet geleitet.
    • [9] Gemäß Punkt [1] bis [8] kann der elektrische Feldrelaxationsbereich von der Bodenfläche des Gate-Grabens beabstandet sein. In diesem Fall sinkt der Durchlasswiderstand und der Durchlassstrom fließt leicht.
    • [10] Gemäß Punkt [1] bis [9] kann in der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche ein unteres Ende des Gate-Grabens innerhalb des elektrischen Feldrelaxationsbereichs liegen. In diesem Fall kann die elektrische Feldkonzentration am unteren Ende des Gate-Grabens leicht entspannt werden.
    • [11] Gemäß Punkt [10] kann in der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche ein oberes Ende des Gate-Grabens innerhalb des elektrischen Feldrelaxationsbereichs liegen. In diesem Fall kann die elektrische Feldkonzentration am unteren Ende des Gate-Grabens noch leichter entspannt werden.
    • [12] Gemäß Punkt [1] bis [11] können die Seitenflächen des Gate-Grabens eine {0-33-8}-Ebene enthalten. In diesem Fall wird eine gute Mobilität auf der Seitenfläche des Gate-Grabens erzielt, und der Kanalwiderstand kann reduziert werden.
  • Ausführungsform der vorliegenden Erfindung
  • Eine Ausführungsform der vorliegenden Erfindung bezieht sich auf einen so genannten vertikalen MOSFET (eine Siliziumkarbid-Halbleitervorrichtung). 1 und 2 sind perspektivische Querschnittsansichten, die eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigen. 2 zeigt einen Teil einer inneren Struktur der Siliziumkarbid-Halbleitervorrichtung in einer perspektivischen Ansicht. 3 ist ein Diagramm, das eine Konfiguration einer Zwischenschicht-Isolierschicht und einer ersten Hauptfläche in der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt. 4 ist ein Diagramm, das eine Konfiguration der ersten Hauptfläche in der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt. 5 bis 8 sind Querschnittsansichten, die eine Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigen. 5 entspricht einer Querschnittsansicht entlang der Linie V-V in 3 und 4. 6 entspricht einer Querschnittsansicht entlang der Linie VI-VI in 3 und 4. 7 entspricht einem Querschnitt entlang der Linie VII-VII in 3 und 4. 8 entspricht einer Querschnittsansicht entlang der Linie VIII-VIII in 3 und 4.
  • Wie in den 1 bis 8 dargestellt, umfasst ein MOSFET 100 gemäß der vorliegenden Ausführungsform im Wesentlichen ein Siliziumkarbid-Substrat 10, eine Gate-Isolierschicht 81, eine Gate-Elektrode 82, eine Zwischenschicht-Isolierschicht 83, eine Source-Elektrode 60, eine Drain-Elektrode 70, eine Sperrmetallschicht 84 und eine Passivierungsschicht 85. Das Siliziumkarbid-Substrat 10 umfasst ein Siliziumkarbid-Einkristallsubstrat 50 und eine Siliziumkarbid-Epitaxieschicht 40 auf dem Siliziumkarbid-Einkristallsubstrat 50. Das Siliziumkarbids-Substrat 10 hat eine erste Hauptfläche 1 und eine zweite Hauptfläche 2, die der ersten Hauptfläche 1 gegenüberliegt. Die Siliziumkarbid-Epitaxieschicht 40 bildet die erste Hauptfläche 1, und das Siliziumkarbid-Einkristallsubstrat 50 bildet die zweite Hauptfläche 2. Das Siliziumkarbid-Einkristallsubstrat 50 und die Siliziumkarbid-Epitaxieschicht 40 bestehen zum Beispiel aus hexagonalem Siliziumkarbid vom Polytyp 4H. Das Siliziumkarbid-Einkristallsubstrat 50 enthält eine n-Verunreinigung wie Stickstoff (N) und weist einen n-Typ auf (einen ersten Leitfähigkeitstyp).
  • Die erste Hauptfläche 1 ist eine {0001}-Ebene oder eine Ebene, die gegenüber der {0001}-Ebene um einen Abweichungswinkel von 8° oder weniger in der Abweichungsrichtung geneigt ist. Vorzugsweise ist die erste Hauptfläche 1 eine (000-1)-Ebene oder eine Ebene, die von der (000-1)-Ebene um einen Abweichungswinkel von 8° oder weniger in der Abweichungsrichtung geneigt ist. Die Abweichungsrichtung kann zum Beispiel die <11-20>-Richtung oder die <1-100>-Richtung sein. Der Abweichungswinkel kann z. B. 1° oder mehr oder 2° oder mehr betragen. Der Abweichungswinkel kann 6° oder weniger, oder 4° oder weniger betragen.
  • Die Siliziumkarbid-Epitaxieschicht 40 umfasst im Wesentlichen einen Driftbereich 11, ein Körpergebiet 12, ein Source-Gebiet 13, einen elektrischen Feldrelaxationsbereich 16, einen Verbindungsbereich 17 und ein Kontaktgebiet 18.
  • Der Driftbereich 11 enthält eine n-Verunreinigung, wie Stickstoff oder Phosphor (P), und ist beispielsweise vom n-Leitfähigkeitstyp. Der Driftbereich 11 umfasst beispielsweise im Wesentlichen einen dritten Bereich 11C, einen vierten Bereich 11 D und einen fünften Bereich 11 E.
  • Das Körpergebiet 12 ist auf dem Driftbereich 11 vorgesehen. Das Körpergebiet 12 enthält eine p-Verunreinigung, wie z.B. Aluminium (AI), und ist vom p-Leitfähigkeitstyp (einem zweiten Leitfähigkeitstyp). Die effektive Konzentration der p-Verunreinigung im Körpergebiet 12 beträgt 5 × 1017cm-3 oder mehr. Der Kurzkanaleffekt (Durchgriff) kann auftreten, wenn sich eine Verarmungsschicht von einem pn-Übergangsbereich in ein Kanalgebiet ausbreitet und das gesamte Kanalgebiet zur Verarmungsschicht wird. Durch Erhöhung der effektiven Konzentration der p-Verunreinigung im Körpergebiet 12 kann die Ausbreitung der im Kanalgebiet gebildeten Verarmungsschicht verringert werden. Die Dicke des Körpergebiets 12 kann z. B. kleiner als 0,7 µm sein. Die effektive Konzentration der p-Verunreinigung im Körpergebiet 12 beträgt zum Beispiel etwa 1 × 1018 cm-3.
  • Das Source-Gebiet 13 ist auf dem Körpergebiet 12 so vorgesehen, dass es durch das Körpergebiet 12 von dem Driftbereich 11 getrennt ist. Das Source-Gebiet 13 enthält eine n-Verunreinigung, wie z.B. Stickstoff oder Phosphor, und ist vom n-Leitfähigkeitstyp. Das Source-Gebiet 13 bildet die erste Hauptfläche 1. Die effektive Konzentration der n-Verunreinigung im Source-Gebiet 13 kann höher sein als die effektive Konzentration der p-Verunreinigung im Körpergebiet 12. Die effektive Konzentration der n-Verunreinigung im Source-Gebiet 13 beträgt beispielsweise etwa 1 × 1019 cm-3.
  • Das Kontaktgebiet 18 enthält eine p-Verunreinigung wie Aluminium und ist vom p-Leitfähigkeitstyp. Das Kontaktgebiet 18 bildet die erste Hauptfläche 1. Das Kontaktgebiet 18 umfasst zum Beispiel einen ersten Bereich 18A und einen zweiten Bereich 18B. Die effektive Konzentration der p-Verunreinigung im Kontaktgebiet 18 ist zum Beispiel höher als die effektive Konzentration der p-Verunreinigung im Körpergebiet 12 und die effektive Konzentration der p-Verunreinigung im Verbindungsbereich 1. Der Kontaktbereich 18 geht durch das Source-Gebiet 13 und steht in Kontakt mit dem Körpergebiet 12 oder dem Verbindungsbereich 17. Die effektive Konzentration der p-Verunreinigung in dem Kontaktgebiet 18 beträgt beispielsweise 1 × 1018 cm-3 oder mehr und 1 × 1020 cm-3 oder weniger.
  • In der ersten Hauptfläche 1 ist ein durch Seitenflächen 3 und eine Bodenfläche 4 definierter Gate-Graben 5 vorgesehen. Die Seitenflächen 3 verlaufen durch das Source-Gebiet 13 und das Körpergebiet 12, um den Driftbereich 11 zu erreichen. Die Bodenfläche 4 schließt sich an die Seitenflächen 3 an. Die Bodenfläche 4 befindet sich im Driftbereich 11. Die Bodenfläche 4 ist z. B. eine Ebene parallel zur zweiten Hauptfläche 2. Der Winkel θ1 der Seitenflächen 3 in Bezug auf eine Ebene, die die Bodenfläche 4 einschließt, beträgt beispielsweise 45° oder mehr und 65° oder weniger. Der Winkel θ1 kann z. B. 50° oder mehr betragen. Der Winkel θ1 kann z. B. 60° oder weniger betragen. Die Seitenfläche 3 hat vorzugsweise eine {0-33-8}-Ebene. Die {0-33-8}-Ebene ist eine Kristallebene, in der eine ausgezeichnete Mobilität erzielt wird.
  • Wie in 3 und 4 dargestellt, überlagert insbesondere der Gate-Graben 5 in Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 eine virtuelle Gerade L1, die sich in einer ersten Richtung parallel zur ersten Hauptfläche 1 erstreckt. In der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 liegt der Gate-Graben 5 auf der virtuellen Geraden L1. Auf der virtuellen Geraden L1 sind in regelmäßigen Abständen mehrere Gate-Gräben 5 vorgesehen. Beispielsweise sind die mehreren Gate-Gräben 5 so vorgesehen, dass sie die virtuelle Gerade L1 in einer ersten Spanne F1 überlagern. In der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 sind die mehreren Gate-Gräben 5 in regelmäßigen Abständen auch in einer zweiten Richtung senkrecht zur ersten Richtung vorgesehen. Die mehreren Gate-Gräben 5 können zum Beispiel in Form eines Arrays vorgesehen sein.
  • Der elektrische Feldrelaxationsbereich 16 enthält eine p-Verunreinigung, wie z. B. Al, und weist die p-Leitfähigkeit auf. Der elektrische Feldrelaxationsbereich 16 befindet sich zwischen der Bodenfläche 4 des Gate-Grabens 5 und der zweiten Hauptfläche 2. Das heißt, der elektrische Feldrelaxationsbereich 16 ist von der Bodenfläche 4 des Gate-Grabens 5 beabstandet. Ähnlich wie beim Gate-Graben 5 überlagert der elektrische Feldrelaxationsbereich 16 in der Draufsicht in Richtung senkrecht zur ersten Hauptfläche 1 die virtuelle Gerade L1. In der Draufsicht in Richtung senkrecht zur ersten Hauptfläche 1 liegt der elektrische Feldrelaxationsbereich 16 auf der virtuellen Geraden L1. Auf der virtuellen Geraden L1 kann der elektrische Feldrelaxationsbereich 16 gemeinsam mit den mehreren Gate-Gräben 5 vorgesehen sein. Zusätzlich sind in der Draufsicht in Richtung senkrecht zur ersten Hauptfläche 1 die mehreren elektrischen Feldrelaxationsbereiche 16 in regelmäßigen Abständen in der zweiten Richtung ausgebildet. In der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 kann ein Teil des elektrischen Feldrelaxationsbereichs 16 einen Teil des zweiten Bereichs 18B überlagern. Die mehreren elektrischen Feldrelaxationsbereiche 16 können streifenförmig ausgebildet sein. Die effektive Konzentration der p-Verunreinigung im elektrischen Feldrelaxationsbereich 16 beträgt beispielsweise 5 × 1017 cm-3 oder mehr und 5 × 1018 cm-3 oder weniger.
  • Der fünfte Bereich 11 E des Driftbereichs 11 befindet sich auf der zweiten Seite der Hauptfläche 2 des elektrischen Feldrelaxationsbereichs 16. Der fünfte Bereich 11 E ist in Kontakt mit dem elektrischen Feldrelaxationsbereich 16. Der fünfte Bereich 11E befindet sich auf der ersten Seite der Hauptfläche 1 des Siliziumkarbid-Einkristallsubstrats 50. Der fünfte Bereich 11E kann zwischen dem elektrischen Feldrelaxationsbereich 16 und dem Siliziumkarbid-Einkristallsubstrat 50 eingeschlossen sein. Der fünfte Bereich 11E kann sich bis zum Siliziumkarbid-Einkristallsubstrat 50 erstrecken. Die effektive Konzentration der n-Verunreinigung in dem fünften Bereich 11E beträgt beispielsweise 5 × 1015 cm-3 oder mehr und 5 × 1016 cm-3 oder weniger.
  • Der vierte Bereich 11D befindet sich auf der ersten Hauptfläche 1 auf der Seite des fünften Bereichs 11E. Der vierte Bereich 11D erstreckt sich bis zum fünften Bereich 11 E. Der vierte Bereich 11D steht in Kontakt mit dem Bereich der elektrischen Feldrelaxation 16 in der Richtung parallel zur zweiten Hauptfläche 2. Der vierte Bereich 11D und der elektrische Feldrelaxationsbereich 16 können sich auf derselben Ebene parallel zur zweiten Hauptfläche 2 befinden. Die effektive Konzentration der n-Verunreinigung in dem vierten Bereich 11 D kann höher sein als die effektive Konzentration der n-Verunreinigung in dem fünften Bereich 11E. Die effektive Konzentration der n-Verunreinigung im vierten Bereich 11D beträgt beispielsweise 5 × 1016 cm-3 oder mehr und 5 × 1017 cm-3 oder weniger.
  • Der dritte Bereich 11C befindet sich auf der Seite der zweiten Hauptfläche 2 gegenüber dem Körpergebiet 12 und auf der Seite der ersten Hauptfläche 1 gegenüber dem elektrischen Feldrelaxationsbereich 16 und dem vierten Bereich 11D. Der dritte Bereich 11C schließt an den vierten Bereich 11 D an. Der dritte Bereich 11C befindet sich zwischen dem Körpergebiet 12, dem elektrischen Feldrelaxationsbereich 16 und dem vierten Bereich 11 D. Der dritte Bereich 11C steht in Kontakt mit dem Körpergebiet 12, dem elektrischen Feldrelaxationsbereich 16 und dem vierten Bereich 11D. Die obere Endfläche des dritten Bereichs 11C umfasst beispielsweise die Bodenfläche 4 des Gate-Grabens 5. Die effektive Konzentration der n-Verunreinigung in dem dritten Bereich 11C kann niedriger sein als die effektive Konzentration der n-Verunreinigung in dem vierten Bereich 11D. Die effektive Konzentration der n-Verunreinigung im dritten Bereich 11C beträgt beispielsweise 5 × 1015 cm-3 oder mehr und 5 × 1016 cm-3 oder weniger.
  • Die Gate-Isolierschicht 81 ist zum Beispiel eine Oxidschicht. Die Gate-Isolierschicht 81 besteht z. B. aus einem siliziumdioxidhaltigen Material. Die Gate-Isolierschicht 81 ist in Kontakt mit der Seitenfläche 3 und der Bodenfläche 4. Die Gate-Isolierschicht 81 steht in Kontakt mit dem elektrischen Feldrelaxationsbereich 16 an der Bodenfläche 4. Die Gate-Isolierschicht 81 steht in Kontakt mit dem Source-Gebiet 13, dem Körpergebiet 12 und dem Driftbereich 11 an der Seitenfläche 3. Die Gate-Isolierschicht 81 kann mit dem Source-Gebiet 13 an der ersten Hauptfläche 1 in Kontakt sein.
  • Die Gate-Elektrode 82 ist auf der Gate-Isolierschicht 81 vorgesehen. Die Gate-Elektrode 82 besteht zum Beispiel aus Polysilizium (Poly-Si), das eine leitende Verunreinigung enthält. Die Gate-Elektrode 82 ist innerhalb des Gate-Grabens 5 angeordnet. Ein Teil der Gate-Elektrode 82 kann auf der ersten Hauptfläche 1 angeordnet sein.
  • Die Zwischenschicht-Isolierschicht 83 befindet sich in Kontakt mit der Gate-Elektrode 82 und der Gate-Isolierschicht 81. Die Zwischenschicht-Isolierschicht 83 besteht z.B. aus einem siliziumdioxidhaltigen Material. Die Zwischenschicht-Isolierschicht 83 isoliert die Gate-Elektrode 82 elektrisch von der Source-Elektrode 60. Ein Teil der Zwischenschicht-Isolierschicht 83 kann im Inneren des Gate-Grabens 5 vorgesehen sein.
  • Ähnlich wie der Gate-Graben 5 und der elektrische Feldrelaxationsbereich 16 überlagert die Zwischenschicht-Isolierschicht 83 die virtuelle Gerade L1 in der Draufsicht in Richtung senkrecht zur ersten Hauptfläche 1. Auf der virtuellen Geraden L1 kann die Zwischenschicht-Isolierschicht 83 gemeinsam mit den mehreren Gate-Gräben 5 vorgesehen sein. In der Draufsicht in Richtung senkrecht zur ersten Hauptfläche 1 sind in der Zwischenschicht-Isolierschicht 83 und der Gate-Isolierschicht 81 in konstanten Abständen in der zweiten Richtung Kontaktlöcher 90 ausgebildet. Die Kontaktlöcher 90 sind so vorgesehen, dass der Gate-Graben 5 in der Draufsicht in Richtung senkrecht zur ersten Hauptfläche 1 zwischen den in der zweiten Richtung nebeneinanderliegenden Kontaktlöchern 90 angeordnet ist. Das Kontaktloch 90 erstreckt sich in der ersten Richtung. Das Source-Gebiet 13 und das Kontaktgebiet 18 werden von der Zwischenschicht-Isolierschicht 83 und der Gate-Isolierschicht 81 durch das Kontaktloch 90 freigelegt.
  • Wie in 3 und 4 dargestellt, erstreckt sich insbesondere der erste Bereich 18A des Kontaktgebiets 18 in der zweiten Richtung zwischen den in der ersten Richtung benachbarten Gate-Gräben 5 und schneidet die virtuelle Gerade L1. Ein Teil des ersten Bereichs 18A kann mit der Gate-Isolierschicht 83 und der Sperrmetallschicht 84 zwischen den in der ersten Richtung benachbarten Gate-Gräben 5 bedeckt sein, und die Gate-Isolierschicht 81 und die Gate-Elektrode 82 können zwischen dem ersten Bereich 18A und der Gate-Isolierschicht 83 in der Dickenrichtung eingeschlossen sein. Ein weiterer Teil des ersten Bereichs 18A ist von der Zwischenschicht-Isolierschicht 83 durch das Kontaktloch 90 zwischen zwei virtuellen Geraden L1, die in der zweiten Richtung aneinandergrenzen, freigelegt.
  • Der zweite Bereich 18B wird von der Zwischenschicht-Isolierschicht 83 durch das Kontaktloch 90 freigelegt. Der zweite Bereich 18B ist zwischen den in der zweiten Richtung aneinandergrenzenden Gate-Gräben 5 vorgesehen. Der zweite Bereich 18B befindet sich auf beiden Seiten des Gate-Grabens 5 in der zweiten Richtung. Ein Teil (ein schmaler Abschnitt) des Source-Gebietes 13 ist zwischen dem Gate-Graben 5 und dem zweiten Bereich 18B in der zweiten Richtung eingebettet. Beispielsweise kann der zweite Bereich 18B in der ersten Richtung beabstandet vom ersten Bereich 18A vorgesehen sein und in der Nähe der Mitte zwischen den ersten Bereichen 18A, die in der ersten Richtung aneinandergrenzen, vorgesehen sein. Das Source-Gebiet 13 ist zwischen dem ersten Bereich 18A und dem zweiten Bereich 18B vorgesehen. Mit anderen Worten ist der zweite Bereich 18B in der Draufsicht in Richtung senkrecht zur ersten Hauptfläche 1 von dem Source-Gebiet 13 umgeben, das zwischen den in der zweiten Richtung benachbarten Gate-Gräben 5 vorgesehen ist.
  • Wie in 3 dargestellt, sind insbesondere der erste Bereich 18A, der zweite Bereich 18B und das Source-Gebiet 13 von der Zwischenschicht-Isolierschicht 83 durch das Kontaktloch 90 freigelegt. Ein Teil (ein schmaler Abschnitt) des Source-Gebietes 13, der zwischen dem Gate-Graben 5 und dem zweiten Bereich 18B liegt, ist mit der Zwischenschicht-Isolierschicht 83 bedeckt. Das heißt, in der Draufsicht in Richtung senkrecht zur ersten Hauptfläche 1 ist der schmale Abschnitt des Source-Gebietes 13 von der Source-Elektrode 60 beabstandet.
  • Der Verbindungsbereich 17 enthält eine p-Verunreinigung, wie z.B. Al, und weist die p-Leitfähigkeit auf. Der Verbindungsbereich 17 verbindet den ersten Bereich 18A des Kontaktgebiets 18 elektrisch mit dem elektrischen Feldrelaxationsbereich 16. Der Verbindungsbereich 17 steht in Kontakt mit dem Bereich der elektrischen Feldrelaxation 16 auf der virtuellen Geraden L1. Der Verbindungsbereich 17 kann sich ähnlich wie der erste Bereich 18A in der zweiten Richtung erstrecken. Der Verbindungsbereich 17 kann zwischen den in der ersten Richtung in der Draufsicht senkrecht zur ersten Hauptfläche 1 nebeneinanderliegenden Gate-Gräben 5 vorgesehen sein. Der Verbindungsbereich 17 steht in Kontakt mit dem ersten Bereich 18A oder dem Körpergebiet 12. Der Verbindungsbereich 17 kann sowohl mit dem Körpergebiet 12 als auch mit dem ersten Bereich 18A in Kontakt stehen. Der Verbindungsbereich 17 kann in direktem Kontakt mit dem ersten Bereich 18A stehen. Das Körpergebiet 12 kann in direktem Kontakt mit dem ersten Bereich 18A stehen, und der Verbindungsbereich 17 kann in direktem Kontakt mit dem Körpergebiet 12 stehen. Der Verbindungsbereich 17 liegt zwischen dem elektrischen Feldrelaxationsbereich 16 und dem ersten Bereich 18A in einer Richtung senkrecht zur zweiten Hauptfläche 2. Der Verbindungsbereich 17 befindet sich auf der Seite der zweiten Hauptfläche 2, die dem ersten Bereich 18A gegenüberliegt. Der Verbindungsbereich 17 befindet sich auf der Seite der ersten Hauptfläche 1 gegenüber dem elektrischen Feldrelaxationsbereich 16. Der Verbindungsbereich 17 kann zum Beispiel sowohl mit dem ersten Bereich 18A als auch mit dem elektrischen Feldrelaxationsbereich 16 in Kontakt stehen. Wenn sich der Verbindungsbereich 17 zwischen dem elektrischen Feldrelaxationsbereich 16 und dem ersten Bereich 18A in der Richtung senkrecht zur zweiten Hauptfläche 2 befindet und sowohl mit dem ersten Bereich 18A als auch mit dem elektrischen Feldrelaxationsbereich 16 in Kontakt steht, wird der Serienwiderstand zwischen dem ersten Bereich 18A und dem elektrischen Feldrelaxationsbereich 16 verringert. Die effektive Konzentration der p-Verunreinigung in dem Verbindungsbereich 17 kann im Wesentlichen die gleiche sein wie die effektive Konzentration der p-Verunreinigung in dem elektrischen Feldrelaxationsbereich 16. Die effektive Konzentration der p-Verunreinigung im Verbindungsbereich 17 beträgt beispielsweise 5 × 1017 cm-3 oder mehr und 5 × 1018 cm-3 oder weniger.
  • Unter der Annahme, dass die in der ersten Richtung angeordneten mehreren Gate-Gräben 5 ein Gate-Graben-Ansammlung sind, kann die Gate-Graben-Ansammlung als durch den ersten Bereich 18A und den Verbindungsbereich 17 in die mehreren Gate-Gräben 5 unterteilt betrachtet werden.
  • Die Sperrmetallschicht 84 bedeckt die obere Fläche und die Seitenfläche der Zwischenschicht-Isolierschicht 83 und die Seitenfläche der Gate-Isolierschicht 81. Die Sperrmetallschicht 84 steht sowohl mit der Zwischenschicht-Isolierschicht 83 als auch mit der Gate-Isolierschicht 81 in Kontakt. Die Sperrmetallschicht 84 besteht zum Beispiel aus einem Material, das Titannitrid (TiN) enthält.
  • Die Source-Elektrode 60 steht in Kontakt mit der ersten Hauptfläche 1. Die Source-Elektrode 60 umfasst eine Kontaktelektrode 61 und eine Source-Verdrahtung 62. Die Kontaktelektrode 61 ist in Kontakt mit dem Source-Gebiet 13 und dem ersten Bereich 18A und dem zweiten Bereich 18B des Kontaktgebiets 18 in der ersten Hauptfläche 1. Die Kontaktelektrode 61 besteht zum Beispiel aus einem Material, das Nickelsilizid (NiSi) enthält. Die Kontaktelektrode 61 kann aus einem Material hergestellt sein, das Titan (Ti), AI und Si enthält. Die Kontaktelektrode 61 steht in ohmschem Kontakt mit dem Source-Gebiet 13 und dem ersten Bereich 18A sowie dem zweiten Bereich 18B des Kontaktgebiets 18. Die Source-Verdrahtung 62 bedeckt die obere Fläche und die Seitenfläche des Sperrmetallfilms 84 und die obere Fläche der Kontaktelektrode 61. Die Source-Verdrahtung 62 steht in Kontakt mit dem Sperrmetallfilm 84 und der Kontaktelektrode 61. Die Source-Verdrahtung 62 besteht z. B. aus einem Al-haltigen Material.
  • Die Passivierungsschicht 85 bedeckt die obere Fläche der Source-Verdrahtung 62. Die Passivierungsschicht 85 steht in Kontakt mit der Source-Verdrahtung 62. Die Passivierungsschicht 85 besteht beispielsweise aus einem polyimidhaltigen Material.
  • Die Drain-Elektrode 70 ist in Kontakt mit der zweiten Hauptfläche 2. Die Drain-Elektrode 70 steht an der zweiten Hauptfläche 2 in Kontakt mit dem Siliziumkarbid-Einkristallsubstrat 50. Die Drain-Elektrode 70 ist elektrisch mit dem Driftbereich 11 verbunden. Die Drain-Elektrode 70 besteht z. B. aus einem NiSi-haltigen Material. Die Drain-Elektrode 70 kann aus einem Material hergestellt sein, das Ti, AI und Si enthält. Die Drain-Elektrode 70 steht in ohmschem Kontakt mit dem Siliziumkarbid-Einkristallsubstrat 50.
  • Zwischen dem Siliziumkarbid-Einkristallsubstrat 50 und dem fünften Bereich 11E kann eine Pufferschicht vorgesehen sein, die eine n-Verunreinigung wie Nitrid enthält und den n-Leitfähigkeitstyp hat. Die effektive Konzentration der n-Verunreinigung der Pufferschicht kann höher sein als die effektive Konzentration der n-Verunreinigung des fünften Bereichs 11E.
  • Hier kann die effektive Konzentration der Verunreinigung in jedem Bereich z.B. durch Messung mit einem Rasterkapazitätsmikroskop (SCM), mittels Sekundärionen-Massenspektrometrie (SIMS) oder ähnlichem gemessen werden.
  • Als nächstes wird ein Verfahren zur Herstellung des MOSFET 100 gemäß der Ausführungsform beschrieben. 9 bis 29 sind Querschnittsansichten, die das Verfahren zur Herstellung des MOSFET 100 gemäß der Ausführungsform zeigen. In den 9 bis 12 sind Modifikationen des in 5 dargestellten Querschnitts und des in 6 dargestellten Querschnitts gezeigt. 13, 15, 18, 20, 22, 24, 26 und 28 zeigen Modifikationen des in 6 dargestellten Querschnitts. Die 14, 16, 17, 19, 21, 23, 25, 27 und 29 zeigen Modifikationen des in 5 dargestellten Querschnitts.
  • Zunächst wird, wie in 9 dargestellt, ein Schritt zur Herstellung des Siliziumkarbid-Einkristallsubstrats 50 durchgeführt. Das Siliziumkarbid-Einkristallsubstrat 50 wird durch Schneiden eines Siliziumkarbidingots (nicht dargestellt) hergestellt, der beispielsweise durch ein Sublimationsverfahren hergestellt wurde. Die Pufferschicht (nicht dargestellt) kann auf dem Siliziumkarbid-Einkristallsubstrat 50 gebildet werden. Die Pufferschicht kann durch ein chemisches Gasphasenabscheidungsverfahren (CVD) gebildet werden, bei dem z. B. ein Gasgemisch aus Silan (SiH4) und Propan (C3H8) als Ausgangsgas und Wasserstoffgas (H2) als Trägergas verwendet werden. Während des epitaktischen Wachstums der Pufferschicht kann eine n-Verunreinigung, wie z. B. Stickstoff, in die Pufferschicht eingebracht werden.
  • Als nächstes wird, wie auch in 9 dargestellt, ein Schritt zur Bildung einer ersten Epitaxieschicht 21 durchgeführt. Die erste Epitaxieschicht 21 wird auf dem Siliziumkarbid-Einkristallsubstrat 50 durch ein CVD-Verfahren gebildet, bei dem z. B. ein Gasgemisch aus Silan und Propan als Ausgangsmaterial und z. B. Wasserstoff als Trägergas verwendet wird. Während des Epitaxiewachstums wird eine n-Verunreinigung, z. B. Stickstoff, in die erste Epitaxieschicht 21 eingebracht. Die erste Epitaxieschicht 21 hat den n-Leitfähigkeitstyp. Die effektive Konzentration der n-Verunreinigung der ersten Epitaxieschicht 21 kann niedriger sein als die effektive Konzentration der n-Verunreinigung der Pufferschicht.
  • Als nächstes wird, wie in 10 dargestellt, ein Schritt zur Bildung des elektrischen Feldrelaxationsbereichs 16 durchgeführt. Beispielsweise wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung in einem Bereich, in dem der elektrische Feldrelaxationsbereich 16 gebildet wird, gebildet. Als nächstes werden beispielsweise p-Verunreinigungsionen, die eine p-Leitfähigkeit verleihen können, wie Aluminiumionen, in die erste Epitaxieschicht 21 implantiert. Auf diese Weise wird der elektrische Feldrelaxationsbereich 16 gebildet.
  • Als nächstes wird, wie in 11 dargestellt, ein Schritt zur Bildung des vierten Bereichs 11 D durchgeführt. Beispielsweise wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung in einem Bereich gebildet, in dem der vierte Bereich 11 D gebildet wird, d.h. ein Bereich auf der Seite des elektrischen Feldrelaxationsbereichs 16 in der Richtung parallel zur zweiten Hauptfläche 2. Als nächstes werden z. B. n-Verunreinigungsionen, die eine n-Leitfähigkeit verleihen können, wie Stickstoff, in die erste Epitaxieschicht 21 implantiert. Dadurch wird der vierte Bereich 11D gebildet. In der ersten Epitaxieschicht 21 dienen ein Teil, der sich auf der Seite des Siliziumkarbid-Einkristallsubstrats 50 vom elektrischen Feldrelaxationsbereich 16 befindet, und ein Teil, der sich auf der Seite des Siliziumkarbid-Einkristallsubstrats 50 vom vierten Bereich 11D befindet, als fünfter Bereich 11E. Die effektive Konzentration der n-Verunreinigung im vierten Bereich 11 D ist höher als die effektive Konzentration der n-Verunreinigung im fünften Bereich 11E.
  • Als nächstes wird, wie in 12 dargestellt, ein Schritt zur Bildung einer zweiten Epitaxieschicht 22 durchgeführt. Beispielsweise wird die zweite Epitaxieschicht 22 auf der ersten Epitaxieschicht 21 durch ein CVD-Verfahren gebildet, bei dem beispielsweise ein Gasgemisch aus Silan und Propan als Ausgangsmaterial und beispielsweise Wasserstoff als Trägergas verwendet wird. Während des Epitaxiewachstums wird eine n-Verunreinigung, z. B. Stickstoff, in die zweite Epitaxieschicht 22 eingebracht. Die zweite Epitaxieschicht 22 weist die n-Leitfähigkeit auf. Die Dicke der zweiten Epitaxieschicht 22 beträgt z. B. 0,8 µm oder mehr und 1,2 µm oder weniger. Die effektive Konzentration der n-Verunreinigung der zweiten Epitaxieschicht 22 ist beispielsweise niedriger eingestellt als die effektive Konzentration der n-Verunreinigung des vierten Bereichs 11 D.
  • Als nächstes wird, wie in 13 und 14 dargestellt, ein Schritt zur Bildung des Verbindungsbereichs 17 durchgeführt. Beispielsweise wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung in einem Bereich, in dem der Verbindungsbereich 17 gebildet wird, gebildet. Als nächstes werden beispielsweise p-Verunreinigungsionen, die eine p-Leitfähigkeit verleihen können, wie Aluminiumionen, in die gesamte Oberfläche der zweiten Epitaxieschicht 22 implantiert. Dadurch wird der Verbindungsbereich 17 gebildet.
  • Als nächstes wird, wie auch in 13 und 14 dargestellt, ein Schritt zur Bildung des Körpergebiets 12 durchgeführt. Beispielsweise werden p-Verunreinigungsionen, die eine p-Leitfähigkeit verleihen können, wie Aluminiumionen, in die gesamte Oberfläche der zweiten Epitaxieschicht 22 implantiert. Dadurch wird das Körpergebiet 12 gebildet.
  • Als nächstes wird, wie auch in 13 und 14 dargestellt, ein Schritt zur Bildung des Source-Gebietes 13 durchgeführt. Beispielsweise werden n-Verunreinigungsionen, die eine n-Leitfähigkeit verleihen können, wie Phosphor, in die gesamte Oberfläche der zweiten Epitaxieschicht 22 implantiert. Auf diese Weise wird das Source-Gebiet 13 gebildet.
  • Als nächstes wird, wie in 15 und 16 dargestellt, ein Schritt zur Bildung des Kontaktgebiets 18 durchgeführt. Beispielsweise wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung in einem Bereich, in dem das Kontaktgebiet 18 gebildet wird, gebildet. Als nächstes werden beispielsweise p-Verunreinigungsionen, die eine p-Leitfähigkeit verleihen können, wie Aluminiumionen, in die gesamte Oberfläche der zweiten Epitaxieschicht 22 implantiert. Auf diese Weise wird das Kontaktgebiet 18 gebildet. Das Kontaktgebiet 18 umfasst den ersten Bereich 18A und den zweiten Bereich 18B.
  • Als nächstes wird ein Aktivierungsglühschritt durchgeführt, um die in das Siliziumkarbid-Substrat 10 implantierten Verunreinigungsionen zu aktivieren. Die Temperatur des Aktivierungsglühens beträgt vorzugsweise 1.500°C oder mehr und 1.900°C oder weniger und liegt beispielsweise bei etwa 1.700°C. Die Dauer des Aktivierungsglühens beträgt z. B. etwa 30 Minuten. Die Atmosphäre des Aktivierungsglühens ist vorzugsweise eine Inertgasatmosphäre, z.B. eine Ar-Atmosphäre.
  • Als nächstes wird, wie in 17 dargestellt, ein Schritt zur Bildung des Gate-Grabens 5 durchgeführt. Beispielsweise wird auf der ersten Hauptfläche 1, die das Source-Gebiet 13 und das Kontaktgebiet 18 umfasst, eine Maskenschicht (nicht dargestellt) mit einer Öffnung an einer Stelle, an der der Gate-Graben 5 gebildet wird, gebildet. Mit Hilfe der Maskenschicht werden ein Teil des Source-Gebiets 13, ein Teil des Körpergebiets 12 und ein Teil des Driftbereichs 11 geätzt und entfernt. Als Ätzverfahren kann z. B. das reaktive lonenätzen, insbesondere das induktiv gekoppelte reaktive lonenätzen mit Plasma, verwendet werden. Insbesondere kann reaktives lonenätzen mit induktiv gekoppeltem Plasma, bei dem beispielsweise Schwefelhexafluorid (SF6) oder ein Gasgemisch aus SF6 und O2 als reaktives Gas verwendet wird, eingesetzt werden. Durch Ätzen wird in einem Bereich, in dem der Gate-Graben 5 gebildet werden soll, eine Aussparung (nicht dargestellt) mit im Wesentlichen senkrecht zur ersten Hauptfläche 1 verlaufenden Seiten und einem an die Seiten anschließenden und im Wesentlichen parallel zur ersten Hauptfläche 1 verlaufenden Boden gebildet.
  • Anschließend wird in der Aussparung ein thermisches Ätzen durchgeführt. Das thermische Ätzen kann beispielsweise durch Erhitzen in einer Atmosphäre erfolgen, die ein reaktives Gas mit mindestens einer oder mehreren Arten von Halogenatomen in einem Zustand enthält, in dem die Maskenschicht auf der ersten Hauptfläche 1 ausgebildet ist. Die mindestens eine oder mehrere Arten von Halogenatomen umfassen mindestens eines von einem Chloratom (Cl) und einem Fluoratom (F). Die Atmosphäre umfasst zum Beispiel Chlorid (Cl2), Bortrichlorid (BCl3), SF6 oder Tetrafluormethan (CF4). Als reaktives Gas wird z. B. ein Gasgemisch aus einem Chlorgas und einem Sauerstoffgas verwendet, und das thermische Ätzen wird bei einer Wärmebehandlungstemperatur von z. B. 800 °C oder mehr und 900 °C oder weniger durchgeführt. Dabei kann das Reaktivgas neben dem zuvor beschriebenen Chlorgas und Sauerstoffgas auch ein Trägergas enthalten. Als Trägergas kann z.B. ein Stickstoffgas, ein Argongas, ein Heliumgas o.ä. verwendet werden.
  • Durch das zuvor beschriebene thermische Ätzen wird der Gate-Graben 5 in der ersten Hauptfläche 1 des Siliziumkarbidsubstrats 10 gebildet. Der Gate-Graben 5 wird durch die Seitenflächen 3 und die Bodenfläche 4 definiert. Die Seitenfläche 3 wird durch das Source-Gebiet 13, das Körpergebiet 12 und den Driftbereich 11 gebildet. Die Bodenfläche 4 wird durch den Driftbereich 11 gebildet. Der Winkel θ1 zwischen der Seitenfläche 3 und einer Ebene, die die Bodenfläche 4 einschließt, beträgt z. B. 45° oder mehr und 65° oder weniger. Als nächstes wird die Maskenschicht von der ersten Hauptfläche 1 entfernt.
  • Als nächstes wird, wie in 18 und 19 dargestellt, ein Schritt zur Bildung der Gate-Isolierschicht 81 durchgeführt. Beispielsweise wird das Siliziumkarbid-Substrat 10 thermisch oxidiert, um die Gate-Isolierschicht 81 zu bilden, die in Kontakt mit dem Source-Gebiet 13, dem Körpergebiet 12, dem Driftbereich 11, dem elektrischen Feldrelaxationsbereich 16 und dem Kontaktgebiet 18 steht. Insbesondere wird das Siliziumkarbid-Substrat 10 in einer sauerstoffhaltigen Atmosphäre z.B. auf eine Temperatur von 1.300°C oder mehr und 1.400°C oder weniger erhitzt. Dadurch wird die Gate-Isolierschicht 81 gebildet, die mit der ersten Hauptfläche 1, den Seitenflächen 3 und der Bodenfläche 4 in Kontakt steht. Wenn die Gate-Isolierschicht 81 durch thermische Oxidation gebildet wird, wird streng genommen ein Teil des Siliziumkarbidsubstrats 10 in die Gate-Isolierschicht 81 aufgenommen. Daher wird bei der anschließenden Verarbeitung davon ausgegangen, dass die erste Hauptfläche 1, die Seitenflächen 3 und die Bodenfläche 4 nach der thermischen Oxidation leicht an die Grenzfläche zwischen der Gate-Isolierschicht 81 und dem Siliziumkarbidsubstrat 10 gewandert sind.
  • Als nächstes kann das Siliziumkarbid-Substrat 10 in einer Stickoxid (NO)-Gasatmosphäre einer Wärmebehandlung (NO-Tempern) unterzogen werden. Beim NO-Glühen wird das Siliziumkarbid-Substrat 10 etwa eine Stunde lang unter einer Bedingung von beispielsweise 1.100°C oder mehr und 1.400°C oder weniger gehalten. Dabei werden Stickstoffatome in einen Grenzflächenbereich zwischen der Gate-Isolierschicht 81 und dem Körpergebiet 12 eingebracht. Dadurch wird die Bildung eines Grenzflächenzustandes im Bereich der Grenzfläche unterdrückt, so dass die Kanalbeweglichkeit verbessert werden kann.
  • Als nächstes wird, wie in 20 und 21 dargestellt, ein Schritt zur Bildung der Gate-Elektrode 82 durchgeführt. Die Gate-Elektrode 82 wird auf der Gate-Isolierschicht 81 ausgebildet. Die Gate-Elektrode 82 wird z. B. durch ein chemisches Niederdruck-Gasphasenabscheidungsverfahren (LP-CVD) gebildet. Die Gate-Elektrode 82 ist so ausgebildet, dass sie dem Source-Gebiet 13, dem Körpergebiet 12 und dem Driftbereich 11 zugewandt ist.
  • Als nächstes wird, wie in 22 und 23 dargestellt, ein Schritt zur Bildung der Zwischenschicht-Isolierschicht 83 durchgeführt. Insbesondere wird die Zwischenschicht-Isolierschicht 83 so ausgebildet, dass die Zwischenschicht-Isolierschicht 83 die Gate-Elektrode 82 bedeckt und in Kontakt mit der Gate-Isolierschicht 81 steht. Die Zwischenschicht-Isolierschicht 83 wird z. B. durch ein CVD-Verfahren hergestellt. Die Zwischenschicht-Isolierschicht 83 besteht z. B. aus einem siliziumdioxidhaltigen Material. Ein Teil der Zwischenschicht-Isolierschicht 83 kann im Inneren des Gate-Grabens 5 ausgebildet sein.
  • Als nächstes wird, wie in 24 und 25 dargestellt, ein Schritt zur Bildung des Sperrmetallfilms 84, der Kontaktelektrode 61 und der Drain-Elektrode 70 durchgeführt. Beispielsweise wird das Ätzen durchgeführt, um das Kontaktloch 90 in der Zwischenschicht-Isolierschicht 83 und der Gate-Isolierschicht 81 zu bilden, so dass das Source-Gebiet 13 und das Kontaktgebiet 18 von der Zwischenschicht-Isolierschicht 83 und der Gate-Isolierschicht 81 in dem Kontaktloch 90 freigelegt werden. Als nächstes wird die Sperrmetallschicht 84 gebildet, die die obere Fläche und die Seitenflächen der Zwischenschicht-Isolierschicht 83 und die Seitenflächen der Gate-Isolierschicht 81 bedeckt. Die Sperrmetallschicht 84 wird beispielsweise aus einem TiN-haltigen Material hergestellt. Die Sperrmetallschicht 84 wird z. B. durch Schichtbildung mittels Sputterverfahren und reaktivem lonenätzen (RIE) hergestellt. Als Nächstes wird eine Metallschicht (nicht dargestellt) für die Kontaktelektrode 61 gebildet, die mit Teilen des Source-Gebiets 13 und des Kontaktgebiets 18 in Kontakt steht, die von dem Kontaktloch 90 in der ersten Hauptfläche 1 freigelegt sind. Die Metallschicht für die Kontaktelektrode 61 wird z. B. durch ein Sputterverfahren hergestellt. Die Metallschicht für die Kontaktelektrode 61 wird beispielsweise aus einem Ni-haltigen Material hergestellt. Als nächstes wird ein Metallfilm (nicht dargestellt) für die Drain-Elektrode 70 gebildet, der mit dem Siliziumkarbid-Einkristallsubstrat 50 in der zweiten Hauptfläche 2 in Kontakt steht. Der Metallfilm für die Drain-Elektrode 70 wird z. B. durch ein Sputterverfahren gebildet. Der Metallfilm für die Drain-Elektrode 70 wird beispielsweise aus einem Ni-haltigen Material hergestellt.
  • Als nächstes wird ein Legierungsglühschritt durchgeführt. Der Metallfilm für die Kontaktelektrode 61 und der Metallfilm für die Drain-Elektrode 70 werden z.B. bei einer Temperatur von 900°C oder mehr und 1100°C oder weniger für etwa 5 Minuten gehalten. Dabei reagieren zumindest ein Teil des Metallfilms für die Kontaktelektrode 61 und zumindest ein Teil des Metallfilms für die Drain-Elektrode 70 mit dem im Siliziumkarbid-Substrat 10 enthaltenen Silizium und werden silizidiert. Als Ergebnis werden die Kontaktelektrode 61, die in ohmschem Kontakt mit dem Source-Gebiet 13 und dem Kontaktgebiet 18 steht, und die Drain-Elektrode 70, die in ohmschem Kontakt mit dem Siliziumkarbid-Einkristallsubstrat 50 steht, gebildet. Die Kontaktelektrode 61 kann aus einem Material hergestellt werden, das Ti, Al und Si enthält. Die Drain-Elektrode 70 kann aus einem Material hergestellt werden, das Ti, Al und Si enthält.
  • Als nächstes wird, wie in 26 und 27 dargestellt, ein Schritt zur Bildung der Source-Verdrahtung 62 durchgeführt. Insbesondere wird die Source-Verdrahtung 62, die die Kontaktelektrode 61 und den Sperrmetallfilm 84 bedeckt, gebildet. Die Source-Verdrahtung 62 wird z. B. durch Filmbildung mittels Sputterverfahren und RIE gebildet. Die Source-Verdrahtung 62 besteht z. B. aus einem aluminiumhaltigen Material. Wie beschrieben, wird die Source-Elektrode 60 mit der Kontaktelektrode 61 und der Source-Verdrahtung 62 gebildet.
  • Als nächstes wird, wie in 28 und 29 dargestellt, ein Schritt zur Bildung der Passivierungsschicht 85 durchgeführt. Insbesondere wird die Passivierungsschicht 85 gebildet, der die Source-Verdrahtung 62 bedeckt. Die Passivierungsschicht 85 besteht beispielsweise aus einem polyimidhaltigen Material. Die Passivierungsschicht 85 wird z. B. durch ein Beschichtungsverfahren hergestellt. Die Passivierungsschicht 85 kann durch ein Plasma-CVD-Verfahren hergestellt werden.
  • Wie zuvor beschrieben, ist der MOSFET 100 gemäß der Ausführungsform fertiggestellt.
  • Als nächstes wird ein Betriebseffekt des MOSFET gemäß der vorliegenden Ausführungsform beschrieben. 30 ist ein Diagramm, das ein Beispiel für den Verlauf eines Kurzschlussstroms zeigt.
  • In dem MOSFET 100 gemäß der vorliegenden Ausführungsform fließt, wenn der Kurzschlusszustand auftritt, wie in 30 dargestellt, ein Teil eines Kurzschlussstroms 9 von einem Abschnitt (einem schmalen Abschnitt) des Source-Gebiets 13, der zwischen dem Gate-Graben 5 und dem zweiten Gebiet 18B liegt, in der zweiten Richtung zum Driftbereich 11 entlang der Seitenfläche 3 des Gate-Grabens 5. Wenn der Kurzschlussstrom 9 fließt, wird auf der Seite der zweiten Hauptfläche 2 vom Gate-Graben 5 Wärme erzeugt, und die Temperatur in der Nähe der ersten Hauptfläche 1 steigt aufgrund der Wärme an. Infolgedessen erhöht sich insbesondere der elektrische Widerstand des schmalen Abschnitts, der Kurzschlussstrom 9 fließt nicht so leicht, und die Kurzschlussfestigkeit bzw.- widerstand kann verbessert werden.
  • Die mehreren Gate-Gräben 5 sind so vorgesehen, dass sie die virtuelle Gerade L1 mit der ersten Spanne F1 überlagern, und der Verbindungsbereich 17 ist zwischen den Gate-Gräben 5 vorgesehen, die in der ersten Richtung in Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 aneinandergrenzen. Obwohl der Verbindungsbereich 17 so vorgesehen werden kann, dass er den Gate-Graben 5 in der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 überlagert, kann, wenn der Verbindungsbereich 17 zwischen den Gate-Gräben 5 vorgesehen ist, das Volumen des Verbindungsbereichs 17 vergrößert und der elektrische Widerstand im Verbindungsbereich 17 verringert werden. Wenn das Source-Gebiet 13, das Körpergebiet 12 und den Driftbereich 11 zwischen dem Ende des Gate-Grabens 5 in der ersten Richtung und dem ersten Gebiet 18A vorhanden sind, kann der Drain-Strom auch in einem Bereich zwischen dem Gate-Graben 5 und dem ersten Gebiet 18A in der ersten Richtung fließen.
  • Zusätzlich ist in der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 der schmale Abschnitt des Source-Gebietes 13 von der Source-Elektrode 60 beabstandet, so dass ein direkter Kontakt zwischen der Source-Elektrode 60 und dem schmalen Abschnitt verhindert wird, und der Effekt der Verbesserung des Kurzschlusswiderstandes aufgrund einer Erhöhung des elektrischen Widerstandes des schmalen Abschnittes leicht zu erzielen ist.
  • In der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 überlagert ein Teil des elektrischen Feldrelaxationsbereichs 16 vorzugsweise einen Teil des zweiten Bereichs 18B. Wenn der Abschnitt des elektrischen Feldrelaxationsbereichs 16 den Abschnitt des zweiten Bereichs 18B überlagert, ist der Pfad des Kurzschlussstroms weiter begrenzt. Daher ist der Effekt der Verbesserung des Kurzschlusswiderstands aufgrund der Erhöhung des elektrischen Widerstands des schmalen Abschnitts leicht zu erzielen.
  • Die zweiten Bereiche 18B sind auf beiden Seiten des Gate-Grabens 5 in der zweiten Richtung vorgesehen. Daher kann der elektrische Widerstand zwischen der Source-Elektrode 60 und dem elektrischen Feldrelaxationsbereich 16 im Vergleich zu dem Fall verringert werden, in dem der zweite Bereich 18B nur auf einer Seite des Gate-Grabens 5 in der zweiten Richtung vorgesehen ist.
  • Da sich der erste Bereich 18A in der zweiten Richtung erstreckt, können die Source-Elektrode 60 und der erste Bereich 18A leicht durch das Kontaktloch 90 verbunden werden.
  • Die Source-Elektrode 60 ist mit dem ersten Bereich 18A verbunden. Zusätzlich ist der erste Bereich 18A über den Verbindungsbereich 17 elektrisch mit dem elektrischen Feldrelaxationsbereich 16 verbunden. Somit ist der elektrische Feldrelaxationsbereich 16 elektrisch mit der Source-Elektrode 60 verbunden. Daher können Ladungsträger von der Source-Elektrode 60 dem Bereich der elektrischen Feldrelaxation 16 zugeführt werden, und die Rückkopplungskapazität kann reduziert werden. Durch die Reduzierung der Rückkopplungskapazität können die Schaltverluste verringert und die Schaltgeschwindigkeit verbessert werden. Außerdem ist die Source-Elektrode 60 mit dem zweiten Bereich 18B verbunden, und der zweite Bereich 18B ist mit dem Körpergebiet 12 verbunden. Daher können Ladungsträger von der Source-Elektrode 60 in das Körpergebiet 12 geleitet werden.
  • Da der elektrische Feldrelaxationsbereich 16 von der Bodenfläche 4 des Gate-Grabens 5 beabstandet ist, fließt der Durchlassstrom leicht zwischen der Source-Elektrode 60 und der Drain-Elektrode 70.
  • In der Draufsicht in Richtung senkrecht zur ersten Hauptfläche 1 befindet sich das untere Ende des Gate-Grabens 5 vorzugsweise innerhalb des elektrischen Feldrelaxationsbereichs 16. Dies liegt daran, dass die elektrische Feldkonzentration am unteren Ende des Gate-Grabens 5 leicht zu entspannen ist. In der Draufsicht senkrecht zur ersten Hauptfläche 1 befindet sich das obere Ende des Gate-Grabens 5 vorzugsweise innerhalb des elektrischen Feldrelaxationsbereichs 16. Dies liegt daran, dass die elektrische Feldkonzentration am unteren Ende des Gate-Grabens 5 leichter zu entspannen ist.
  • Eine erste Größe W1 des zweiten Bereichs 18B in der ersten Richtung ist vorzugsweise 0,20 mal die erste Spanne F1 oder größer und 0,50 mal die erste Spanne F1 oder kleiner. Wenn die erste Größe W1 weniger als das 0,20-fache der ersten Spanne F1 beträgt, ist der schmale Abschnitt klein, und der Kurzschlusswiderstand kann nicht leicht verbessert werden. Ist die erste Größe W1 dagegen größer als das 0,50-fache der ersten Spanne F1, ist das Source-Gebiet 13 klein und der Durchlasswiderstand kann hoch sein. Die erste Größe W1 ist vorzugsweise das 0,22-fache der ersten Spanne F1 oder größer und das 0,48-fache der ersten Spanne F1 oder kleiner, und noch bevorzugter das 0,25-fache der ersten Spanne F1 oder größer und das 0,45-fache der ersten Spanne F1 oder kleiner.
  • [Modifiziertes Beispiel]
  • Als nächstes wird ein modifiziertes Beispiel gemäß der Ausführungsform beschrieben. Das modifizierte Beispiel unterscheidet sich von der Ausführungsform vor allem durch die Form des Gate-Grabens. 31 ist eine Querschnittsansicht, die eine Konfiguration eines MOSFET (einer Siliziumkarbid-Halbleitervorrichtung) gemäß der modifizierten Ausführungsform zeigt. 31 zeigt einen Querschnitt, der im Wesentlichen mit dem Querschnitt entlang der Linie V-V in 3 und 4 übereinstimmt.
  • Wie in 31 dargestellt, ist der Gate-Graben 5 in dem MOSFET 110 gemäß dem modifizierten Beispiel ein vertikaler Graben. Das heißt, der Winkel θ1 der Seitenfläche 3 in Bezug auf die Ebene mit der Bodenfläche 4 kann 90° betragen. Die anderen Konfigurationen sind im Wesentlichen die gleichen wie die der Ausführungsform.
  • Effekte, die im Wesentlichen mit denen der Ausführungsform übereinstimmen, können auch durch ein derartiges modifiziertes Beispiel erzielt werden.
  • Obwohl die Ausführungsformen zuvor im Detail beschrieben wurden, sind die Ausführungsformen nicht auf bestimmte Ausführungsformen beschränkt, und es können verschiedene Modifikationen und Änderungen innerhalb des in den Ansprüchen beschriebenen Umfangs vorgenommen werden.
  • Bezugszeichenliste
    • 1
    Erste Hauptfläche
    2
    Zweite Hauptfläche
    3
    Seitenfläche
    4
    Bodenfläche
    5
    Gate-Graben
    9
    Kurzschlussstrom
    10
    Siliziumkarbid-Substrat
    11
    Driftbereich
    11C
    Dritter Bereich
    11D
    Vierter Bereich
    11E
    Fünfter Bereich
    12
    Körpergebiet
    13
    Source-Gebiet
    16
    Elektrischer Feldrelaxationsbereich
    17
    Verbindungsbereich
    18
    Kontaktgebiet
    18A
    Erster Bereich
    18B
    Zweiter Bereich
    21
    Erste Epitaxieschicht
    22
    Zweite Epitaxieschicht
    40
    Siliziumkarbid-Epitaxieschicht
    50
    Siliziumkarbid-Einkristallsubstrat
    60
    Source-Elektrode
    61
    Kontaktelektrode
    62
    Source-Verdrahtung
    70
    Drain-Elektrode
    81
    Gate-Isolierschicht
    82
    Gate-Elektrode
    83
    Zwischenschicht-Isolierschicht
    84
    Sperrmetallschicht
    85
    Passivierungsschicht
    90
    Kontaktloch
    100
    MOSFET
    110
    MOSFET
    L1
    virtuelle Gerade
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 201223291 [0004]

Claims (12)

  1. Siliziumkarbid-Halbleitervorrichtung mit einem Siliziumkarbid-Substrat, das eine erste Hauptfläche und eine zweite, der ersten Hauptfläche gegenüberliegende Hauptfläche aufweist, wobei das Siliziumkarbid-Substrat umfasst: einen Driftbereich, der einen ersten Leitfähigkeitstyp aufweist; ein Körpergebiet, das einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, wobei das Körpergebiet auf dem Driftbereich vorgesehen ist; ein Source-Gebiet, das den ersten Leitfähigkeitstyp aufweist, wobei das Source-Gebiet auf dem Körpergebiet so vorgesehen ist, dass das Source-Gebiet von dem Driftbereich getrennt ist; ein Kontaktgebiet, das den zweiten Leitfähigkeitstyp aufweist, wobei das Kontaktgebiet auf dem Körpergebiet vorgesehen ist; wobei ein Gate-Graben in der ersten Hauptfläche vorgesehen ist, wobei der Gate-Graben durch Seitenflächen und eine Bodenfläche definiert ist, wobei die Seitenflächen durch das Source-Gebiet und das Körpergebiet führen, sodass sie den Driftbereich erreichen, wobei die Bodenfläche sich zu den Seitenflächen fortsetzt und der Gate-Graben sich in einer ersten Richtung parallel zu der ersten Hauptfläche erstreckt, und wobei die Siliziumkarbid-Halbleitervorrichtung ferner eine Source-Elektrode umfasst, die mit dem Source-Gebiet und dem Kontaktgebiet verbunden ist, wobei das Siliziumkarbid-Substrat ferner umfasst: einen elektrischen Feldrelaxationsbereich, der den zweiten Leitfähigkeitstyp aufweist, wobei der elektrische Feldrelaxationsbereich zwischen der Bodenfläche und der zweiten Hauptfläche vorgesehen ist und sich in der ersten Richtung erstreckt; einen Verbindungsbereich, der den zweiten Leitfähigkeitstyp aufweist, wobei der Verbindungsbereich das Kontaktgebiet mit dem elektrischen Feldrelaxationsbereich elektrisch verbindet, wobei in einer Draufsicht in einer Richtung senkrecht zur ersten Hauptfläche der Gate-Graben und der elektrische Feldrelaxationsbereich auf einer virtuellen Geraden angeordnet sind, die sich in der ersten Richtung erstreckt, der Verbindungsbereich in Kontakt mit dem elektrischen Feldrelaxationsbereich auf der virtuellen Geraden ist und das Kontaktgebiet einen ersten Bereich und einen zweiten Bereich umfasst, wobei der erste Bereich in Kontakt mit dem Verbindungsbereich auf der virtuellen Geraden steht, der zweite Bereich an einer Position vorgesehen ist, an der das Source-Gebiet zwischen dem Gate-Graben und dem zweiten Bereich in einer zweiten Richtung senkrecht zur ersten Richtung eingeschlossen ist.
  2. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei eine Vielzahl der Gate-Gräben so vorgesehen ist, dass sie die virtuelle Gerade mit einer ersten Spanne überlagern, und wobei der Verbindungsbereich zwischen der Vielzahl von Gate-Gräben vorgesehen ist, die in der ersten Richtung in Draufsicht in der Richtung senkrecht zur ersten Hauptfläche aneinandergrenzen.
  3. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 2, wobei eine erste Größe des zweiten Bereichs in der ersten Richtung das 0,20-fache der ersten Spanne oder mehr und das 0,50-fache der ersten Spanne oder weniger beträgt.
  4. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei in Draufsicht in der Richtung senkrecht zur ersten Hauptfläche ein Teil des Source-Gebietes, der zwischen dem Gate-Graben und dem zweiten Bereich in der zweiten Richtung angeordnet ist, von der Source-Elektrode beabstandet ist.
  5. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei in Draufsicht in der Richtung senkrecht zur ersten Hauptfläche ein Teil des elektrischen Feldrelaxationsbereichs einen Teil des zweiten Bereichs überlagert.
  6. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei das Kontaktgebiet eine Vielzahl der zweiten Bereiche auf beiden Seiten des Gate-Grabens in der zweiten Richtung aufweist.
  7. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei sich der erste Bereich in der zweiten Richtung erstreckt.
  8. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Source-Elektrode mit dem ersten Bereich und dem zweiten Bereich verbunden ist.
  9. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei der elektrische Feldrelaxationsbereich von der Bodenfläche des Gate-Grabens beabstandet ist.
  10. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei sich in Draufsicht in der Richtung senkrecht zur ersten Hauptfläche ein unteres Ende des Gate-Grabens innerhalb des elektrischen Feldrelaxationsbereichs befindet.
  11. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 10, wobei sich in Draufsicht in der Richtung senkrecht zur ersten Hauptfläche ein oberes Ende des Gate-Grabens innerhalb des elektrischen Feldrelaxationsbereichs befindet.
  12. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei die Seitenflächen des Gate-Grabens eine {0-33-8}-Ebene umfassen.
DE112021006225.5T 2020-11-30 2021-10-25 Siliziumkarbid-Halbleitervorrichtung Pending DE112021006225T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-198539 2020-11-30
JP2020198539 2020-11-30
PCT/JP2021/039332 WO2022113609A1 (ja) 2020-11-30 2021-10-25 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
DE112021006225T5 true DE112021006225T5 (de) 2023-10-05

Family

ID=81755792

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021006225.5T Pending DE112021006225T5 (de) 2020-11-30 2021-10-25 Siliziumkarbid-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20230395664A1 (de)
JP (1) JPWO2022113609A1 (de)
CN (1) CN116529852A (de)
DE (1) DE112021006225T5 (de)
WO (1) WO2022113609A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023291A (ja) 2010-07-16 2012-02-02 Denso Corp 炭化珪素半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP5751213B2 (ja) * 2012-06-14 2015-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6367760B2 (ja) * 2015-06-11 2018-08-01 トヨタ自動車株式会社 絶縁ゲート型スイッチング装置とその製造方法
JP6500628B2 (ja) * 2015-06-18 2019-04-17 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023291A (ja) 2010-07-16 2012-02-02 Denso Corp 炭化珪素半導体装置

Also Published As

Publication number Publication date
CN116529852A (zh) 2023-08-01
WO2022113609A1 (ja) 2022-06-02
JPWO2022113609A1 (de) 2022-06-02
US20230395664A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE112017003754B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112013005871B4 (de) Verfahren zum Ausbilden einer FinFET-Struktur und FinFET-Struktur
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE112009005320B4 (de) Leistungshalbleiterbauteil und zugehöriges Verfahren
DE112013006715B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112013006308B4 (de) Siliziumcarbid - halbleitervorrichtung und verfahren zu ihrer herstellung
DE112018007026T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112015004798B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE112015002342B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102013225320A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112014001050T5 (de) Halbleitereinrichtung
DE112017002020T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE112017005693T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112019000292T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE112014001221T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102021100965A1 (de) Epitaxiale strukturen für halbleitervorrichtungen
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung