DE112017000081T5 - Halbleitervorrichtung und Herstellungsverfahren - Google Patents

Halbleitervorrichtung und Herstellungsverfahren Download PDF

Info

Publication number
DE112017000081T5
DE112017000081T5 DE112017000081.5T DE112017000081T DE112017000081T5 DE 112017000081 T5 DE112017000081 T5 DE 112017000081T5 DE 112017000081 T DE112017000081 T DE 112017000081T DE 112017000081 T5 DE112017000081 T5 DE 112017000081T5
Authority
DE
Germany
Prior art keywords
field plate
semiconductor substrate
sidewall
semiconductor device
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112017000081.5T
Other languages
English (en)
Other versions
DE112017000081B4 (de
Inventor
Eri OGAWA
Yuichi Onozawa
Kazutoshi Sugimura
Hiroyuki Tanaka
Kota OHI
Yoshihiro Ikura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112017000081T5 publication Critical patent/DE112017000081T5/de
Application granted granted Critical
Publication of DE112017000081B4 publication Critical patent/DE112017000081B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

Die Position der Seitenwand einer Metallelektrode wird präzise gesteuert und die Abdeckung einer Schicht über der Metallelektrode wird verbessert. Eine Halbleitervorrichtung wird bereitgestellt, die Folgendes umfasst: ein Halbleitersubstrat und eine Metallelektrode, die über einer oberen Oberfläche des Halbleitersubstrats gebildet ist, wobei eine Seitenwand der Metallelektrode einen unteren Abschnitt, der das Halbleitersubstrat berührt, und einen oberen Abschnitt, der höher als der untere Abschnitt gebildet ist und relativ zu der oberen Oberfläche des Halbleitersubstrats eine kleinere Neigung als der untere Abschnitt aufweist, umfasst. Es ist ferner ein aktives Gebiet enthalten, das in dem Halbleitersubstrat gebildet ist, und die Metallelektrode kann eine Feldplatte sein, die relativ zu dem aktiven Gebiet auf der oberen Oberfläche des Halbleitersubstrats auf einer äußeren Seite gebildet ist. Der obere Abschnitt der Seitenwand der Feldplatte kann eine nach oben konvexe Form aufweisen.

Description

  • Hintergrund
  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Herstellungsverfahren.
  • Stand der Technik
  • Es sind Halbleitervorrichtungen wie etwa Leistungshalbleiterbauteile bekannt, in denen eine Elektrode, die eine vorbestimmte Form aufweist, auf der oberen Oberfläche eines Halbleitersubstrats gebildet ist (siehe zum Beispiel Patentdokument 1). Ein relativ dickes Metall wird für die Elektrode verwendet, um den Lagenwiderstandswert oder dergleichen zu reduzieren.
  • Patentdokument 1: Japanische Patentanmeldungsveröffentlichung Nr. 2010-251404
  • Verarbeiten der Elektrode durch Nassätzen erlaubt, dass ein dickes Metall mit einer hohen Ätzrate verarbeitet wird. Es ist jedoch schwierig, eine feine Verarbeitung durchzuführen, weil die Elektrode isotrop geätzt wird. Auf der anderen Seite erlaubt das Verarbeiten der Elektrode in der senkrechten Richtung durch Trockenätzen oder dergleichen, dass eine feine Verarbeitung leicht durchgeführt wird. Falls die Seitenwand der Elektrode jedoch senkrecht gebildet ist, ist die Abdeckung eines Schutzfilms oder dergleichen über der Elektrode verschlechtert.
  • Zusammenfassung
  • Ein erster Aspekt der vorliegenden Erfindung stellt eine Halbleitervorrichtung bereit, die ein Halbleitersubstrat und eine Metallelektrode, die über einer oberen Oberfläche des Halbleitersubstrats gebildet ist, umfasst. Eine Seitenwand der Metallelektrode kann einen unteren Abschnitt, der das Halbleitersubstrat berührt, und einen oberen Abschnitt, der höher als der untere Abschnitt gebildet ist und relativ zu der oberen Oberfläche des Halbleitersubstrats eine kleinere Neigung als der untere Abschnitt aufweist, aufweisen.
  • Die Halbleitervorrichtung kann ferner ein aktives Gebiet enthalten, das in dem Halbleitersubstrat gebildet ist. Die Metallelektrode kann eine Feldplatte sein, die relativ zu dem aktiven Gebiet auf der oberen Oberfläche des Halbleitersubstrats auf einer äußeren Seite gebildet ist.
  • Der obere Abschnitt der Seitenwand der Feldplatte kann eine nach oben konvexe Form aufweisen. Der untere Abschnitt der Seitenwand der Feldplatte kann relativ zu der oberen Oberfläche des Halbleitersubstrats eine Neigung von 90 Grad oder weniger und 60 Grad oder mehr aufweisen.
  • Die Seitenwand der Feldplatte kann einen singulären Punkt aufweisen, der zwischen dem oberen Abschnitt und dem unteren Abschnitt angeordnet ist und an dem sich die Neigung relativ zu der oberen Oberfläche des Halbleitersubstrats sprunghaft ändert. Der singuläre Punkt kann eine Höhe von einer unteren Oberfläche der Feldplatte in einem Bereich von 20 % oder mehr und 80 % oder weniger der Dicke der Feldplatte aufweisen.
  • Eine erste Feldplatte und eine zweite Feldplatte, die die gleiche Dicke aufweisen, können über der oberen Oberfläche des Halbleitersubstrats gebildet sein. Ein Abstand zwischen einem unteren Ende der ersten Feldplatte und einem unteren Ende der zweiten Feldplatte kann kleiner als die Dicke der Feldplatte sein.
  • Die Halbleitervorrichtung kann ferner einen Isolierfilm umfassen, der über der oberen Oberfläche des Halbleitersubstrats gebildet ist, wobei die Feldplatte über einem Teilgebiet des Isolierfilms gebildet ist. Eine Vertiefung kann in einem Gebiet des Isolierfilms gebildet sein, der nicht durch die Feldplatte bedeckt ist.
  • Eine Neigung einer Seitenwand der Vertiefung in dem Isolierfilm relativ zu der oberen Oberfläche des Halbleitersubstrats kann kleiner als eine Neigung des unteren Abschnitts der Feldplatte relativ zu der oberen Oberfläche des Halbleitersubstrats sein. Eine erste Feldplatte und eine zweite Feldplatte können über der oberen Oberfläche des Halbleitersubstrats gebildet sein. Ein Schutzring vom ersten Leitfähigkeitstyp kann unter jeder der Feldplatten gebildet sein. Ein Gebiet vom zweiten Leitfähigkeitstyp kann zwischen den Schutzringen gebildet sein. Der obere Abschnitt der Seitenwand, die eine von gegenüberliegenden Seitenwänden der ersten Feldplatte und der zweiten Feldplatte ist und näher bei der Mitte des Gebiets vom zweiten Leitfähigkeitstyp ist, kann relativ zu der oberen Oberfläche des Halbleitersubstrats eine größere Neigung als der obere Abschnitt der anderen der Seitenwände aufweisen.
  • Der singuläre Punkt der Seitenwand, die eine von gegenüberliegenden Seitenwänden der ersten Feldplatte und der zweiten Feldplatte ist und näher bei der Mitte des Gebiets vom zweiten Leitfähigkeitstyp ist, kann höher als der singuläre Punkt der anderen der Seitenwände angeordnet sein.
  • Ein zweiter Aspekt der vorliegenden Erfindung stellt ein Herstellungsverfahren einer Halbleitervorrichtung bereit. Das Herstellungsverfahren kann das Bilden einer Metallelektrode über einer oberen Oberfläche eines Halbleitersubstrats umfassen. Das Bilden der Metallelektrode kann das Bilden eines unteren Abschnitts, der das Halbleitersubstrat berührt, und eines oberen Abschnitts, der höher als der untere Abschnitt angeordnet ist und relativ zu der oberen Oberfläche des Halbleitersubstrats eine kleinere Neigung als der untere Abschnitt in einer Seitenwand der Metallelektrode aufweist, umfassen.
  • Das Bilden der Metallelektrode kann das Bilden eines Metallfilms in einem Gebiet umfassen, in dem die Metallelektrode zu bilden ist. Das Bilden der Metallelektrode kann das Bilden eines gemusterten Widerstandsfilms über dem Metallfilm umfassen. Das Bilden der Metallelektrode kann das Gestalten einer Seitenwand des Widerstandsfilms gemäß einer Form einer Seitenwand der zu bildenden Metallelektrode umfassen. Das Bilden der Metallelektrode kann das Durchführen von Trockenätzen des Metallfilms unter Verwendung des Widerstandsfilms, der die gestaltete Seitenwand aufweist, umfassen.
  • Das Gestalten der Seitenwand kann das Erwärmen des Widerstandsfilms unter einer Bedingung gemäß der Form der Seitenwand der zu bildenden Metallelektrode umfassen.
  • Der Absatz der Zusammenfassung beschreibt nicht notwendigerweise alle notwendigen Merkmale der Ausführungsformen der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Unterkombination der oben beschriebenen Merkmale sein.
  • Figurenliste
    • 1 ist eine Draufsicht, die eine Übersicht einer Halbleitervorrichtung 100 zeigt.
    • 2 zeigt ein Beispiel eines Querschnitts eines Kantenabschlussabschnitts 120.
    • 3 ist eine teilweise vergrößerte Ansicht eines Querschnitts von Feldplatten 40 und einem Zwischenschichtisolierfilm 28.
    • 4A zeigt ein Beispiel eines Elektrodenbildungsprozesses zum Bilden von Feldplatten 40.
    • 4B zeigt ein Beispiel des Elektrodenbildungsprozesses zum Bilden von Feldplatten 40.
    • 5 ist eine Querschnittsansicht, die ein weiteres Beispiel der Form der Seitenwände von Feldplatten 40 zeigt.
    • 6 ist eine Querschnittsansicht, die ein weiteres Beispiel der Form der Seitenwände von Feldplatten 40 zeigt.
  • Beschreibung von beispielhaften Ausführungsformen
  • Nachstehend wird bzw. werden eine Ausführungsform bzw. einige Ausführungsformen der vorliegenden Erfindung beschrieben werden. Die Ausführungsform bzw. die Ausführungsformen beschränken nicht die Erfindung nach den Ansprüchen und alle Kombinationen der in der Ausführungsform bzw. den Ausführungsformen beschriebenen Merkmale sind nicht notwendigerweise für Mittel, die durch Aspekte der Erfindung bereitgestellt werden, wesentlich.
  • 1 ist eine Draufsicht, die eine Übersicht einer Halbleitervorrichtung 100 zeigt. Die Halbleitervorrichtung 100 umfasst ein Halbleitersubstrat 10 aus Silizium, einem Verbindungshalbleiter oder dergleichen. Ein aktives Gebiet 110 und ein Kantenabschlussabschnitt 120 sind in dem Halbleitersubstrat 10 gebildet. Halbleiterbauteile wie ein Transistor und eine Diode sind in dem aktiven Gebiet 110 gebildet. Ein Leistungshalbleiterbauteil wie ein IGBT kann in dem aktiven Gebiet 110 gebildet sein.
  • Der Kantenabschlussabschnitt 120 ist gebildet, um das aktive Gebiet 110 auf der oberen Oberfläche des Halbleitersubstrats 10 zu umgeben. Der Kantenabschlussabschnitt 120 kann entlang der Kante des Halbleitersubstrats 10 gebildet sein. Der Kantenabschlussabschnitt 120 unterdrückt die Konzentration des elektrischen Felds in der Umgebung von Enden des aktiven Gebiets 110, um die Stehspannung der Halbleitervorrichtung 110 zu verbessern. Der Kantenabschlussabschnitt 120 kann einen Schutzring, eine Feldplatte und dergleichen aufweisen.
  • 2 zeigt ein Beispiel eines Querschnitts des Kantenabschlussabschnitts 120. In 2 sind eine Steuerelektrode 22, eine Steuerverdrahtung 21, eine Elektrode 18 der oberen Oberfläche und ein Wannengebiet 14, das in dem aktiven Gebiet 110 gebildet ist, zusammen gezeigt. Die Steuerelektrode 22 und die Elektrode 18 der oberen Oberfläche sind Beispiele einer Metallelektrode. Außerdem ist die Steuerverdrahtung 21 aus einem Halbleiter gebildet, der elektrische Leitfähigkeit aufweist, wie Polysilizium. Die Steuerverdrahtung 21 verbindet eine Elektrode, die auf einer Innenseite des aktiven Gebiets 110 gebildet ist, und die Steuerelektrode 22 elektrisch miteinander. Die Steuerverdrahtung 21 verbindet zum Beispiel eine Gate-Elektrode eines IGBT oder dergleichen und die Steuerelektrode 22 miteinander. Die Elektrode 18 der oberen Oberfläche dient zum Beispiel als eine Emitter-Elektrode eines IGBTs oder dergleichen.
  • Das Halbleitersubstrat 10 umfasst ein Driftgebiet 12 vom zweiten Leitfähigkeitstyp und ein Gebiet 16 der unteren Oberflächenseite. In dem vorliegenden Beispiel ist das Driftgebiet 12 vom (N-)-Typ. Außerdem ist das Gebiet 16 der unteren Oberflächenseite auf der unteren Oberflächenseite des Driftgebiets 12 gebildet. Das Gebiet 16 auf der unteren Oberflächenseite weist einen Leitfähigkeitstyp auf, der einem Halbleiterbauteil entspricht, das in dem aktiven Gebiet 110 gebildet ist. Falls ein IGBT in dem aktiven Gebiet 110 gebildet ist, kann das Gebiet 16 der unteren Oberflächenseite vom (P+)-Typ sein.
  • Eine Elektrode 20 der unteren Oberfläche aus Metall wie Aluminium ist auf der unteren Oberflächenseite des Gebiets 16 auf der unteren Oberflächenseite gebildet. Die Elektrode 20 der unteren Oberfläche dient zum Beispiel als eine Kollektor-Elektrode eines IGBT oder dergleichen. Außerdem sind ein Fremdatomgebiet, eine Gate-Struktur und dergleichen gemäß einem Halbleiterbauteil auf der oberen Oberflächenseite des Halbleitersubstrats 10 in dem aktiven Gebiet 110 gebildet, aber sie sind in 2 weggelassen.
  • Der Kantenabschlussabschnitt 120 des vorliegenden Beispiels umfasst einen Schutzring 24 und eine Feldplatte 40. Der Schutzring 24 ist ein Gebiet vom ersten Leitfähigkeitstyp, das in dem Halbleitersubstrat 10 gebildet ist und benachbart zu der oberen Oberfläche des Halbleitersubstrats 10 ist. In dem vorliegenden Beispiel ist der Schutzring 24 vom (P+)-Typ. Der Schutzring 24 ist in einem ringförmigen Muster gebildet, um das aktive Gebiet 110 auf der oberen Oberfläche des Halbleitersubstrats 10 zu umgeben. Außerdem können mehrere Schutzringe 24 auf eine konzentrische Weise gebildet sein.
  • Ein thermisch oxidierter Film 26 und ein Zwischenschichtisolierfilm 28 sind auf der oberen Oberfläche des Halbleitersubstrats 10 gebildet. Der Zwischenschichtisolierfilm 28 ist aus einem Material wie BPSG gebildet. Die Feldplatte 40 ist vorgesehen, dem Schutzring 24 über der oberen Oberfläche des Halbleitersubstrats 10 gegenüberzuliegen. Die Feldplatte 40 des vorliegenden Beispiels ist auf dem Zwischenschichtisolierfilm 28 gebildet. Die Feldplatte 40 ist ein Beispiel der Metallelektrode. Die Feldplatte 40 kann aus Aluminium gebildet sein, kann aus einer Aluminium-Siliziumlegierung gebildet sein, kann aus einer Aluminium-Silizium-Kupfer-Legierung gebildet sein oder kann aus einem anderen Metall gebildet sein. Eine Feldplatte 40 ist für jeden Schutzring 24 gebildet.
  • Ein Verbindungsabschnitt 27 ist in dem Zwischenschichtisolierfilm 28 oder dergleichen zwischen dem Schutzring 24 und der Feldplatte 40 gebildet. Der Verbindungsabschnitt 27 durchdringt einen Isolierfilm wie den Zwischenschichtisolierfilm 28, um den Schutzring 24 und die Feldplatte 40 miteinander zu verbinden. Der Verbindungsabschnitt 27 kann aus Metall gebildet sein. Außerdem ist ein Schutzfilm 30 über der oberen Oberfläche des Halbleitersubstrats 10 gebildet, um jede Elektrode, den Isolierfilm und dergleichen abzudecken. Der Schutzfilm 30 kann aus Harz wie Polyimid sein.
  • 3 ist eine teilweise vergrößerte Ansicht eines Querschnitts von Feldplatten 40 und dem Zwischenschichtisolierfilm 28. 3 zeigt die Umgebung von zwei gegenüberliegenden Seitenwänden 43 von zwei benachbarten Feldplatten 40. Die zwei gegenüberliegenden Seitenwände 43 der beiden Feldplatten 40 weisen in 3 symmetrische Querschnittsformen auf, aber zwei Seitenwände 43 können asymmetrische Querschnittsformen aufweisen.
  • Eine Seitenwand 43 der Feldplatte 40 weist einen unteren Abschnitt 42 und einen oberen Abschnitt 44 auf. Der untere Abschnitt 42 ist ein Gebiet, das das Halbleitersubstrat 10 berührt. Der obere Abschnitt 44 ist höher als der untere Abschnitt 42 gebildet. Der obere Abschnitt 44 des vorliegenden Beispiels ist ein Gebiet, das die obere Oberfläche der Feldplatte 40 berührt.
  • Eine Neigung θ2 des oberen Abschnitts 44 relativ zu der oberen Oberfläche des Halbleitersubstrats 10 ist kleiner als eine Neigung θ1 des unteren Abschnitts 42. Das heißt, die Seitenwand 43 der Feldplatte weist eine nach oben konvexe Form auf.
  • Der obere Abschnitt 42 weist eine große Neigung θ1 relativ zu der oberen Oberfläche des Halbleitersubstrats 10 auf und deshalb kann die Position des unteren Endes der Seitenwand 43 der Feldplatte 40 präzise gesteuert werden. Deshalb können dicke Feldplatten 40 in feineren Intervallen gebildet werden und die Halbleitervorrichtung 100 kann miniaturisiert werden. Die Neigung θ1 des unteren Abschnitts 42 kann 90 Grad oder weniger oder 60 Grad oder mehr sein. Stärker bevorzugt ist die Neigung θ1 des unteren Abschnitts 42 75 Grad oder mehr.
  • Außerdem weist der obere Abschnitt 42 weist eine kleine Neigung θ2 relativ zu der oberen Oberfläche des Halbleitersubstrats 10 auf und deshalb kann die Position des Schutzfilms 30, der über der Seitenwand 43 der Feldplatte 40 gebildet ist, verbessert werden. Die Neigung θ2 des oberen Abschnitts 44 kann um 10 Grad oder mehr kleiner als die Neigung θ1 sein. Stärker bevorzugt ist die Neigung θ2 des oberen Abschnitts 44 um 20 Grad oder mehr kleiner als die Neigung θ1.
  • Die Neigung θ1 des unteren Abschnitts 42 kann sich auf die Neigung der Seitenwand 43 der Feldplatte 40 an ihrem untersten Ende beziehen. Die Neigung θ2 des oberen Abschnitts 44 kann sich auf den minimalen Wert der Neigung der Seitenwand 43 der Feldplatte 40 in einem Gebiet höher als der untere Abschnitt 42 beziehen. Außerdem kann sich die Neigung θ2 des oberen Abschnitts 44 auf die Neigung an der Mittelpunktposition des oberen Abschnitts 44 in der Höhenrichtung beziehen.
  • Der obere Abschnitt 44 bezieht sich auf das gesamte Gebiet, das eine kleinere Neigung als der untere Abschnitt 42 aufweist, in dem Gebiet, das höher als der untere Abschnitt 42 ist. Außerdem kann die Seitenwand 43 der Feldplatte 40 einen singulären Punkt 46 aufweisen, der zwischen (oder an der Grenze von) dem unteren Abschnitt 42 und dem oberen Abschnitt 44 angeordnet ist und an dem sich die Neigung relativ zu der oberen Oberfläche des Halbleitersubstrats 10 sprunghaft ändert. Die Neigung der Seitenwand 43 der Feldplatte 40 kann sich an dem singulären Punkt 46 als der Grenze sprunghaft um 5 Grad oder mehr ändern. Ansonsten kann der Querschnitt der Seitenwand 43, die niedriger als der singuläre Punkt 46 ist, eine gerade Linie sein und der Querschnitt der Seitenwand 43, die höher als der singuläre Punkt 46 ist, kann eine gekrümmte Linie sein.
  • Außerdem kann ein Abstand W1 zwischen den unteren Enden der Seitenwände von zwei Feldplatten 40 kleiner als eine Dicke h1 der Feldplatten 40 sein. Die beiden Feldplatten 40 des vorliegenden Beispiels weisen die gleiche Dicke auf. Die Halbleitervorrichtung 100 erlaubt, dass Feldplatten 40 mit sogar solch feinen Intervallen präzise gebildet werden, und erlaubt, dass die Abdeckung des Schutzfilms 30 oder dergleichen beibehalten wird.
  • Außerdem ist ein Abstand W2 zwischen den oberen Enden der Seitenwände 43 von zwei Feldplatten 40 größer als der Abstand W1. Außerdem kann der Abstand W2 größer als die Dicke h1 der Feldplatte 40 sein. Auf diese Weise kann die Abdeckung des Schutzfilms 30 oder dergleichen weiter verbessert werden.
  • In einem Beispiel ist die Dicke h1 der Feldplatte 40 2 µm oder mehr und 7 µm oder weniger. Stärker bevorzugt ist die Dicke h1 der Feldplatte 40 4 µm oder mehr oder 6 µm oder weniger. Der Abstand W1 ist ungefähr 0,9 mal die Dicke h1. Außerdem ist der Abstand W2 ist ungefähr zweimal die Dicke h1.
  • Der singuläre Punkt 46 ist so angeordnet, dass seine Höhe h2 von der unteren Oberfläche der Feldplatte 40 in einem Bereich von 20 % oder mehr und 80 % oder weniger der Dicke h1 der Feldplatte 40 liegt. Falls die Höhe h2 übermäßig groß ist, ist es schwierig, die Abdeckung des Schutzfilms 30 oder dergleichen, der über der Seitenwand 43 der Feldplatte 40 gebildet ist, zu verbessern. Falls die Höhe h2 übermäßig klein ist, ist es schwierig, die Position des unteren Endes der Seitenwand 43 der Feldplatte 40 präzise zu steuern. Die Höhe h2 des singulären Punkts 46 kann 30 % oder mehr und 70 % oder weniger der Dicke h1 der Feldplatte 40 sein.
  • Der Umriss des Querschnitts des oberen Abschnitts 44 kann eine Form einer nach oben konvexen gekrümmten Linie aufweisen. Der Umriss des Querschnitts des unteren Abschnitts 42 kann eine Form einer gekrümmten Linie mit einer kleineren Krümmung als der obere Abschnitt 44 aufweisen oder kann eine Form einer geraden Linie aufweisen. Solche Formen erlauben, dass die Abdeckung des Schutzfilms 30 weiter verbessert wird.
  • Eine Vertiefung 29 kann in einem Gebiet der oberen Oberfläche des Zwischenschichtisolierfilms 28 vorgesehen sein, das nicht durch die Feldplatten 40 abgedeckt ist. Die Seitenwand der Vertiefung 29 kann relativ zu der oberen Oberfläche des Halbleitersubstrats 10 eine kleinere Neigung als die Neigung θ1 des unteren Abschnitts 42 der Seitenwand 43 der Feldplatte 40 aufweisen. Auf diese Weise kann der Schutzfilm 30 leicht zwischen den beiden Feldplatten 40 gebildet werden, ohne einen Spalt zu erzeugen. Deshalb kann die Haftzuverlässigkeit oder dergleichen des Schutzfilms 30 verbessert werden. In einem Beispiel ist die Tiefe d1 der Vertiefung 29 ungefähr 1/10 der Dicke der Feldplatte 40.
  • Das vorliegende Beispiel hat die Form der Seitenwand 43 der Feldplatte 40 beschrieben und eine andere Metallelektrode als die Feldplatte 40 kann eine ähnliche Form aufweisen. Die Form der Seitenwand 43, wie sie oben beschrieben ist, weist jedoch einen deutlicheren Effekt für eine Metallelektrode auf, die in relativ feineren Intervallen angeordnet ist, wie die Feldplatte 40.
  • 4A und 4B zeigen ein Beispiel eines Elektrodenbildungsprozesses zum Bilden von Feldplatten 40. In dem Elektrodenbildungsprozess werden ein unterer Abschnitt 42, der das Halbleitersubstrat 10 berührt, und ein oberer Abschnitt 44, der höher als der untere Abschnitt 42 angeordnet ist und relativ zu der oberen Oberfläche des Halbleitersubstrats eine kleinere Neigung als der untere Abschnitt 42 aufweist, in der Seitenwand 43 der Feldplatte 40 gebildet.
  • In Schritt S400 zum Bilden eines Metallfilms und eines Widerstandsfilms, der in 4A gezeigt ist, werden ein Metallfilm 41 und ein Widerstandsfilm 50 gebildet. Der Metallfilm 41 des vorliegenden Beispiels wird in einem Gebiet auf dem Zwischenschichtisolierfilm 28 gebildet, in dem Feldplatten 40 zu bilden sind. Außerdem wird der Widerstandsfilm 50 über dem Metallfilm 41 gebildet und wird gemustert, um eine vorbestimmte Form aufzuweisen. Der Widerstandsfilm 50 des vorliegenden Beispiels weist eine Nut 52 auf, die darin gebildet ist, die einem Gebiet entspricht, in dem die Feldplatten 40 nicht zu bilden sind. Die Breite der Nut 52 wird als W4 bezeichnet.
  • Dann wird in einem Gestaltungsschritt S402 eine Seitenwand 54 des Widerstandsfilms 50 gemäß der Form der Seitenwand 43 der zu bildenden Feldplatte 40 gestaltet. In dem Gestaltungsschritt S402 des vorliegenden Beispiels ist die Seitenwand 54 so gestaltet, dass die Neigung eines oberen Abschnitts der Seitenwand 54 des Widerstandsfilms 50 kleiner als die Neigung eines unteren Abschnitts der Seitenwand 54 ist. Spezieller ist der obere Abschnitt der Seitenwand 54 gestaltet, um eine gekrümmte Oberfläche zu sein, die nach oben konvex ist.
  • Der Widerstandsfilm 50 des vorliegenden Beispiels ist aus einem lichtempfindlichen Polymermaterial gebildet und kontrahiert thermisch, indem er erwärmt wird. In dem Gestaltungsschritt S402 wird der Widerstandsfilm 50 erwärmt, um in seiner Gesamtheit kontrahiert zu werden, und dadurch wird der obere Abschnitt der Seitenwand 54 kontrahiert.
  • Die Form der Seitenwand 54 des Widerstandsfilms 50 kann gesteuert werden, indem Bedingungen zum Bilden des Widerstandsfilms 50 wie eine Widerstandsdichte und ein Mustervolumen oder Bedingungen zum Erwärmen wie eine Erwärmungstemperatur und eine Erwärmungsdauer eingestellt werden. In dem Gestaltungsschritt S402 wird der Widerstandsfilm 50 unter Bedingungen gemäß der Form der Seitenwand 43 der zu bildenden Feldplatte 40 erwärmt. Zum Beispiel kann der Kontraktionsbetrag des oberen Abschnitts der Seitenwand 54 des Widerstandsfilms 50 erhöht werden, indem die Erwärmungstemperatur und die Erwärmungsdauer erhöht werden. Es ist zu beachten, dass die Wärmebehandlung durchgeführt wird, während der Widerstandsfilm 50 nicht unter Verwendung von ultravioletten Strahlen oder dergleichen gehärtet wird.
  • Dann wird in Ätzschritten S404-S410 der Metallfilm 51 unter Verwendung des Widerstandsfilms 50, der die gestalteten Seitenwände 54 aufweist, trockengeätzt. In den Ätzschritten kann zum Beispiel ein Ätzgas, das eine Mischung von BCl3 und Cl2 enthält, verwendet werden. In einem Beispiel sind die Ätzbedingungen wie folgt: die Ätzleistung der Plasmavorrichtung ist 1200 W; die Strömungsrate des BCl3-Gases ist 40 sccm; die Strömungsrate des Cl2-Gases ist 100 sccm und der Druck in der Ätzkammer ist 8 mTorr.
  • In S404 beginnt, dass eine Nut 56 in einem Gebiet des Metallfilms 41 gebildet wird, der nicht durch den Widerstandsfilm 50 bedeckt ist. Die Neigung der Seitenwand der Nut 56 relativ zu der oberen Oberfläche des Halbleitersubstrats 10 ist äquivalent zu der Neigung des unteren Abschnitts 42 der Seitenwand 43 der Feldplatte 40, wie in 3 gezeigt ist.
  • Die Neigung der Seitenwand der Nut 56 kann gesteuert werden, indem die Menge, mit der Polymer, das beim Trockenätzen erzeugt wird, an der Seitenwand der Nut 56 haftet, eingestellt wird. So wie eine größere Polymermenge an der Seitenwand haftet, um die Seitenwand zu schützen, wird die Anisotropie des Ätzens gesteigert. Als eine Folge wird der Winkel der Seitenwand der Nut 56 fast 90 Grad. Die Haftmenge des Polymers kann eingestellt werden, indem die Ätzbedingungen wie oben beschrieben geändert werden.
  • Es ist zu beachten, dass der Widerstandsfilm 50 zusammen mit dem Metallfilm 41 geätzt wird. Wenn das Ätzen weiter fortschreitet, verschwindet die Nut 52, die in dem Widerstandsfilm 50 gebildet worden ist (S406). Das heißt, die Dicke des Widerstandsfilms 50 auf der Kante der Nut 56 wird Null.
  • Wenn das Ätzen weiter fortschreitet, wird die Öffnungsbreite des Widerstandsfilms 50 im Vergleich zu der Anfangsöffnungsbreite W4 der Nut 52 verbreitert und das geätzte Gebiet des Metallfilms 41 wird allmählich entlang der oberen Oberfläche des Metallfilms 41 verbreitert. Deshalb wird die Neigung einer oberen Seitenwand 58 der Nut 56, die in dem Metallfilm 41 gebildet ist, sanfter als die ihrer unteren Seitenwand 59 (S408). Das Ätzen schreitet weiter fort und der Metallfilm 41 wird getrennt, um Feldplatten 40 zu bilden (S410). Auf diese Weise werden Feldplatten 40, die Seitenwände in der Form, die in 3 gezeigt ist, aufweisen, gebildet. In S410 kann die obere Oberfläche des Zwischenschichtisolierfilms 28 in kleinem Ausmaß geätzt werden.
  • Es ist zu beachten, dass ein Verfahren zum Steuern der Form der Seitenwand der Feldplatte 40 nicht auf ein Verfahren beschränkt ist. indem die Form der Seitenwand des Widerstandsfilms 50 wie oben beschrieben eingestellt wird. Zum Beispiel kann im Fall von Trockenätzen die Neigung der Seitenwand der Nut 56 eingestellt werden, indem der Polymerbetrag eingestellt wird, der an der Nut 56 des Metallfilms 41 haftet. Deshalb kann die Form der Seitenwand der Feldplatte 40, wie sie in 3 gezeigt ist, auch gebildet werden, indem ein zweistufiges Trockenätzen durchgeführt wird, indem die Haftmenge des Polymers geändert. Zum Beispiel können der obere Abschnitt 44 der Seitenwand 43 der Feldplatte 40 unter Trockenätzbedingungen so gebildet werden, dass die Seitenwand 43 eine relativ sanfte Neigung aufweist, und danach kann der untere Abschnitt 42 der Seitenwand 43 der Feldplatte 40 unter Trockenätzbedingungen so gebildet werden, dass die Seitenwand 43 eine relativ steile Neigung aufweist.
  • 5 ist eine Querschnittsansicht, die ein weiteres Beispiel der Form der Seitenwände von Feldplatten 40 zeigt. Gegenüberliegende Seitenwände 43 einer ersten Feldplatte 40-1 und einer zweiten Feldplatte 40-2, wie sie in 5 gezeigt sind, weisen asymmetrische Formen auf. In dem vorliegenden Beispiel ist die erste Feldplatte 40-1 auf einer äußeren Seite relativ zu der zweiten Feldplatte 40-2 auf dem Halbleitersubstrat 10 gebildet.
  • Ein Schutzring 24 vom (P+)-Typ- ist unter jede Feldplatte 40 gebildet. Ein Gebiet vom (N-)-Typ des gleichen Leitfähigkeitstyps wie das Driftgebiet 12 ist zwischen den Schutzringen 24 gebildet. In dieser Patentschrift wird das Gebiet auch als das Driftgebiet 12 bezeichnet. Die Länge, um die das untere Ende einer Seitenwand 43, die eine von zwei gegenüberliegenden Seitenwänden 43 von zwei Feldplatten 40 ist, von dem Ende des Schutzrings 24 zu dem Driftgebiet 12 übersteht, ist größer als die Länge, um die das untere Ende der anderen Seitenwand 43 von dem Ende des Schutzrings 24 zu dem Driftgebiet 12 übersteht.
  • In dem vorliegenden Beispiel ist das untere Ende einer Seitenwand 43-1 der ersten Feldplatte 40-1 an einer Position vorgesehen, die der Mitte des Driftgebiets gegenüberliegt. Das heißt, ein Abstand D1 zwischen dem unteren Ende der Seitenwand 43-1 der ersten Feldplatte 40-1 und dem Ende eines ersten Schutzringes 24-1 ist ungefähr gleich einem Abstand D2 zwischen dem unteren Ende der Seitenwand 43-1 der ersten Feldplatte 40-1 und dem Ende eines zweiten Schutzringes 24-2. Außerdem ist das untere Ende einer Seitenwand 43-2 der zweiten Feldplatte 40-2 an einer Position vorgesehen, die dem Ende des zweiten Schutzringes 24-2 gegenüberliegt.
  • In dem vorliegenden Beispiel weist ein oberer Abschnitt 44-1 der Seitenwand 43-1, die eine der Seitenwände 43 ist, die zwischen den beiden Feldplatten 40 gegenüberliegen, und näher bei der Mitte des Driftgebiets 12 ist, relativ zu der oberen Oberfläche des Halbleitersubstrats 10 eine größere Neigung auf als ein oberer Abschnitt 44-2 der anderen Seitenwand 43-2 (θ21 > θ22). Ähnlich ist eine Neigung θ11 eines unteren Abschnitts 42-1 der Seitenwand 43-1 der erster Feldplatte 40-1 größer als eine Neigung θ12 eines unteren Abschnitts 42-1 der Seitenwand 43-2 der zweiten Feldplatte 40-2.
  • Außerdem ist ein singulärer Punkt 46-1 der Seitenwand 43-1 der ersten Feldplatte 40-1 höher als ein singulärer Punkt 46-2 der Seitenwand 43-2 der zweiten Feldplatte 40-2 angeordnet. Das untere Gebiet 42-1 der ersten Feldplatte 40-1 kann in einem breiteren Bereich als das untere Gebiet 42-2 der zweiten Feldplatte 40-2 gebildet sein. Das obere Gebiet 44-1 der ersten Feldplatte 40-1 kann in einem schmaleren Bereich als das obere Gebiet 44-2 der zweiten Feldplatte 40-2 gebildet sein.
  • Eine solche Struktur erlaubt, dass die Position der Seitenwand 43-1 der ersten Feldplatte 40-1 präzise gesteuert wird. Die Position der Seitenwand einer Feldplatte 40, die stärker zu dem Driftgebiet 12 übersteht, kann präzise gesteuert werden und deshalb kann die Sperrschicht in dem Driftgebiet 12 präzise gebildet werden. Außerdem kann die Abdeckung des Schutzfilms 30 oder dergleichen über der Seitenwand 43-2 der zweiten Feldplatte 40-2 verbessert werden.
  • Es ist zu beachten, dass zwei Feldplatten 40, die Seitenwände mit asymmetrischen Formen aufweisen, wie in 5 gezeigt ist, gebildet werden können, indem die Formen von Stufenunterschieden in der Unterschicht der Feldplatten 40 verändert werden. Zum Beispiel ist eine nach innen konkave Vertiefung in der Unterschicht in der Umgebung der Seitenwand 43-2 der zweiten Feldplatte 40-2 vorgesehen. Die zweite Feldplatte 40-2 versinkt in der Vertiefung und deshalb verringert sich die Neigung der Seitenwand 43-2 der zweiten Feldplatte 40-2.
  • Der oben beschriebene Stufenunterschied kann gebildet werden, indem der thermisch oxidierte Film 26 verwendet wird. Wie in 2 und 5 gezeigt, wird der thermisch oxidierte Film 26 des vorliegenden Beispiels gleichauf mit zwei Feldplatten 40 gebildet. Der Abstand zwischen einem Ende 25-1 des thermisch oxidierten Films 26, der näher bei der ersten Feldplatte 40-1 ist, und dem unteren Ende der Seitenwand 43-1 der ersten Feldplatte 40-1 ist größer als der Abstand zwischen einem Ende 25-2 des thermisch oxidierten Films 26, der näher bei der zweiten Feldplatte 40-2 ist, und dem unteren Ende der Seitenwand 43-2 der zweiten Feldplatte 40-2.
  • Das Ende 25-2 des thermisch oxidierten Films 26, das näher bei der zweiten Feldplatte 40-2 ist, kann an einer Position vorgesehen sein, die der Seitenwand 43-2 der zweiten Feldplatte 40-2 gegenüberliegt. Das Ende 25-1 des thermisch oxidierten Films 26, das näher bei der ersten Feldplatte 40-1 ist, kann nicht in einem Bereich vorgesehen sein, der der Seitenwand 43-1 der zweiten Feldplatte 40-1 gegenüberliegt.
  • 6 ist eine Querschnittsansicht, die ein weiteres Beispiel der Form der Seitenwände von Feldplatten 40 zeigt. Die Querschnittsform des oberen Abschnitts 44 der Feldplatte 40 des vorliegenden Beispiels ist ein gerade Linie. Es ist zu beachten, dass die Querschnittsform des oberen Abschnitts 44 vollständig eine gerade Linie sein kann oder teilweise eine gerade Linie sein kann. Die Neigung des Abschnitts einer geraden Linie des oberen Abschnitts 44 ist kleiner als die Neigung des unteren Abschnitts 42. Eine solche Struktur erlaubt auch, dass die Position der Seitenwand der Feldplatte 40 präzise gesteuert wird, und erlaubt, dass die Abdeckung des Schutzfilms 30 oder dergleichen verbessert wird.
  • Obwohl die Ausführungsformen der vorliegenden Erfindung beschrieben worden sind, ist der technische Umfang der Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt. Es wird Fachleuten auf dem Gebiet ersichtlich sein, dass verschiedene Veränderungen und Verbesserungen zu den oben beschriebenen Ausführungsformen hinzugefügt werden können. Es ist auch aus dem Umfang der Ansprüche ersichtlich, dass die Ausführungsformen, die mit solchen Veränderungen oder Verbesserungen hinzugefügt werden, in dem technischen Umfang der Erfindung enthalten sein können.
  • In dieser Patentschrift geben die Worte „oberer“, „unterer“, „über“, „unter“, „obere Oberfläche“ und „untere Oberfläche“ nicht die oberen und unteren Richtungen entlang der Gravitationsrichtung an. Die „oberen“ und „unteren“ Richtung in dieser Patentschrift geben relative Positionsbeziehungen in einer Richtung an, die senkrecht zu einer Hauptoberfläche eines Halbleitersubstrats ist.

Claims (14)

  1. Halbleitervorrichtung, die Folgendes umfasst: ein Halbleitersubstrat und eine Metallelektrode, die über einer oberen Oberfläche des Halbleitersubstrats gebildet ist, wobei eine Seitenwand der Metallelektrode einen unteren Abschnitt, der das Halbleitersubstrat berührt, und einen oberen Abschnitt, der höher als der untere Abschnitt gebildet ist und relativ zu der oberen Oberfläche des Halbleitersubstrats eine kleinere Neigung als der untere Abschnitt aufweist, aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, die ferner ein aktives Gebiet umfasst, das in dem Halbleitersubstrat gebildet ist, wobei die Metallelektrode eine Feldplatte ist, die relativ zu dem aktiven Gebiet der oberen Oberfläche des Halbleitersubstrats auf einer äußeren Seite gebildet ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei der obere Abschnitt der Seitenwand der Feldplatte eine nach oben konvexe Form aufweist.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, wobei der untere Abschnitt der Seitenwand der Feldplatte eine Neigung von 90 Grad oder weniger und 60 Grad oder mehr relativ zu der oberen Oberfläche des Halbleitersubstrats aufweist.
  5. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, wobei die Seitenwand der Feldplatte einen singulären Punkt aufweist, der zwischen dem unteren Abschnitt und dem oberen Abschnitt angeordnet ist und an dem sich die Neigung relativ zu der Oberfläche des Halbleitersubstrats sprunghaft ändert.
  6. Halbleitervorrichtung nach Anspruch 5, wobei der singuläre Punkt so angeordnet ist, dass seine Höhe von einer unteren Oberfläche der Feldplatte in einem Bereich von 20 % oder mehr und 80 % oder weniger einer Dicke der Feldplatte liegt.
  7. Halbleitervorrichtung nach einem der Ansprüche 2 bis 6, wobei eine erste Feldplatte und eine zweite Feldplatte, die die gleiche Dicke aufweisen, über der oberen Oberfläche des Halbleitersubstrats gebildet sind und der Abstand zwischen einem unteren Ende der ersten Feldplatte und einem unteren Ende der zweiten Feldplatte kleiner als die Dicke der Feldplatte ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 2 bis 7, die ferner einen Isolierfilm umfasst, der über der oberen Oberfläche des Halbleitersubstrats gebildet ist, wobei die Feldplatte über einem Teilgebiet des Isolierfilms gebildet ist und eine Vertiefung in einem Gebiet des Isolierfilms gebildet ist, das nicht durch die Feldplatte bedeckt wird.
  9. Halbleitervorrichtung nach Anspruch 8, wobei die Neigung einer Seitenwand der Vertiefung in dem Isolierfilm relativ zu der oberen Oberfläche des Halbleitersubstrats kleiner als die Neigung des unteren Abschnitts der Feldplatte relativ zu der oberen Oberfläche des Halbleitersubstrats ist.
  10. Halbleitervorrichtung nach Anspruch 5 oder 6, wobei eine erste Feldplatte und eine zweite Feldplatte über der oberen Oberfläche des Halbleitersubstrats gebildet sind, ein Schutzring vom ersten Leitfähigkeitstyp unter jeder der Feldplatten gebildet ist, ein Schutzring vom zweiten Leitfähigkeitstyp zwischen den Schutzringen gebildet ist und der obere Abschnitt der Seitenwand, die eine von gegenüberliegenden Seitenwänden der ersten Feldplatte und der zweiten Feldplatte ist und näher bei einer Mitte des Gebiets vom zweiten Leitfähigkeitstyp ist, relativ zu der oberen Oberfläche des Halbleitersubstrats eine größere Neigung als der obere Abschnitt der anderen der Seitenwände aufweist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei der singuläre Punkt der Seitenwand, die eine von gegenüberliegenden Seitenwänden der ersten Feldplatte und der zweiten Feldplatte ist und näher bei der Mitte des Gebiets vom zweiten Leitfähigkeitstyp ist, höher als der singuläre Punkt der anderen der Seitenwände angeordnet ist.
  12. Herstellungsverfahren einer Halbleitervorrichtung, das das Bilden einer Metallelektrode über einer oberen Oberfläche eines Halbleitersubstrats umfasst, wobei das Bilden der Metallelektrode das Bilden eines unteren Abschnitts, der das Halbleitersubstrat berührt, und eines oberen Abschnitts, der höher als der untere Abschnitt angeordnet ist und relativ zu der oberen Oberfläche des Halbleitersubstrats eine kleinere Neigung als der untere Abschnitt in einer Seitenwand der Metallelektrode aufweist, umfasst.
  13. Herstellungsverfahren nach Anspruch 12, wobei das Bilden der Metallelektrode Folgendes umfasst: Bilden eines Metallfilms in einem Gebiet, in dem die Metallelektrode zu bilden ist; Bilden eines gemusterten Widerstandsfilms über dem Metallfilm; Gestalten einer Seitenwand des Widerstandsfilms gemäß einer Form einer Seitenwand der zu bildenden Metallelektrode und Durchführen von Trockenätzen des Metallfilms unter Verwendung des Widerstandsfilms, der die gestaltete Seitenwand aufweist.
  14. Herstellungsverfahren nach Anspruch 13, wobei das Gestalten der Seitenwand das Erwärmen des Widerstandsfilms unter einer Bedingung gemäß der Form der Seitenwand der zu bildenden Metallelektrode umfasst.
DE112017000081.5T 2016-03-14 2017-03-13 Halbleitervorrichtung und Herstellungsverfahren Active DE112017000081B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016050098 2016-03-14
JP2016-050098 2016-03-14
PCT/JP2017/010047 WO2017159640A1 (ja) 2016-03-14 2017-03-13 半導体装置および製造方法

Publications (2)

Publication Number Publication Date
DE112017000081T5 true DE112017000081T5 (de) 2018-04-26
DE112017000081B4 DE112017000081B4 (de) 2022-12-29

Family

ID=59850773

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017000081.5T Active DE112017000081B4 (de) 2016-03-14 2017-03-13 Halbleitervorrichtung und Herstellungsverfahren

Country Status (5)

Country Link
US (1) US10388740B2 (de)
JP (2) JP6504313B2 (de)
CN (1) CN107949915B (de)
DE (1) DE112017000081B4 (de)
WO (1) WO2017159640A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159640A1 (ja) * 2016-03-14 2017-09-21 富士電機株式会社 半導体装置および製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136066A (ja) 1985-12-09 1987-06-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0242727A (ja) * 1988-08-03 1990-02-13 Matsushita Electric Ind Co Ltd 電極配線形成方法
JP3111827B2 (ja) 1994-09-20 2000-11-27 株式会社日立製作所 半導体装置及びそれを使った電力変換装置
TW336351B (en) * 1997-10-08 1998-07-11 Winbond Electronics Corp Metal wire structure and process for producing the same
US6573550B2 (en) * 2000-01-28 2003-06-03 General Electronics Applications, Inc. Semiconductor with high-voltage components and low-voltage components on a shared die
JP4667756B2 (ja) * 2004-03-03 2011-04-13 三菱電機株式会社 半導体装置
JP4863665B2 (ja) * 2005-07-15 2012-01-25 三菱電機株式会社 半導体装置およびその製造方法
US8008734B2 (en) * 2007-01-11 2011-08-30 Fuji Electric Co., Ltd. Power semiconductor device
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5378045B2 (ja) 2009-04-13 2013-12-25 株式会社日立製作所 半導体装置
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8476691B1 (en) * 2010-02-18 2013-07-02 Microsemi Corporation High reliability-high voltage junction termination with charge dissipation layer
JP2012004466A (ja) * 2010-06-21 2012-01-05 Hitachi Ltd 半導体装置
CN103534809B (zh) * 2011-08-05 2016-08-17 富士电机株式会社 半导体器件及半导体器件的制造方法
JP5999748B2 (ja) * 2011-08-12 2016-09-28 ルネサスエレクトロニクス株式会社 パワーｍｏｓｆｅｔ、ｉｇｂｔおよびパワーダイオード
JP5745974B2 (ja) * 2011-09-05 2015-07-08 三菱電機株式会社 半導体装置およびその製造方法
US8530978B1 (en) * 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
JP2013131569A (ja) 2011-12-20 2013-07-04 Toyota Motor Corp 半導体装置
WO2013172394A1 (ja) * 2012-05-15 2013-11-21 富士電機株式会社 半導体装置
US9024324B2 (en) * 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
JP6085442B2 (ja) 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2015195288A (ja) * 2014-03-31 2015-11-05 住友電工デバイス・イノベーション株式会社 半導体装置及び半導体装置の製造方法
JP6559931B2 (ja) * 2014-05-01 2019-08-14 三菱電機株式会社 半導体装置およびその製造方法
WO2017159640A1 (ja) * 2016-03-14 2017-09-21 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
JPWO2017159640A1 (ja) 2018-06-14
CN107949915A (zh) 2018-04-20
JP2019091911A (ja) 2019-06-13
WO2017159640A1 (ja) 2017-09-21
CN107949915B (zh) 2021-04-27
US10388740B2 (en) 2019-08-20
JP6504313B2 (ja) 2019-04-24
DE112017000081B4 (de) 2022-12-29
JP6729727B2 (ja) 2020-07-22
US20180190779A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102014118950B4 (de) Gestaffelte Via-Umverteilungschicht für ein Wafer-Level-Package und Verfahren zu ihrer Herstellung
DE102017113680B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit einem ldmos-transistor
DE102005040842A1 (de) Halbleitervorrichtung mit Superjunction-Struktur und Verfahren zu ihrer Herstellung
DE102005023891A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zum Herstellen der Gleichen
DE102014117297A1 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102013220852A1 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE112015003835B4 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE112015005547B4 (de) Halbleitereinrichtung und verfahren zur herstellung derselben
DE102015110737B4 (de) Halbleitervorrichtung mit einer direkt an einen Mesaabschnitt und eine Feldelektrode angrenzenden Kontaktstruktur
DE102020116884B4 (de) Übergrosse Durchkontaktierung als Substratdurchkontaktierungsstoppschicht (TSV-Stoppschicht)
DE102015116315A1 (de) Hilfsmetall mit zickzackförmigen rändern
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE212019000020U1 (de) SiC-Halbleitervorrichtungen
DE112015002153T5 (de) Halbleitervorrichtung
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102015121482A1 (de) Halbleitervorrichtung und herstellungsverfahren hierfür
DE112015000244T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014118986A1 (de) Halbleitervorrichtung und Ausbildung
DE102017113930B4 (de) Verfahren zum Herstellen einer Substratdurchkontaktierung in einem Halbleitersubstrat
DE102020113191A1 (de) Bondpad mit verbesserter zuverlässigkeit
DE112017000081B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE4342817B4 (de) Verfahren zur Bildung eines Kontaktloches für eine Metall-Leitung in einem Halbleiter-Bauelement
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102021118992A1 (de) Bondingpad-metallschichtstruktur enthaltende halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final