JP6559931B2

JP6559931B2 - 半導体装置およびその製造方法

Info

Publication number: JP6559931B2
Application number: JP2014094690A
Authority: JP
Inventors: 佳敬木村; 裕一郎鈴木; 健介田口
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-05-01
Filing date: 2014-05-01
Publication date: 2019-08-14
Anticipated expiration: 2034-05-01
Also published as: JP2015213110A

Description

本発明は、半導体装置およびその製造方法に関し、特に、半導体能動領域を囲むターミネーション領域にフィールドプレートを有する高耐圧パワーの半導体装置およびその製造方法に関する。

パワー半導体装置は、自動車やエアコンなどの様々な電力機器の制御に用いられる大電力の半導体装置である。パワー半導体装置の代表例としては、ダイオードやＩＧＢＴ（Insulated Gate Bipolar Transistor）などがある。パワー半導体装置はコスト低減のために小型化が望まれており、そのためにはパワー半導体装置のターミネーション領域の縮小が必要となる。しかし、ターミネーション領域を単に縮小するだけでは耐圧が低下するため、縮小しても耐圧が低下しないような様々な構造が研究されている。

パワー半導体装置の耐圧は、アバランシェ降伏が発生する電圧として定義される。アバランシェ降伏は半導体基板内部の電界強度が、物質によって決まっている臨界電界強度を超えた時に発生する。このため、印加電圧が低い場合であっても局所的に電界が集中すると半導体内部の電界強度が臨界電界強度に達してしまい、アバランシェ降伏が発生し、耐圧が低くなる。従って、耐圧を高くするには電界を分散させる必要がある。このような理由から、従来のパワー半導体装置では、ターミネーション領域にフィールドプレートを配置し、半導体基板内部の局所的な電界の集中を防ぎ、電界を分散させて、高耐圧化と小型化を両立させている（例えば、特許文献１参照）。

特開２０１０−２５１４０４号公報

しかしながら、高電圧が印加される半導体装置では、アバランシェ降伏の発生する半導体基板内部だけでなく、ターミネーション領域に配置されたフィールドプレート上に形成された絶縁膜の表面部分にも高い電位差が発生する。特に、フィールドプレート上に形成された絶縁膜上端部の角部に電界が集中することで、電極間にかかる電位差によって、絶縁膜の表面の空気中で絶縁破壊が生じて電流が流れる火花放電が発生し、アバランシェ降伏が発生する前に半導体装置が破壊されるという問題があった。

そこで、本発明は、ターミネーション領域に配置されたフィールドプレートを覆う絶縁膜の上端部の角部への電界集中を防ぎ、絶縁膜表面の空気中で火花放電を抑制した半導体装置の提供を目的とする。

本発明は、
半導体基板に設けられた能動領域と、能動領域の周囲に設けられたターミネーション領域とを含む半導体装置であって、ターミネーション領域は、
半導体基板の上に設けられた層間絶縁膜と、
層間絶縁膜の上に設けられたフィールドプレートと、
フィールドプレートを覆うように形成された表面絶縁膜とを含み、
フィールドプレートの上面と斜面との間の角度αが、フィールドプレートの上面と斜面とを覆う表面絶縁膜の上面と斜面との間の角度βに対して、α＜βの関係を満たすことを特徴とする半導体装置である。

また、本発明は、
半導体基板に能動領域とターミネーション領域とを作製する半導体装置の製造方法であって、
半導体基板に能動領域を形成する工程と、
半導体基板上に、能動領域を囲むように層間絶縁膜を形成する工程と、
層間絶縁膜の上に第１金属膜を形成する工程と、
エッチングマスクを用いて第１金属膜をエッチングし、上面と斜面とを有するフィールドプレートを層間絶縁膜の上に形成する工程と、
フィールドプレートを覆うように第２金属膜を形成する工程と、
第２金属膜をエッチングして、層間絶縁膜を露出させるとともに、フィールドプレートの斜面上に該第２金属膜を残すエッチング工程と、
第２金属膜を備えたフィールドプレートを覆うように、表面絶縁膜を形成する工程と、を含み、
エッチング工程は、層間絶縁膜側から上方に向かって半導体基板の表面に対する傾斜角が漸次減少する曲面を有するように、フィールドプレートの斜面上の第２金属膜をエッチングする工程であることを特徴とする製造方法でもある。

以上で述べたように、本発明にかかる半導体装置では、ターミネーション領域に存在するフィールドプレート上に形成された絶縁膜の、上端部の角部への電界集中が緩和され、絶縁膜表面での火花放電を抑制し、高耐圧の半導体装置を得ることができる。

本発明の実施の形態１にかかる半導体装置の表面図である。本発明の実施の形態１にかかる半導体装置の断面図である。本発明の実施の形態１にかかる半導体装置の断面図と電界分布である。本発明の実施の形態１にかかる半導体装置の断面図と電界分布である。本発明の実施の形態１にかかる半導体装置の一部の断面図である。本発明の実施の形態１にかかる表面絶縁膜の上端部の角部の角度βとその電界強度の関係である。本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。本発明の実施の形態１にかかる半導体装置の一部の断面図である。本発明の実施の形態１にかかる半導体装置の断面図と電界分布である。本発明の実施の形態２にかかる半導体装置の製造工程の断面図である。本発明の実施の形態２にかかる半導体装置の製造工程の断面図である。本発明の実施の形態２にかかる半導体装置の一部の断面図である。本発明の実施の形態３にかかる半導体装置の製造工程の断面図である。本発明の実施の形態３にかかる半導体装置の製造工程の断面図である。本発明の実施の形態３にかかる半導体装置の製造工程の断面図である。本発明の実施の形態３にかかる半導体装置の製造工程の断面図である。本発明の実施の形態３にかかる半導体装置の製造工程の断面図である。本発明の実施の形態３にかかる半導体装置の一部の断面図である。本発明の実施の形態３にかかる半導体装置の一部の断面図である。本発明の実施の形態３にかかる半導体装置の一部の断面図である。本発明の実施の形態４にかかる半導体装置の製造工程の断面図である。本発明の実施の形態４にかかる半導体装置の製造工程の断面図である。

実施の形態１．
本発明の実施の形態１について、図１〜図９を参照しながら詳細に説明する。本発明の実施の形態１では、ターミネーション領域を備えた半導体装置としてダイオードを例に説明するが、本発明は、ＩＧＢＴやＭＯＳトランジスタ等の他の半導体装置にも適用することができる。

図１は、全体が１００で表される、本発明の実施の形態１にかかる半導体装置の断面図である。また、図２は、図１のＡ−Ａ‘における断面図であり、ターミネーション領域の断面を示す。図２に示すように、半導体装置１００は、表面と裏面とを有するｎ型半導体基板１を含む。ｎ型半導体基板１の表面側には、ｐ型領域４が形成される。ｐ型領域４の上には、表面主電極３が設けられ、さらにこれを囲むように層間絶縁膜６が設けられている。さらに層間絶縁膜６の上には、フィールドプレート７ａ、７ｂが設けられ、その上を覆うように表面絶縁膜２が設けられている。フィールドプレート７ａ、７ｂは、表面主電極３と同じ材料から形成されることが好ましく、例えばアルミニウムから形成される。一方、ｎ型半導体基板１の裏面には、裏面主電極５が設けられている。裏面主電極５は、例えばＴｉ／Ｎｉ／Ａｕからなる。

半導体装置１００では、ｎ型半導体基板１とｐ型領域４との間がｐｎ接合ダイオード（能動領域）となっており、表面主電極３と裏面主電極５との間に電圧を印加して、ダイオードとして使用する。例えば、表面主電極３を高電位に、裏面主電極５をＧＮＤ電位にすると、ダイオードはスイッチがオン状態となり電流が流れる。逆に表面主電極３をＧＮＤ電位に、裏面主電極５を高電位にするとスイッチがオフ状態となり電流は流れない。

図２に示すターミネーション領域は、スイッチがオフ状態のときの耐圧を保つために存在する。即ち、表面主電極３をＧＮＤ電位、裏面主電極５を高電位としたとき、図２に示すＢ−Ｂ’間に電位差が生じるが、この電位差によりＢ−Ｂ’間でアバランシェ降伏が発生するのを防ぐために、電界を分散させる効果のあるフィールドプレート７ａ、７ｂが設けられている。

図３は、半導体装置１００のターミネーション領域の断面と電界分布を示す。フィールドプレート７ａ、７ｂを設けない場合の電界分布を波線で、フィールドプレート７ａ、７ｂを設けた場合の電界分布を実線で示す。また、一点鎖線は、これ以上の電界が印加された場合はアバランシェ降伏が発生する臨界電界強度を示す。

図３からわかるように、フィールドプレート７ａ、７ｂが存在しない場合は局所的な電界集中が発生し、特に、表面主電極３のエッジ部分で電界が集中する。このため、表面主電極３のエッジ部分で電界強度が臨界電界強度に達してアバランシェ降伏が発生するため、耐圧が低くなる。

これに対して、表面主電極３と同じ材料からなるフィールドプレート７ａ、７ｂを形成することにより、電界の集中を分散させることができ、この結果、フィールドプレート７ａ、７ｂのエッジ部分における電界強度を低く抑えることができ、耐圧を向上させることができる。

ここで、Ｂ−Ｂ’間に電圧Ｖを印加した場合、半導体基板１の内部のＢ−Ｂ’間だけでなく、表面絶縁膜２上のＣ−Ｃ’間にも同様の電圧Ｖが印加される。このとき、Ｃ−Ｃ’間の電界強度は、特にフィールドプレート７ａ、７ｂ上に形成された表面絶縁膜２の上端部の角部で最も大きくなる。

図４は、半導体装置１００の断面と電界分布との関係を示す。図４から分かるように、表面絶縁膜２の上端部の角部８に電界が集中した場合、半導体基板１の内部でアバランシェ降伏が発生するよりも先に、表面絶縁膜２の上端部の２つの角部８の間で火花放電が発生し、半導体装置が破壊される。

これに対して、本発明の実施の形態１にかかる半導体装置１００では、図１のＡ−Ａ’方向のフィールドプレート７ａ近傍の断面である図５（ａ）に示すように、表面絶縁膜２の上端部の角部８の角度（表面絶縁膜２の上面と斜面との間の角度）βが、フィールドプレート７ａの上端部１１の角度（フィールドプレート７ａの上面と斜面との間の角度）αより大きくなっている（β＞α）。なお、図５（ａ）では、角度αは鈍角となっているが、（ｂ）のように直角、または（ｃ）のように鋭角であっても構わない。

図６は、図５の構造における、表面絶縁膜２の上端部の角部８の角度βとその電界強度の関係を示す。図６から分かるように、角度βが大きくなるほど、その部分での電界強度は低くなる。このため、電界強度を低くするためには、角度βは大きくする必要がある。そして、角度βを大きくするためには、フィールドプレート７ａの上端部１１の角度αも大きくする必要がある。しかし、角度αは、プロセス、配線寸法等の制限により、一定以上には大きくできない。そこで、本発明の実施の形態１にかかる半導体装置１００では、図５（ａ）に示すように、角度αを大きくすることなく、角度βのみを大きくして、角部８における電界集中を防止している。なお、図５（ａ）に示した点線は、角度β＝角度αとなる場合を示す。

このように、本発明の実施の形態１にかかる半導体装置１００では、ターミネーション領域にフィールドプレートを設けるとともに、フィールドプレート上に設けた表面絶縁膜の上端部の角部の角度βを、フィールドプレートの上端部の角度αより大きくすることにより（β＞α）、電界の集中を防止してアバランシェ降伏の発生を防止するとともに、表面絶縁膜の上端部の角部における火花放電も防止することができる。この結果、高耐圧の半導体装置の提供が可能となる。

次に、図７ａ〜図７ｆを参照しながら、半導体装置１００の製造方法について説明する。製造方法は、以下の工程１〜工程６を含む。

工程１：図７ａに示すように、ｎ型半導体基板１を準備する。ｎ型半導体基板１は、例えばシリコンからなる。続いて、例えばイオン注入法を用いて所定の領域に例えばＧｅやＰのようなｐ型イオンを注入し、続いて拡散工程を行い、ｐ型領域４を形成する。

工程２：図７ｂに示すように、ｎ型半導体基板１の上に層間絶縁膜６を形成する。層間絶縁膜６は、例えば、ＢＰＳＧやＢＰＴＥＯＳなどの酸化膜からなる。

工程３：図７ｃに示すように、ｎ型半導体基板１と層間絶縁膜６の上に、例えばＡｌ合金からなる金属膜９を形成する。

工程４：図７ｄに示すように、レジストマスク１０を金属膜９の上に形成した後、金属膜９をエッチングし、フィールドプレート７ａ、７ｂと表面主電極３を形成する。フィールドプレート７ａは表面主電極３に隣接して設けられ、フィールドプレート７ｂは層間絶縁膜６の端部に設けられる。

図８は、図７ｄ中で、四角で囲んだ部分の断面図である。フィールドプレート７ａの上端部の角部１１は図８（ａ）に示すように鈍角となっていることが望ましいが、図８（ｂ）、（ｃ）に示すように、直角や鋭角であっても構わない。

工程５：図７ｅに示すように、レジストマスク１０を除去した後に、表面主電極３、フィールドプレート７ａ、７ｂの上に表面絶縁膜２を形成する。表面絶縁膜２は、例えば、窒化膜やＴＥＯＳ等の絶縁膜で形成される。続いて、表面絶縁膜２の上にレジストマスク１２を形成する。

工程６：図７ｆに示すように、例えばドライエッチングを用いて表面絶縁膜２をエッチングして、表面絶縁膜２を所定の膜厚にする。最後に、ｎ型半導体基板１の裏面上に、例えばＴｉ／Ｎｉ／Ａｕからなる裏面主電極５を形成する。以上の工程で、本発明の実施の形態１にかかる半導体装置１００が完成する。

図９は、本発明の実施の形態１にかかる半導体装置１００の断面図と電界分布である。波線は、角度α＝角度βの場合の電界分布であり、実線は、角度α＜角度βの場合の電界分布である。図９から明らかなように、角度α＜角度βとすることにより、角部８における最大電界強度が低くなるため、アバランシェ降伏が発生する前に表面絶縁膜上端部の角部８で火花放電が発生し半導体装置が破壊されることを防止し、耐圧を高くすることができる。

実施の形態２．
図１０ａ、１０ｂは、全体が２００で表される、本発明の実施の形態２にかかる半導体装置の製造工程の断面図である。図１０ｂは、最終構造の断面図であり、図１０ａは、表面絶縁膜２を形成する前の断面図である。

半導体装置２００は、上述の半導体装置１００の工程４（図７ｄ）において、レジストマスク１０を除去した後に、全面をウェットエッチしてフィールドプレート７ａの上端部の角部１１をエッチングし、角取りを行う。この結果、フィールドプレートの斜面は、層間絶縁膜に接する第１斜面と、第１斜面とフィールドプレートの上面との間の第２斜面とを備え、第１斜面と第２斜面は、半導体基板の表面に対して互いに異なる傾斜角を有するようになる。その後、半導体装置１００と同様に工程５、６を行うことにより、図１０ｂに記載された半導体装置２００が完成する。

本発明の実施の形態２にかかる半導体装置２００では、フィールドプレート７ａの上端部の角部１１を角取りすることで、その上に形成する表面絶縁膜２の上端部の角部８の角度βが大きくなり、この結果、電界強度が低くなり火花放電を抑制できる。

表面絶縁膜２の上端部の角部８の角度βが大きいほど、電界集中は緩和されるが、一方で、表面絶縁膜２が薄くなってフィールドプレート７ａ、７ｂが露出してはいけない。即ち、表面絶縁膜２の上端部の角部８の角度βには限界が存在する。

図１１は、（ａ）角取りをしたフィールドプレート７ａの断面と、（ｂ）角取りをしないフィールドプレート７ａの断面とを比較した図である。図１１（ａ）に示すように、角取りをしたフィールドプレート７ａの方が、フィールドプレート７ａを露出させることなく、表面絶縁膜２の上端部の角部８の角度βをより大きくできる。このため、フィールドプレート７ａの角取りをしたほうが、より表面絶縁膜の上端部の角部８の角度βを大きくすることができるため、火花放電の発生を抑制できる。

実施の形態３．
図１２ａ〜図１２ｅは、全体が３００で表される、本発明の実施の形態３にかかる半導体装置の製造工程の断面図であり、図１２ｅが完成図である。図１２ｅに示すように、本発明の実施の形態３にかかる半導体装置３００では、フィールドプレート７ａ、７ｂの上端部の角部１１を湾曲させる（曲率を持たせる）ことで、表面絶縁膜２の上端部の角部８の角度βを大きくする。

半導体装置３００の製造工程では、実施の形態１の工程４（図７ｄ）まで行った後に、
レジストマスク１０を除去し、図１２ａに示すように、再度、金属膜９を成膜する。

次に、図１２ｂに示すように、ドライエッチングでエッチバックを行い、上端部の角部１１が曲率を有する（斜面が層間絶縁膜６側から上方に向かって、半導体基板１の表面に対する傾斜角が漸次減少する曲面を有する）フィールドプレート７ａ、７ｂを形成する。

図１３は、図１２ｂの四角で囲んだ部分の拡大図である。図１３において、波線は、実施の形態１のフィールドプレート７ａの形状を示す。実施の形態３のフィールドプレート７ａの形状は、実施の形態１の形状と比較して、角部１１が曲率のある形状となっている。なお、図１２ｂに示すような曲率のある形状を形成した後に、アニールや全面ウェットエッチングを行うことで、より表面状態を滑らかにし、電界集中をさらに緩和できる。

次に、図１２ｃに示すように、表面主電極３、フィールドプレート７ａ、７ｂの上に、表面絶縁膜２を形成する。表面絶縁膜２は、例えば、窒化膜やＴＥＯＳなどの絶縁膜で形成される。

次に、図１２ｄに示すように、レジストマスク１２を形成し、ドライエッチングにより表面絶縁膜２をエッチングする。

図１４は、図１２ｅのフィールドプレート７ａおよびその上の表面絶縁膜２の断面図である。このように、本発明の実施の形態３にかかる半導体装置３００では、フィールドプレート７ａにおいて、点１３（表面主電極３との接点）と点１４（層間絶縁膜６との接点）とにおけるフィールドプレート７ａ表面に対する接線が交差する角度１５より、表面絶縁膜２の上端部の角部８の角度が大きくなるように、表面絶縁膜２のエッチングを行う。

最後に、レジストマスク１２を除去し、ｎ型半導体基板１の裏面に、Ｔｉ／Ｎｉ／Ａｕなどの裏面主電極５形成することにより、図１２ｅに示すような半導体装置３００が完成する。

図１５は、（ａ）本発明の実施の形態３にかかる半導体装置３００の、曲率を有するフィールドプレート７ａと、（ｂ）曲率を有さないフィールドプレート７ａを比較した断面図である。図１５から分かるように、（ａ）曲率を持ったフィールドプレートの方が、より表面絶縁膜２の上端部の角部８の角度を大きくすることができる。このように、曲率を有するフィールドプレート７ａの方がより表面絶縁膜の上端部の角部８を大きくすることができるため、火花放電を抑制できる。

実施の形態４．
図１６ａ、１６ｂは、全体が４００で表される、本発明の実施の形態４にかかる半導体装置の製造工程の断面図である。実施の形態４では、フィールドプレート７ａの上端部の角部１１に曲率を持たせる方法として、熱だれレジストを用いる。

本発明の実施の形態４にかかる製造方法では、実施の形態１の製造方法と工程１〜３（図７ａ〜図７ｃ）は同様である。

次に、図１６ａに示すように、金属膜９の上に熱だれレジストマスク１６を形成する。

次に、酸化が進まないように、窒素雰囲気中でアニールを行い、レジストマスクを熱だれさせて、図１６ｂのような形状にする。

次に、曲率を有するレジストマスク１６を用いて金属膜９をエッチングすることで、図１２ｂに示すような、曲率を有するフィールドプレート７ａ、７ｂの形成が可能となる。即ち、図１６ｂに示すような曲率を持ったレジストマスク１６を用いて金属膜９をエッチングすると、レジストマスク１６の膜厚が薄い部分はエッチングされやすいため、曲率をもった形状が形成される。また、曲率のある形状を形成した後に、アニールや全面ウェットエッチを行うことでより表面状態を滑らかにすることができ、さらに電界集中を緩和できる。

本実施の形態４にかかる製造方法では、熱だれレジスト１６を用いることで、実施の形態３の製造方法に比較して、金属膜２の成膜工程とエッチングの工程を、それぞれ１回ずつ省略できる。このため、曲率を有するフィールドプレート７ａ、７ｂを有する半導体装置３００を作製するにあたり、製造工程コストの削減が可能となる。

実施の形態１〜４では、フィールドプレートが２つの場合について説明したが、ターミネーション領域に１つ、３つ以上のフィールドプレートを形成しても良い。これらのフィールドプレートは、図１に示すように、表面主電極３の周囲を囲むように設けられる。

１ｎ型半導体基板、２表面絶縁膜、３表面主電極、４ｐ型領域、５裏面主電極、６層間絶縁膜、７ａ、７ｂフィールドプレート、８表面絶縁膜の上端部の角部、９金属膜、１０レジストマスク、１１フィールドプレート上端部の角部、１２レジストマスク、１３点、１４点、１５交点の角度、１６熱だれレジストマスク、１００、２００、３００半導体装置。

Claims

半導体基板に設けられた能動領域と、該能動領域の周囲に設けられたターミネーション領域とを含む半導体装置であって、該ターミネーション領域は、
該半導体基板の上に設けられた層間絶縁膜と、
該層間絶縁膜の上に設けられたフィールドプレートと、
該フィールドプレートを覆うように形成された表面絶縁膜とを含み、
該フィールドプレートの斜面は、該層間絶縁膜に接する第１斜面と、該第１斜面と該フィールドプレートの上面との間の第２斜面とを含み、
該第１斜面と該第２斜面は、該半導体基板の表面に対して互いに異なる傾斜角を有し、かつ、
該フィールドプレートの上面と、該第１斜面との間の角度αが、該フィールドプレートの上面と斜面とを覆う該表面絶縁膜の上面と斜面との間の角度βに対して、α＞９０°、β＞９０°、およびα＜βの関係を満たすことを特徴とする半導体装置。
半導体基板に設けられた能動領域と、該能動領域の周囲に設けられたターミネーション領域とを含む半導体装置であって、該ターミネーション領域は、
該半導体基板の上に設けられた層間絶縁膜と、
該層間絶縁膜の上に設けられたフィールドプレートと、
該フィールドプレートを覆うように形成された表面絶縁膜とを含み、
該フィールドプレートの該層間絶縁膜に接する斜面は、該層間絶縁膜側から上方に向かって、該半導体基板の表面に対する傾斜角が漸次減少する曲面であり、かつ、
該フィールドプレートと表面主電極との接点と、該フィールドプレートと該層間絶縁膜との接点との双方における、該フィールドプレートの表面に対する接線が交差する角度αが、該フィールドプレートの上面と斜面とを覆う該表面絶縁膜の上面と斜面との間の角度βに対して、α＞９０°、β＞９０°、およびα＜βの関係を満たすことを特徴とする半導体装置。
上記ターミネーション領域は、上記層間絶縁膜の上に設けられた複数のフィールドプレートを含むことを特徴とする請求項１または２に記載の半導体装置。
半導体基板に能動領域とターミネーション領域とを作製する半導体装置の製造方法であって、
半導体基板に能動領域を形成する工程と、
該半導体基板上に、該能動領域を囲むように層間絶縁膜を形成する工程と、
該層間絶縁膜の上に第１金属膜を形成する工程と、
エッチングマスクを用いて第１金属膜をエッチングし、上面と該層間絶縁膜に接する斜面とを有するフィールドプレートを該層間絶縁膜の上に形成する工程と、
該フィールドプレートを覆うように第２金属膜を形成する工程と、
第２金属膜をエッチングして、該層間絶縁膜を露出させるとともに、該フィールドプレートの斜面上に該第２金属膜を残すエッチング工程と、
該第２金属膜を備えた該フィールドプレートを覆うように、表面絶縁膜を形成する工程と、を含み、
該エッチング工程は、該層間絶縁膜側から上方に向かって該半導体基板の表面に対する傾斜角が漸次減少する曲面を有するように、該フィールドプレートの斜面上の該第２金属膜をエッチングし、該フィールドプレートと表面主電極との接点と、該フィールドプレートと該層間絶縁膜との接点との双方における、該フィールドプレートの表面に対する接線が交差する角度αが、該フィールドプレートの上面と斜面とを覆う該表面絶縁膜の上面と斜面との間の角度βに対して、α＞９０°、β＞９０°、およびα＜βの関係を満たすようにする工程であることを特徴とする製造方法。
半導体基板に能動領域とターミネーション領域とを作製する半導体装置の製造方法であって、
半導体基板に能動領域を形成する工程と、
該半導体基板上に、該能動領域を囲むように層間絶縁膜を形成する工程と、
該層間絶縁膜の上に金属膜を形成する工程と、
エッチングマスクを用いて金属膜をエッチングし、上面と該層間絶縁膜に接する斜面とを有するフィールドプレートを該層間絶縁膜の上に形成する工程と、
該フィールドプレートを覆うように、表面絶縁膜を形成する工程と、を含み、
該エッチング工程は、
該エッチングマスクが該半導体基板の表面に対する該斜面の傾斜角が漸次減少することで、該金属膜は、該層間絶縁膜側から上方に向かって該半導体基板の表面に対する該斜面の傾斜角が漸次減少する曲面を有し、かつ、
該フィールドプレートと表面主電極との接点と、該フィールドプレートと該層間絶縁膜との接点との双方における、該フィールドプレートの表面に対する接線が交差する角度αが、該フィールドプレートの上面と斜面とを覆う該表面絶縁膜の上面と斜面との間の角度βに対して、α＞９０°、β＞９０°、およびα＜βの関係を満たすように該金属膜がエッチングされることを特徴とする製造方法。
上記エッチングマスクは、フォトレジストマスクを熱変形させて、上記半導体基板の表面に対する傾斜角が漸次減少する曲面を有する形状としたことを特徴とする請求項５に記載の製造方法。