JPH0582508A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0582508A JPH0582508A JP24388191A JP24388191A JPH0582508A JP H0582508 A JPH0582508 A JP H0582508A JP 24388191 A JP24388191 A JP 24388191A JP 24388191 A JP24388191 A JP 24388191A JP H0582508 A JPH0582508 A JP H0582508A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- passivation film
- film
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】半導体素体上の電極を覆うパッシベーション膜
が亀裂が入ってその亀裂を通じて侵入する水分により素
子特性が劣化するのを防ぐ。 【構成】電極４を形成後、全面をパッシベーション膜３
と同一材質の膜で被覆し、異方性エッチング電極側面上
に、側面にオーバーハングが生じていてもそれを埋める
ような側壁層５を残し、そのあとテーパ面がなめらかに
なった表面上にパッシベーション膜３を形成する。これ
によりパッシベーション膜３のステップカバレージが良
好となり、亀裂が入らなくなる。
が亀裂が入ってその亀裂を通じて侵入する水分により素
子特性が劣化するのを防ぐ。 【構成】電極４を形成後、全面をパッシベーション膜３
と同一材質の膜で被覆し、異方性エッチング電極側面上
に、側面にオーバーハングが生じていてもそれを埋める
ような側壁層５を残し、そのあとテーパ面がなめらかに
なった表面上にパッシベーション膜３を形成する。これ
によりパッシベーション膜３のステップカバレージが良
好となり、亀裂が入らなくなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素体上に設けた
金属層をエッチングによりパターニングして形成された
電極を有する半導体素子の製造方法に関する。
金属層をエッチングによりパターニングして形成された
電極を有する半導体素子の製造方法に関する。
【０００２】
【従来の技術】例えば、自動車のランプの点滅の使用さ
れるスイッチング素子のような半導体素子は、高温多湿
の場所に設置されているので、半導体素子内部への水分
の侵入により特性が劣化してしまう。そのため、半導体
素体表面を覆う表面保護膜の上をさらにパッシベーショ
ン膜で覆い、さらにその半導体素体を樹脂封止すること
が行われている。
れるスイッチング素子のような半導体素子は、高温多湿
の場所に設置されているので、半導体素子内部への水分
の侵入により特性が劣化してしまう。そのため、半導体
素体表面を覆う表面保護膜の上をさらにパッシベーショ
ン膜で覆い、さらにその半導体素体を樹脂封止すること
が行われている。
【０００３】
【発明が解決しようとする課題】しかし、樹脂とその中
の封止物との間には多少の空隙があり、そこから水分が
侵入する。また、高抵抗の窒化膜などのパッシベーショ
ン膜に亀裂が入っている場合には、その亀裂から水分が
侵入していく。図２に示すように半導体装置の耐圧を高
めるために半導体基板１の外周部にむけて延びているフ
ィールドプレートがＰＳＧ膜２からなるとき、パッシベ
ーション膜３の亀裂を通って侵入した水分がＰＳＧ膜２
中のりんと反応してりん酸が生ずる。すると基板縁部の
ストッパ電極４を構成するAlが腐食し、耐圧が劣化して
しまう。また動作時にはフィールドプレートには電圧が
かかっているため、この水分を媒体としてリーク電流が
増加し、発熱がおこってやがて素子が破壊してしまうこ
とがある。
の封止物との間には多少の空隙があり、そこから水分が
侵入する。また、高抵抗の窒化膜などのパッシベーショ
ン膜に亀裂が入っている場合には、その亀裂から水分が
侵入していく。図２に示すように半導体装置の耐圧を高
めるために半導体基板１の外周部にむけて延びているフ
ィールドプレートがＰＳＧ膜２からなるとき、パッシベ
ーション膜３の亀裂を通って侵入した水分がＰＳＧ膜２
中のりんと反応してりん酸が生ずる。すると基板縁部の
ストッパ電極４を構成するAlが腐食し、耐圧が劣化して
しまう。また動作時にはフィールドプレートには電圧が
かかっているため、この水分を媒体としてリーク電流が
増加し、発熱がおこってやがて素子が破壊してしまうこ
とがある。
【０００４】このような素子の劣化や破壊を防ぐため
に、封止樹脂の材質やそのモールド方法の検討が行われ
ているが、モールド方法を変えることはそのための設備
の新設が必要となってくるので容易に実行できない。ま
た、パッシベーション膜の材質の変更など他の改善を行
った場合、素子の本来の特性を変えてしまうという問題
が発生する。そのため、パッシベーション膜の材質を変
えないで、亀裂が入らないようにすることが望まれる。
に、封止樹脂の材質やそのモールド方法の検討が行われ
ているが、モールド方法を変えることはそのための設備
の新設が必要となってくるので容易に実行できない。ま
た、パッシベーション膜の材質の変更など他の改善を行
った場合、素子の本来の特性を変えてしまうという問題
が発生する。そのため、パッシベーション膜の材質を変
えないで、亀裂が入らないようにすることが望まれる。
【０００５】本発明の目的は、そのような観点からパッ
シベーション膜を亀裂のないものにして、高温多湿の場
所で使用しても信頼性の高い半導体素子の製造方法を提
供することにある。
シベーション膜を亀裂のないものにして、高温多湿の場
所で使用しても信頼性の高い半導体素子の製造方法を提
供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、半導体素体上に金属層を設ける工程
と、その金属層をエッチングによりパターニングして電
極を形成する工程と、その電極をパッシベーション膜で
覆う工程とを含む半導体素子の製造方法において、パタ
ーニング後の電極の側面を側壁層で被覆したのちパッシ
ベーション膜で覆うものとする。そして，電極を覆って
被覆層を形成後異方性エッチングにより電極側面上に側
壁層を残すことが有効である。また、側壁層の材質がパ
ッシベーション膜の材質と同一であることが効果的であ
る。
めに、本発明は、半導体素体上に金属層を設ける工程
と、その金属層をエッチングによりパターニングして電
極を形成する工程と、その電極をパッシベーション膜で
覆う工程とを含む半導体素子の製造方法において、パタ
ーニング後の電極の側面を側壁層で被覆したのちパッシ
ベーション膜で覆うものとする。そして，電極を覆って
被覆層を形成後異方性エッチングにより電極側面上に側
壁層を残すことが有効である。また、側壁層の材質がパ
ッシベーション膜の材質と同一であることが効果的であ
る。
【０００７】
【作用】パッシベーション膜に亀裂が発生する原因とし
て、主に樹脂封止を行うときに樹脂から半導体素体に加
わる応力が考えられる。この応力は半導体素体の外周部
ほど強くかかること、また外周部には図２に示したよう
に厚い電極４の側面があり、これを覆うパッシベーショ
ン膜３のステップカバレージが悪い場合、特に電極４の
側面が図のようなオーバーハングしている場合、パッシ
ベーション膜３に亀裂が入りやすい。この電極側面を側
壁層で被覆し、オーバーハングを無くし、また側面の傾
斜をゆるくすれば、パッシベーション膜のステップカバ
レージが改善され、亀裂の入ることが防止される。そし
て、電極側面を覆う側壁層をパッシベーション膜の材質
を同じにすることは、内部応力の違いによる劣化をさけ
るために有効である。
て、主に樹脂封止を行うときに樹脂から半導体素体に加
わる応力が考えられる。この応力は半導体素体の外周部
ほど強くかかること、また外周部には図２に示したよう
に厚い電極４の側面があり、これを覆うパッシベーショ
ン膜３のステップカバレージが悪い場合、特に電極４の
側面が図のようなオーバーハングしている場合、パッシ
ベーション膜３に亀裂が入りやすい。この電極側面を側
壁層で被覆し、オーバーハングを無くし、また側面の傾
斜をゆるくすれば、パッシベーション膜のステップカバ
レージが改善され、亀裂の入ることが防止される。そし
て、電極側面を覆う側壁層をパッシベーション膜の材質
を同じにすることは、内部応力の違いによる劣化をさけ
るために有効である。
【０００８】
【実施例】図１は本発明の一実施例の半導体素子におけ
る半導体素体縁部近傍を示し、図２と共通の部分には同
一の符号が付されている。図１の素子と異なる点はスト
ッパ電極４のオーバーハング部が側壁層５で埋められて
いることである。その結果、パッシベーション膜３の被
覆面はなめらかになっている。
る半導体素体縁部近傍を示し、図２と共通の部分には同
一の符号が付されている。図１の素子と異なる点はスト
ッパ電極４のオーバーハング部が側壁層５で埋められて
いることである。その結果、パッシベーション膜３の被
覆面はなめらかになっている。
【０００９】図３(a) 、(b) 、(c) は図１の素子の製造
工程の一部を示し、先ず半導体基板１の表面上にフィー
ルドプレートとして働くＰＳＧ膜２のパターンを形成
後、それを覆って３〜５μｍの厚さのAl膜を蒸着し、パ
ターニングしてストッパ電極４を形成し、さらに全面を
パッシベーション膜と同質の高抵抗窒化シリコン膜６で
被覆する (図(a))。この膜の厚さは電極４の厚さの半分
以上にする。次に反応ガスとしてＣＦ4 とＯ2 の混合ガ
スを用いたドライエッチングによる異方性エッチングで
窒化膜６をエッチングし、電極４の側面の上だけに残し
て側壁層５を形成する (図(b))。窒化膜６の厚さが薄い
と良好な形状の側壁層ができない。そしてその上に耐湿
にすぐれていて特性の劣化を防ぐためのファイナルパッ
シベーション膜として側壁層と同質で1.2 μｍ程度の厚
さの窒化シリコン膜３を堆積し、不要部を除去するパタ
ーニングをフォトエッチングで行う (図(c))。図(b) に
おいてAl電極４のオーバーハング部が側壁層５で埋めら
れているので、パッシベーション膜３はAl電極４の上お
よび側方ならびにＰＳＧ膜２の上を良好にカバーする。
このあとストッパ電極４が外縁の近くに位置するよう基
板を分割し、半導体素子の素体を得る。
工程の一部を示し、先ず半導体基板１の表面上にフィー
ルドプレートとして働くＰＳＧ膜２のパターンを形成
後、それを覆って３〜５μｍの厚さのAl膜を蒸着し、パ
ターニングしてストッパ電極４を形成し、さらに全面を
パッシベーション膜と同質の高抵抗窒化シリコン膜６で
被覆する (図(a))。この膜の厚さは電極４の厚さの半分
以上にする。次に反応ガスとしてＣＦ4 とＯ2 の混合ガ
スを用いたドライエッチングによる異方性エッチングで
窒化膜６をエッチングし、電極４の側面の上だけに残し
て側壁層５を形成する (図(b))。窒化膜６の厚さが薄い
と良好な形状の側壁層ができない。そしてその上に耐湿
にすぐれていて特性の劣化を防ぐためのファイナルパッ
シベーション膜として側壁層と同質で1.2 μｍ程度の厚
さの窒化シリコン膜３を堆積し、不要部を除去するパタ
ーニングをフォトエッチングで行う (図(c))。図(b) に
おいてAl電極４のオーバーハング部が側壁層５で埋めら
れているので、パッシベーション膜３はAl電極４の上お
よび側方ならびにＰＳＧ膜２の上を良好にカバーする。
このあとストッパ電極４が外縁の近くに位置するよう基
板を分割し、半導体素子の素体を得る。
【００１０】
【発明の効果】本発明によれば、半導体素体上の電極の
パターニングにより生ずるオーバーハングを埋めるよう
な側壁層を形成することにより、その上を被覆するパッ
シベーション膜のステップカバレージが良好となり、樹
脂封止を行うときに樹脂から半導体素体に応力が加わっ
ても、その応力の強い素体外周部の電極上のパッシベー
ション膜に亀裂が生ずることがなくなった。従って高温
多湿の場所でもパッシベーション膜を通じての水分の侵
入を防止でき、信頼性の向上した半導体素子を製造する
ことができた。
パターニングにより生ずるオーバーハングを埋めるよう
な側壁層を形成することにより、その上を被覆するパッ
シベーション膜のステップカバレージが良好となり、樹
脂封止を行うときに樹脂から半導体素体に応力が加わっ
ても、その応力の強い素体外周部の電極上のパッシベー
ション膜に亀裂が生ずることがなくなった。従って高温
多湿の場所でもパッシベーション膜を通じての水分の侵
入を防止でき、信頼性の向上した半導体素子を製造する
ことができた。
【図１】本発明の一実施例の半導体素子における半導体
素体縁部近傍の断面図
素体縁部近傍の断面図
【図２】従来の半導体素子における半導体素体縁部近傍
の断面図
の断面図
【図３】図１の半導体素子の製造工程の一部を(a) ない
し(c)の順に示す断面図
し(c)の順に示す断面図
１ 半導体基板 ２ ＰＳＧ膜 ３ パッシベーション膜 ４ 電極 ５ 側壁層 ６ 窒化シリコン膜
Claims (3)
- 【請求項１】半導体素体上に金属層を設ける工程と、そ
の金属層をエッチングによりパターニングして電極を形
成する工程と、その電極をパッシベーション膜で覆う工
程とを含む半導体素子の製造方法において、パターニン
グ後の電極の側面を側壁層で被覆したのちパッシベーシ
ョン膜で覆うことを特徴とする半導体素子の製造方法。 - 【請求項２】電極を覆って被覆層を形成後異方性エッチ
ングにより電極側面上に側壁層を残す請求項１記載の半
導体素子の製造方法。 - 【請求項３】側壁層の材質がパッシベーション膜の材質
と同一である請求項１あるいは２記載の半導体素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24388191A JPH0582508A (ja) | 1991-09-25 | 1991-09-25 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24388191A JPH0582508A (ja) | 1991-09-25 | 1991-09-25 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582508A true JPH0582508A (ja) | 1993-04-02 |
Family
ID=17110374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24388191A Pending JPH0582508A (ja) | 1991-09-25 | 1991-09-25 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582508A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015213110A (ja) * | 2014-05-01 | 2015-11-26 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2018129537A (ja) * | 2018-04-16 | 2018-08-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| KR102320052B1 (ko) | 2020-10-21 | 2021-11-01 | 이현민 | 기류 수렴 유도부재 및 필터부가 구비된 실링팬 |
-
1991
- 1991-09-25 JP JP24388191A patent/JPH0582508A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015213110A (ja) * | 2014-05-01 | 2015-11-26 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2018129537A (ja) * | 2018-04-16 | 2018-08-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| KR102320052B1 (ko) | 2020-10-21 | 2021-11-01 | 이현민 | 기류 수렴 유도부재 및 필터부가 구비된 실링팬 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5885857A (en) | Semiconductor chip capable of suppressing cracks in the insulating layer | |
| KR0134783B1 (ko) | 반도체 장치의 제조 방법 및 도전 레벨층간의 상호 접속 방법 | |
| US5055906A (en) | Semiconductor device having a composite insulating interlayer | |
| JPH118295A (ja) | 半導体装置及びその製造方法 | |
| US20060286728A1 (en) | Method for forming recess gate of semiconductor device | |
| JPH0582508A (ja) | 半導体素子の製造方法 | |
| JPH04348032A (ja) | 半導体装置およびその製造方法 | |
| KR100546152B1 (ko) | 반도체소자의콘택형성방법 | |
| KR20000020909A (ko) | 이중층의 질화물라이너를 갖는 트렌치 소자분리방법 | |
| JPH09298196A (ja) | 半導体装置とその製造方法 | |
| KR100244293B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH07245286A (ja) | 半導体素子の製造方法 | |
| KR100244711B1 (ko) | 반도체 소자의 제조방법 | |
| JP3447896B2 (ja) | Ｓｏｇ塗布膜の形成方法およびこれを用いた配線構造の形成方法 | |
| JPH07169877A (ja) | 金属多層集積装置及びその製造方法 | |
| KR100511397B1 (ko) | 반도체 소자의 접속 구멍의 형성 방법 | |
| JP2000114464A (ja) | 薄膜抵抗体の製造方法 | |
| JPS62293726A (ja) | 半導体装置 | |
| KR20020001019A (ko) | 퓨즈를 갖는 반도체 장치의 제조 방법 | |
| JPS623981B2 (ja) | ||
| JPH01235352A (ja) | 半導体装置の製造方法 | |
| JPH11297733A (ja) | 半導体装置 | |
| KR100194651B1 (ko) | 다층 레벨의 도체 배선 패턴을 갖는 반도체장치 제조방법 | |
| KR19990057273A (ko) | 반도체장치의 금속배선 형성방법 | |
| JPH1032242A (ja) | 半導体装置の製造方法 |