DE112016007556T5 - Interposer-design bei gehäusestrukturen für drahtbondanwendungen - Google Patents

Interposer-design bei gehäusestrukturen für drahtbondanwendungen Download PDF

Info

Publication number
DE112016007556T5
DE112016007556T5 DE112016007556.1T DE112016007556T DE112016007556T5 DE 112016007556 T5 DE112016007556 T5 DE 112016007556T5 DE 112016007556 T DE112016007556 T DE 112016007556T DE 112016007556 T5 DE112016007556 T5 DE 112016007556T5
Authority
DE
Germany
Prior art keywords
die
interposer
conductive wire
microelectronic package
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112016007556.1T
Other languages
English (en)
Inventor
Aiping Tan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tahoe Research Ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112016007556T5 publication Critical patent/DE112016007556T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Verfahren zum Bilden mikroelektronischer Gehäusestrukturen und dadurch gebildete Strukturen werden beschrieben. Diese Verfahren/Strukturen können ein Anbringen eines ersten Dies auf einer Platine, ein Anbringen eines Interposers auf einer oberen Oberfläche des ersten Dies, und ein Anbringen eines zweiten Dies auf der oberen Oberfläche des ersten Dies, der benachbart zu dem Interposer ist, umfassen, wobei der zweite Die von einer zentralen Region des ersten Dies versetzt ist. Eine erste leitfähige Drahtstruktur kann an dem zweiten Die angebracht sein, die sich von dem zweiten Die zu einer oberen Oberfläche des Interposers erstreckt. Eine zweite leitfähige Drahtstruktur ist an dem Interposer angebracht und erstreckt sich von dem Interposer zu der Platine.

Description

  • HINTERGRUND DER ERFINDUNG
  • Mikroelektronische Gehäusestrukturen können verwendet werden, um verschiedene Dies/Bauelemente zu stützen, wie beispielsweise Rechenvorrichtungen und/oder Speichervorrichtungen. Häusungsstrukturen, die bei der Häusung von Dies verwendet werden können, können Hybridgehäuse umfassen, die einen kleineren, oberen Die umfassen können, der auf einem größeren, unteren Die befestigt ist.
  • Figurenliste
  • Während die Beschreibung mit Ansprüchen abschließt, die bestimmte Ausführungsbeispiele besonders hervorheben und klar beanspruchen, lassen sich die Vorteile dieser Ausführungsbeispiele aus der folgenden Beschreibung der Erfindung leichter erkennen, wenn sie in Verbindung mit den dazugehörigen Zeichnungen gelesen werden, in denen:
    • 1a-1d Querschnittansichten von Strukturen gemäß Ausführungsbeispielen darstellen.
    • 2 einen Prozessablauf gemäß Ausführungsbeispielen darstellt.
    • 3 ein Flussdiagramm eines Verfahrens gemäß Ausführungsbeispielen darstellt.
    • 4 ein Schaltbild einer Rechenvorrichtung gemäß Ausführungsbeispielen darstellt.
  • DETAILLIERTE BESCHREIBUNG DER VORLIEGENDEN ERFINDUNG
  • In der folgenden detaillierten Beschreibung wird Bezug genommen auf die beiliegenden Zeichnungen die veranschaulichend spezifische Ausführungsbeispiele zeigen, bei denen die Verfahren und Strukturen praktisch ausgeführt werden können. Diese Ausführungsbeispiele sind ausreichend detailliert beschrieben, um es dem Fachmann zu ermöglichen, die Ausführungsbeispiele praktisch auszuführen. Es versteht sich, dass die verschiedenen Ausführungsbeispiele, obgleich unterschiedlich, sich nicht zwingend gegenseitig ausschließen. Zum Beispiel kann ein bestimmtes hierin beschriebenes Merkmal, eine bestimmte hierin beschriebene Struktur oder Charakteristik in Verbindung mit einem Ausführungsbeispiel innerhalb anderer Ausführungsbeispiele implementiert sein, ohne von dem Sinn und Schutzbereich der Ausführungsbeispiele abzuweichen. Zusätzlich versteht es sich, dass die Lage oder Anordnung individueller Elemente innerhalb eines jeden offenbarten Ausführungsbeispiel modifiziert werden kann, ohne von dem Sinn und Schutzbereich der Ausführungsbeispiele abzuweichen.
  • Die folgende detaillierte Beschreibung sollte daher nicht in einem einschränkenden Sinne aufgefasst werden, und der Schutzbereich der Ausführungsbeispiele ist nur durch die beigefügten, entsprechend interpretierten Ansprüche definiert, zusammen mit der vollständigen Palette von Entsprechungen, auf die die Ansprüche Anrecht haben. In den Zeichnungen können sich gleiche Bezugszeichen auf die gleiche oder ähnliche Funktionalität durchgehend in den mehreren Ansichten beziehen. Die Begriffe „über“, „an“ (to), „zwischen“, und „auf“ können sich gemäß hiesiger Verwendung auf eine relative Position einer Schicht im Hinblick auf andere Schichten beziehen. Eine Schicht „über“ oder „auf“ einer anderen Schicht oder „an“ eine andere Schicht gebondet kann mit der anderen Schicht direkt in Kontakt sein oder kann eine oder mehrere Zwischenschichten umfassen. Eine Schicht „zwischen“ Schichten kann mit den Schichten direkt in Kontakt sein oder kann eine oder mehrere Zwischenschichten aufweisen. Schichten und/oder Strukturen, die „benachbart“ zueinander sind, können dazwischenliegende Strukturen/Schichten aufweisen oder auch nicht. Eine Schicht(en)/Struktur(en), die direkt auf/direkt in Kontakt mit einer anderen Schicht(en)/Struktur(en) ist/sind, weist/weisen möglicherweise keine dazwischenliegende(n) Schicht(en)/Struktur(en) auf.
  • Verschiedene Implementierungen der Ausführungsbeispiele hierin können auf einem Substrat, wie beispielsweise einem Gehäusesubstrat, gebildet oder ausgeführt werden. Ein Gehäusesubstrat kann irgendeine geeignete Art von Substrat aufweisen, das in der Lage ist, elektrische Kommunikation zwischen einer elektrischen Komponente, wie beispielsweise einem Integrierte-Schaltung- (IC-; integrated circuit) Die, und einer Nächste-Ebene-Komponente, mit der ein IC-Gehäuse gekoppelt sein kann (z.B. eine Schaltungsplatine), bereitzustellen. Bei einem anderen Ausführungsbeispiel kann das Substrat irgendeine geeignete Art von Substrat aufweisen, das in der Lage ist, elektrische Kommunikation zwischen einem IC-Die und einem oberen IC-Gehäuse, das mit einem unteren IC/Die-Gehäuse gekoppelt ist, bereitzustellen, und bei einem weiteren Ausführungsbeispiel kann ein Substrat irgendeine geeignete Art von Substrat aufweisen, das in der Lage ist, elektrische Kommunikation zwischen einem oberen IC-Gehäuse und einer Nächste-Ebene-Komponente, mit der ein IC-Gehäuse gekoppelt ist, bereitzustellen.
  • Ein Substrat kann auch eine strukturelle Unterstützung für einen Die bereitstellen. Beispielhaft kann ein Substrat bei einem Ausführungsbeispiel ein Mehrschicht-Substrat aufweisen - umfassend abwechselnde Schichten von einem dielektrischen Material und Metall -, das um eine Kernschicht (entweder einen dielektrischen oder einen Metallkern) herum aufgebaut ist. Bei einem anderen Ausführungsbeispiel kann ein Substrat ein kernloses Mehrschicht-Substrat umfassen. Andere Arten von Substraten und Substrat-Materialien können auch in den offenbarten Ausführungsbeispielen verwendet werden (z.B. Keramik, Saphir, Glas, etc.). Ferner kann ein Substrat gemäß einem Ausführungsbeispiel abwechselnde Schichten von dielektrischem Material und Metall aufweisen, die über einem Die selbst aufgebaut sind - dieser Prozess wird manchmal als ein „höckerloser Aufbauprozess“ (bumpless build-up process) bezeichnet. Bei Verwendung eines solchen Ansatzes sind leitfähige Zwischenverbindungen möglicherweise benötigt oder auch nicht (da die Aufbauschichten in manchen Fällen direkt über einem Die angeordnet sein können).
  • Ein Die kann eine Vorderseite und eine gegenüberliegende Rückseite umfassen. Bei einigen Ausführungsbeispielen kann die Vorderseite als die „aktive Oberfläche“ des Dies bezeichnet werden. Eine Anzahl von Zwischenverbindungen kann sich von der Vorderseite des Dies bis zum darunter liegenden Substrat erstrecken, und diese Zwischenverbindungen können den Die und das Substrat elektrisch koppeln. In einigen Fällen kann ein Die direkt mit einer Platine, wie beispielsweise einer Hauptplatine, gekoppelt sein. Zwischenverbindungen/Leiterbahnen können irgendeine Art von Struktur und Materialien aufweisen, die in der Lage sind, elektrische Kommunikation zwischen einem Die und dem Substrat/der Platine bereitzustellen. Bei einem Ausführungsbeispiel kann ein Die auf einem Substrat in einer Flip-Chip-Anordnung angeordnet sein. Bei einem Ausführungsbeispiel umfassen Zwischenverbindungen einen elektrisch leitfähigen Anschluss auf einem Die (z.B. eine Anschlussfläche, einen Höcker, einen Kontakthöcker, eine Säule, einen Pfeiler, oder eine andere geeignete Struktur oder Kombination von Strukturen) und einen entsprechenden elektrisch leitfähigen Anschluss auf dem Substrat (z.B. eine Anschlussfläche, einen Höcker, einen Kontakthöcker, eine Säule, einen Pfeiler, oder eine andere geeignete Struktur oder Kombination von Strukturen).
  • Lötmittel (z.B. in der Form von Kugeln oder Höckern) kann auf den Anschlüssen des Substrats und/oder des Dies angeordnet sein, und diese Anschlüsse können dann unter Verwendung eines Reflow-Löt-Prozesses verbunden werden. Natürlich versteht es sich, dass viele andere Arten von Zwischenverbindungen und Materialien möglich sind (z.B. Drahtbonds, die sich zwischen einem Die und einem Substrat erstrecken). Bei einigen Ausführungsbeispielen hierin kann ein Die mit einem Substrat durch eine Anzahl von Zwischenverbindungen in einer Flip-Chip-Anordnung gekoppelt sein. Bei anderen Ausführungsbeispielen können jedoch alternative Strukturen und/oder Verfahren verwendet werden, um einen Die mit einem Substrat zu koppeln.
  • Ausführungsbeispiele von Verfahren zum Bilden von Häusungsstrukturen, einschließlich Verfahren zum Bilden von Drahtbonds auf hybriden Gehäusestrukturen werden beschrieben. Diese Verfahren/Strukturen können ein Anbringen eines ersten Dies auf einer Platine, ein Anbringen eines Interposers auf einer oberen Oberfläche des ersten Dies, ein Anbringen eines zweiten Dies auf der oberen Oberfläche des ersten Dies, der benachbart zu dem Interposer ist, umfassen, wobei der zweite Die von einer zentralen Region des ersten Dies versetzt ist. Eine erste leitfähige Drahtstruktur kann an dem zweiten Die angebracht sein, die sich von dem zweiten Die zu einer oberen Oberfläche des Interposers erstreckt. Eine zweite leitfähige Drahtstruktur ist an dem Interposer angebracht, die sich von dem Interposer zu der Platine erstreckt. Die hierin enthaltenen Ausführungsbeispiele ermöglichen eine erhöhte Draht-Durchlauf-Performance und erhöhten Die-Randfreiraum in Hybridgehäusen.
  • 1a-1d stellen Querschnittansichten von Ausführungsbeispielen zum Herstellen von Gehäusestrukturen dar, die einen Interposer umfassen, der zum Beispiel den Draht-Durchlauf bei hybriden mikroelektronischen Gehäusen verbessert. In 1a (Querschnittansicht) ist ein Abschnitt einer Gehäusestruktur 100, wie beispielsweise ein Hybridgehäuse 100 gezeigt. Bei einem Ausführungsbeispiel kann ein Substrat 102 eine Platine, wie beispielsweise eine glasfaserverstärkte laminierte Epoxidplatine, die zum Beispiel flammhemmend (FR4) ist, umfassen. Bei einem anderen Ausführungsbeispiel kann das Gehäusesubstrat 102 zum Beispiel einen Abschnitt einer Platine, wie beispielsweise einer gedruckten Schaltungsplatine (PCB-Platine, Printed Circuit Board), umfassen, und bei anderen Ausführungsbeispielen kann das Substrat 102 eine Hauptplatine umfassen.
  • Bei einem Ausführungsbeispiel kann ein Die 106, wie beispielsweise ein mikroelektronischer Die, auf einer oberen Oberfläche des Substrats 102 angeordnet sein. Bei einem Ausführungsbeispiel kann der Die 106, der einen ersten Die 106 umfassen kann, einen Flip-Chip-Die umfassen. Bei anderen Ausführungsbeispielen kann der Die 106 irgendeine Art von mikroelektronischem Bauelement umfassen, wie beispielsweise, aber nicht beschränkt auf einen Mikroprozessor, einen Graphikprozessor, einen Signalprozessor, einen Netzwerkprozessor, einen Chipsatz, etc. Bei einem Ausführungsbeispiel umfasst der Die 106 ein System auf einem Chip (SOC; system on a chip), das mehrere funktionale Einheiten (z.B. eine oder mehrere Verarbeitungseinheiten, eine oder mehrere Graphikeinheiten, eine oder mehrere Kommunikationseinheiten, eine oder mehrere Signalverarbeitungseinheiten, eine oder mehrere Sicherheitseinheiten, etc.) aufweist. Es versteht sich jedoch, dass die offenbarten Ausführungsbeispiele nicht auf irgendeine bestimmte Art oder Klasse von DieBauelementen beschränkt sind. Die untere Oberfläche 107 des Bauelements/Dies 106 kann elektrisch und physisch mit dem Substrat/Platine 102 durch Lötkugeln/leitfähige Strukturen 104 gekoppelt sein. Der erste Die 106 kann eine Länge 134 aufweisen.
  • Die Lötkugeln 108 können auf einer unteren Oberfläche des Substrats/Platine angeordnet sein. Ein Interposer 112 kann auf einer oberen Oberfläche 109 des Dies 106 angeordnet sein. Der Interposer 112 kann irgendeine geeignete Art von Platine/Substrat, wie beispielsweise eine PCB-Platine, umfassen, mit der zum Beispiel Signale zu routen sind. Bei einem Ausführungsbeispiel kann der Interposer 112 zumindest eine Bond-Anschlussfläche auf einer oberen Oberfläche umfassen. Bei einem Ausführungsbeispiel kann der Interposer 112 von einer zentralen Region/Stelle 122 des Dies 106 versetzt sein. Ein zweiter Die 110 kann auf der oberen Oberfläche 109 des Dies 106 angeordnet sein und kann benachbart zu dem Interposer 112 auf der oberen Oberfläche sein. Bei einem Ausführungsbeispiel kann der zweite Die 110 einen Speicher-Die umfassen.
  • Bei anderen Ausführungsbeispielen kann der zweite Die 110 gemäß der bestimmten Anwendung irgendeine Art von geeignetem Die/Bauelement umfassen. Bei einem Ausführungsbeispiel kann eine Grundfläche 124 des zweiten Dies 110 von der zentralen Stelle 122 des ersten Dies 106 versetzt sein. Ein peripherer Rand des zweiten Dies 110 kann in einer Distanz 126 von einem Endabschnitt des Dies 106 angeordnet sein. Der zweite Die 110 kann eine Länge 136 aufweisen. Bei einem Ausführungsbeispiel kann der erste Die 106 eine Länge 134 aufweisen, die größer als ungefähr zwei Mal die Länge 136 des zweiten Dies 110 ist.
  • Eine erste leitfähige Drahtstruktur 116 kann an dem zweiten Die 110 angeordnet/angebracht sein. Die erste leitfähige Drahtstruktur 116 kann bei einem Ausführungsbeispiel eine Drahtstruktur umfassen und kann bei einem Ausführungsbeispiel an eine obere Oberfläche des zweiten Dies 110 durch einen Bond, wie beispielsweise einen Kugelbond, gebondet sein. Der Kugelbond kann bei einem Ausführungsbeispiel Gold, Kupfer oder Silber umfassen, und die Drahtstrukturen hierin können ähnliche Materialien umfassen. Bei einem Ausführungsbeispiel kann ein erstes Ende 115 der ersten leitfähigen Drahtstruktur 116 an einer oberen Oberfläche des zweiten Dies 110 angebracht sein. Ein zweites Ende 117 der ersten leitfähigen Drahtstruktur 116 kann an den Interposer 112 angebracht/gebondet sein. Bei einem Ausführungsbeispiel kann die erste leitfähige Drahtstruktur 116 einen leitfähigen Draht umfassen, wobei das erste Ende 115 und das zweite Ende 117 des leitfähigen Drahtes auf den zweiten Die 110 bzw. auf den Interposer 112 gebondet sein können. Bei einem Ausführungsbeispiel kann sich die erste leitfähige Drahtstruktur 116 von dem zweiten Die 110 zu einer oberen Oberfläche des Interposers 112 erstrecken.
  • Bei einem Ausführungsbeispiel kann sich eine zweite leitfähige Drahtstruktur 114 von einer oberen Oberfläche des Interposers 112 zu einer oberen Oberfläche der Platine 102 erstrecken. Bei einem Ausführungsbeispiel kann ein erstes Ende 119 der zweiten leitfähigen Drahtstruktur 114 auf einer oberen Oberfläche des Interposers 112 angeordnet sein, und ein zweites Ende 121 der zweiten leitfähigen Drahtstruktur 114 kann auf einer oberen Oberfläche der Platine 102 angeordnet sein. Bei einem Ausführungsbeispiel kann das erste Ende 119 der zweiten leitfähigen Drahtstruktur 114 benachbart zu dem zweiten Ende 117 der ersten leitfähigen Drahtstruktur 116 auf der oberen Oberfläche des zweiten Dies 110 sein. Bei einem Ausführungsbeispiel kann sich eine dritte leitfähige Drahtstruktur 118 von einer oberen Oberfläche des oberen Dies 112 zu einer oberen Oberfläche der Platine 102 erstrecken. Bei einem Ausführungsbeispiel kann die dritte leitfähige Drahtstruktur 118 auf der oberen Oberfläche des zweiten Dies 110 angeordnet sein, wobei das erste Ende 115 des ersten Drahtes 116 auf einer gegenüberliegenden Seite der oberen Oberfläche des zweiten Dies 110 angeordnet ist.
  • Bei einem Ausführungsbeispiel kann ein Rand des zweiten Dies 110 von einem Rand des ersten Dies 106 um eine Distanz 126 versetzt sein. Bei einem Ausführungsbeispiel kann die zweite leitfähige Drahtstruktur 114 in einer Distanz 128 von einem Rand des ersten Dies 106 angeordnet sein, und die dritte leitfähige Drahtstruktur 118 kann in einer Distanz 129 von einem gegenüberliegenden Rand des ersten Dies 106 angeordnet sein. Da der zweite Die 110 weniger als ungefähr die Hälfte der Länge des ersten Dies 106 sein kann, erhöht bei einem Ausführungsbeispiel das Bilden/Anbringen von zwei Segmenten kürzerer leitfähiger Bonddrahtstrukturen 114, 116, die mit dem Interposer 112 gekoppelt sind, (anstatt einen längeren Draht von dem zweiten Die 110 zu der Platine 102 zu erstrecken) die leitfähige Drahtstruktur 114 auf den Randfreiraum 128 des ersten Dies 106. Zusätzlich wird der Randfreiraum 129 der dritten leitfähigen Drahtstruktur 118 verbessert, da der zweite Die 110 von der Mitte 122 des ersten Dies 106 verschoben/versetzt ist. Bei einem Ausführungsbeispiel umfasst die Gehäusestruktur 100 ein Hybridgehäuse, wobei der untere/erste Die 106 einen Flip-Chip-Die und den oberen/zweiten Die 110 umfasst, der einen drahtgebondeten Die umfassen kann. Bei einem Ausführungsbeispiel wird der Draht-Durchlauf zwischen dem zweiten Die 110 und der Platine 102 erhöht, und das Auftreten von Draht-Kurzschlüssen und geringem Freiraum zwischen Platine 102 und dem zweiten Die 110 wird verringert.
  • 1b stellt ein anderes Ausführungsbeispiel eines Gehäusesubstrats 100 dar, wobei eine Platine 102 zwei erste Dies 106, 106' umfasst. Zumindest einer von dem ersten Die 106, 106' kann einen Flip-Chip-Die bei einem Ausführungsbeispiel umfassen, kann aber andere Arten von Bauelementen gemäß der bestimmten Anwendung umfassen. Jede der beiden Flip-Chip-Dies 106, 106' umfasst jeweils einen Interposer 112, 112' und einen benachbarten zweiten Die 110, 110' auf einer oberen Oberfläche von jedem von dem ersten Die 106, 106'. Bei einem Ausführungsbeispiel kann die Platine 102 ein erstes und ein zweites darauf angeordnetes Modul 130, 132 umfassen. Das erste Modul 130 kann den ersten Die 106 umfassen, wobei der Interposer 112 und der zweite Die 102 benachbart zueinander auf der Oberfläche des ersten Dies 106 angeordnet sind. Das zweite Modul 132 kann den ersten Die 106' umfassen, wobei der Interposer 112' und der zweite Die 102' benachbart zueinander auf der Oberfläche des ersten Dies 106' angeordnet sind.
  • Eine erste leitfähige Drahtstruktur 116 kann an dem zweiten Die 110 des ersten Moduls angeordnet/angebracht sein. Bei einem Ausführungsbeispiel kann sich die erste leitfähige Drahtstruktur 116 von dem zweiten Die 110 zu einer oberen Oberfläche des Interposers 112 erstrecken. Bei einem Ausführungsbeispiel kann sich eine zweite leitfähige Drahtstruktur 114 von einer oberen Oberfläche des Interposers 112 zu einer oberen Oberfläche der Platine 102 erstrecken, wobei die zweite leitfähige Drahtstruktur 114 benachbart zu der ersten leitfähigen Drahtstruktur auf der oberen Oberfläche des Interposers sein kann. Bei einem Ausführungsbeispiel kann sich eine dritte leitfähige Drahtstruktur 118 von einer oberen Oberfläche des zweiten Dies 110 zu einer oberen Oberfläche der Platine 102 erstrecken. Bei einem Ausführungsbeispiel kann die dritte leitfähige Drahtstruktur 118 benachbart zu der ersten leitfähigen Drahtstruktur 116 auf der oberen Oberfläche des zweiten Dies 110 sein.
  • Bei einem Ausführungsbeispiel kann die zweite leitfähige Drahtstruktur 114 des ersten Moduls 130 in einer Distanz 128 von einem Rand des ersten Dies 106 angeordnet sein, und die dritte leitfähige Drahtstruktur 118 kann in einer Distanz 129 von einem gegenüberliegenden Rand des ersten Dies 106 angeordnet sein. Das zweite Modul 132 kann die erste leitfähige Drahtstruktur 116' umfassen, die an dem zweiten Die 110' des ersten Moduls angeordnet/angebracht ist, und sich von dem zweiten Die 110' zu einer oberen Oberfläche des Interposers 112' erstreckt. Bei einem Ausführungsbeispiel kann sich die zweite leitfähige Drahtstruktur 114' von einer oberen Oberfläche des Interposers 112' zu einer oberen Oberfläche der Platine 102' erstrecken, wobei die zweite leitfähige Drahtstruktur 114' benachbart zu der ersten leitfähigen Drahtstruktur 116' auf der oberen Oberfläche des Interposers sein kann.
  • Bei einem Ausführungsbeispiel kann sich eine dritte leitfähige Drahtstruktur 118' von einer oberen Oberfläche des zweiten Dies 110' zu einer oberen Oberfläche der Platine 102 erstrecken. Bei einem Ausführungsbeispiel kann die dritte leitfähige Drahtstruktur 118' auf der oberen Oberfläche des zweiten Dies 110' angeordnet sein, wobei das erste Ende 115' der ersten leitfähigen Drahtstruktur 116' auf einer gegenüberliegenden Seite der oberen Oberfläche des zweiten Dies 110' angeordnet ist. Bei einem Ausführungsbeispiel kann die zweite leitfähige Drahtstruktur 114' in einer Höhe 128' von einem Rand des ersten Dies 106' angeordnet sein, und die dritte leitfähige Drahtstruktur 118' kann in einer Höhe 129' von einem Rand des ersten Dies 106' angeordnet sein. Bei einem Ausführungsbeispiel kann eine Grundfläche (wie beispielsweise Grundfläche 124 von 1a) des zweiten Dies 110, 110' jeweils um die Distanzen 125, 125' von den zentralen Stellen 122, 122' des ersten Dies 106, 106' versetzt sein. Bei einem Ausführungsbeispiel kann der erste Die 106' beschrieben sein als ein dritter Die, der auf der Platine 102 angeordnet ist, wobei ein zweiter Interposer 112' und ein vierter Die (zweiter Die 110') benachbart zueinander auf einer oberen Oberfläche des dritten Dies angeordnet sind.
  • 1c stellt einen Abschnitt einer Gehäusestruktur 100 dar. Ein erster Die 106 kann auf einer Platine 102 angeordnet sein, und ein Interposer 112 und ein zweiter Die 110 sind auf einer oberen Oberfläche des ersten Dies 106 angeordnet. Eine erste leitfähige Drahtstruktur 116 erstreckt sich von dem zweiten Die 110 zu einer oberen Oberfläche des Interposers 112, wobei ein erstes Ende 115 der ersten leitfähigen Drahtstruktur 116 mit einer oberen Oberfläche des zweiten Dies 110 gekoppelt sein kann (wobei das erste Ende 115 an eine Bond-Anschlussfläche auf der oberen Oberfläche des zweiten Dies 110 gebondet sein kann), und ein zweites Ende 117 der ersten leitfähigen Drahtstruktur 116 mit einer Bondstruktur 113 gekoppelt sein kann, die auf dem Interposer 112 angeordnet ist. Ein erstes Ende 119 einer zweiten leitfähigen Drahtstruktur 114 kann mit der Bondstruktur 113 gekoppelt sein, wobei bei einem Ausführungsbeispiel die erste und die zweite leitfähige Drahtstruktur 116, 114 durch eine Kaskadenbondstruktur 113 miteinander gekoppelt sind. Andere geeignete Arten von Bonden können verwendet werden, um die erste und die zweite Drahtstruktur 116, 114 auf dem Interposer 112 gemäß der bestimmten Anwendung physisch und elektrisch zu koppeln.
  • Bei einem Ausführungsbeispiel kann die Zwei-Vorwärts-Bondstruktur 113 zwei aufeinander angeordnete/gestapelte Bondstrukturen auf der oberen Oberfläche des Interposers 112 umfassen. Ein zweites Ende 121 der zweiten leitfähigen Drahtstruktur 114 kann sich von dem Interposer 112 zu der Platine 102 erstrecken und kann physisch und elektrisch mit derselben gekoppelt sein. Eine dritte leitfähige Drahtstruktur 118 kann sich von einer oberen Oberfläche des zweiten Dies 110 erstrecken und mit der Platine 102 gekoppelt sein. Die Randfreiräume 128, 129 können die zweite und die dritte leitfähige Drahtstruktur 114, 118 jeweils von dem Rand des ersten Dies 106 trennen.
  • 1d stellt einen Abschnitt eines Abschnitts einer Gehäusestruktur 100 dar. Eine erster Die 106 ist auf einer Platine 102 angeordnet, und ein Interposer 112 und ein zweiter Die 110 sind auf einer oberen Oberfläche des ersten Dies 106 angeordnet. Eine erste leitfähige Drahtstruktur 116 erstreckt sich von dem zweiten Die 110 zu einer oberen Oberfläche des Interposers 112. Bei einem Ausführungsbeispiel kann ein erstes Ende 115 der ersten leitfähigen Drahtstruktur 116 mit einer oberen Oberfläche des zweiten Dies 110 gekoppelt sein, und ein zweites Ende 117 der ersten leitfähigen Drahtstruktur 116 kann mit einer Bondstruktur 123 gekoppelt sein, die auf dem Interposer 112 angeordnet ist. Ein erstes Ende 119 einer zweiten leitfähigen Drahtstruktur 114 kann mit der Bondstruktur 123 gekoppelt sein, wobei bei einem Ausführungsbeispiel die erste und die zweite leitfähige Drahtstruktur 116, 114 durch eine Zwei-Vorwärts-Drahtbondstruktur 123 miteinander gekoppelt sind.
  • Bei einem Ausführungsbeispiel kann die Zwei-Vorwärtsbondstruktur 123 zwei auf der oberen Oberfläche des Interposers 112 benachbart zueinander angeordnete Bondstrukturen umfassen. Ein zweites Ende 121 der zweiten leitfähigen Drahtstruktur 114 kann sich von dem Interposer 112 zu der Platine 102 erstrecken und kann physisch und elektrisch mit derselben gekoppelt sein, beispielsweise durch eine Bond-Anschlussfläche. Eine dritte leitfähige Drahtstruktur 118 kann sich von einer oberen Oberfläche des zweiten Dies 110 erstrecken und mit der Platine 102 gekoppelt sein.
  • 2 stellt einen Prozessablauf 200 zum Herstellen der Gehäusestruktur, wie beispielsweise der Gehäusestruktur 100 von 1, gemäß Ausführungsbeispielen dar. Bei Schritt 202 kann ein Wafer, wie beispielsweise ein Siliziumwafer, einem Rückschleifprozess ausgesetzt sein. Bei den Schritten 204-206 kann der Wafer befestigt und zu einem separaten Die gesägt werden. Bei den Schritten 208-210 kann der separate Die optisch inspiziert und auf ein Substrat Flip-Chip-gebondet werden, beispielsweise auf eine Platine. Bei den Schritten 212-214 kann der Die Löthöcker-wiederaufgeschmolzen (reflow) und Flussmittel-gereinigt werden. Bei Schritt 216-218 kann der Die optisch inspiziert werden und ein zweiter Die kann drahtgebondet und auf einer oberen Oberfläche des Flip-Chips Die-angebracht werden. Ein Interposer kann auch auf die obere Oberfläche des Flip-Chips Die-angebracht und drahtgebondet werden. Bei den Schritten 220-224 kann ein Vordrahtbondplasma aufgebracht werden, und es kann ein zusätzliches Drahtbonden und eine dritte optische Inspektion erfolgen. Bei einem Ausführungsbeispiel können die Schritte 202-224 Front-Of-The-Line-Prozessschritte (FOL) umfassen.
  • Bei den Schritten 226-228 kann eine Formmasse-Plasmareinigung an der Gehäusestruktur ausgeführt werden, vor dem Aufbringen der Formmasse auf das Gehäuse. Bei den Schritten 230-232 können PMC (Post Mold Curing; Nachformenaushärten) und Lasermarkierung ausgeführt werden. Bei den Schritten 234-236 können Vorreinigung und Lötkugel-Anbringen und Lötmittel-Reflow ausgeführt werden. Bei den Schritten 238-240 können Gehäusesägen und Kugelscan ausgeführt werden, und bei Schritt 242-246 können die visuelle Endkontrolle sowie die Häusung und der Versand ausgeführt werden.
  • Die verschiedenen Ausführungsbeispiele der hierin beschriebenen Gehäuseanordnungen/- Strukturen ermöglichen eine verbesserte Draht-Durchlauf-Performance aufgrund einer kürzeren Drahtlänge jedes Segments, das an den Interposer angebracht ist. Der Draht, der an dem unteren/Flip-Chip-Die von der hinzugefügten Interposer-Struktur angebracht ist, weist einen größeren Randfreiraum auf, der das Risiko von elektrischem Lecken minimiert. Folglich werden die Montageausbeute und die Testausbeute verbessert, z.B. aufgrund verringerter Fehler durch Kurzschlüsse und Lecken. Durch Verschieben eines kleineren oberen Dies der Gehäusestruktur weg von einer zentralen Region eines größeren unteren Dies wird die Drahtlänge von dem oberen Die zu der Platine verringert. Es verbessert sowohl die Montage- als auch die Testausbeute für das Produktdesign.
  • 3 stellt ein Verfahren 300 zum Bilden einer Gehäusestruktur gemäß Ausführungsbeispielen hierin dar. Bei Schritt 302 kann ein erster Die auf einer Platine angebracht werden. Bei einem Ausführungsbeispiel kann der erste Die einen Flip-Chip-Die umfassen, und die Platine kann eine Hauptplatine umfassen. Bei Schritt 304 kann ein Interposer auf einer oberen Oberfläche des ersten Dies angebracht werden. Bei einem Ausführungsbeispiel kann der Interposer einen Silizium-Interposer umfassen und kann von einem zentralen Abschnitt des ersten Dies versetzt sein.
  • Bei Schritt 306 kann ein zweiter Die benachbart zu dem Interposer auf der oberen Oberfläche des ersten Dies angebracht werden. Bei einem Ausführungsbeispiel kann der erste Die eine Länge aufweisen, die größer als ungefähr zwei Mal eine Länge des zweiten Dies ist. Bei einem Ausführungsbeispiel kann der zweite Die von einem zentralen Abschnitt/Punkt des ersten Dies versetzt sein. Bei Schritt 308 kann eine erste leitfähige Drahtstruktur angebracht werden, die sich von der Platine zu einer oberen Oberfläche des Interposers erstreckt. Bei Schritt 310 kann eine zweite leitfähige Drahtstruktur angebracht werden, die sich von dem Interposer zu dem zweiten Die erstreckt. Bei einem Ausführungsbeispiel können die erste und zweite leitfähige Drahtstruktur physisch und elektrisch auf eine Bondstruktur/Bond-Anschlussfläche gekoppelt sein, die auf einer oberen Oberfläche des Interposers angeordnet ist. Bei einem Ausführungsbeispiel kann ein dritter Draht an dem Interposer angebracht sein und ein Drahtbonden von einem Platinen-Leiter/-Anschlussfläche zu einer Interposer-Bond-Anschlussfläche umfassen.
  • Die Strukturen der Ausführungsbeispiele hierin können mit irgendeiner geeigneten Art von Strukturen gekoppelt sein, die in der Lage sind, elektrische Kommunikation zwischen einem mikroelektronischen Bauelement, wie beispielsweise einem Die, das in Gehäusestrukturen angeordnet ist, und einer Nächste-Ebene-Komponente, mit der die Gehäusestrukturen gekoppelt sein können (z.B. eine Schaltungsplatine), bereitzustellen. Die Bauelement-/Gehäusestrukturen und deren Komponenten der Ausführungsbeispiele hierin können zum Beispiel Schaltungsanordnungselemente, wie beispielsweise Logik-Schaltungsanordnungen zur Verwendung bei einem Prozessor-Die umfassen. Metallisierungsschichten und Isoliermaterial können in den Strukturen hierin umfasst sein, ebenso wie leitfähige Kontakte/Höcker, die Metallschichten/Zwischenverbindungen mit externen Bauelementen/Schichten koppeln können. Bei einigen Ausführungsbeispielen können die Strukturen ferner eine Mehrzahl von Dies aufweisen, die aufeinander gestapelt sein können, abhängig von dem bestimmten Ausführungsbeispiel. Bei einem Ausführungsbeispiel kann/können der/die Die(s) teilweise oder vollständig in eine Gehäusestruktur eingebettet sein.
  • Die verschiedenen Ausführungsbeispiele der Gehäusestrukturen, die hierin umfasst sind, können für System-auf-einem-Chip- (SOC-; system on a chip) Produkte genutzt werden, und können in solchen Vorrichtungen wie Smartphones, Notebooks, Tablets, tragbaren Vorrichtungen und anderen elektronischen mobilen Vorrichtungen Anwendung finden. Bei verschiedenen Implementierungen können die Gehäusestrukturen umfasst sein in einem Laptop, einem Netbook, einem Notebook, einem Ultrabook, einem Smartphone, einem Tablet, einem PDA (persönlicher digitaler Assistent), einem ultramobilen PC, einem Mobiltelefon, einem Desktop-Computer, einem Server, einem Drucker, einem Scanner, einem Monitor, einer Set-Top-Box, einer Unterhaltungs-Steuereinheit (entertainment control unit), einer Digitalkamera, einem tragbaren Musikspieler oder einem digitaler Videorecorder und tragbaren Vorrichtungen. Bei weiteren Implementierungen können die Gehäusevorrichtungen hierin in irgendwelchen anderen elektronischen Vorrichtungen umfasst sein, die Daten verarbeiten.
  • 4 ist ein Schaltbild einer Rechenvorrichtung 400, die implementiert werden kann, Ausführungsbeispiele der hierin beschriebenen Gehäusestrukturen einzubringen. Zum Beispiel können irgendwelche Geeigneten der Komponenten der Rechenvorrichtung 400 eine Gehäusestruktur, wie beispielsweise die Gehäusestruktur 100 von 1a, umfassen oder darin umfasst sein, gemäß irgendwelchen der hierin offenbarten Ausführungsbeispiele. Bei einem Ausführungsbeispiel häust die Rechenvorrichtung 400 eine Platine 402, wie beispielsweise eine Hauptplatine 402. Die Platine 402 kann eine Anzahl von Komponenten umfassen, einschließlich aber nicht beschränkt auf einen Prozessor 404, einen Auf-Die-Speicher 406 und zumindest einen Kommunikationschip 408. Der Prozessor 404 kann physisch und elektrisch mit der Platine 402 gekoppelt sein. Bei einigen Implementierungen kann der zumindest eine Kommunikationschip 408 physisch und elektrisch mit der Platine 402 gekoppelt sein. Bei weiteren Implementierungen ist der Kommunikationschip 408 Teil des Prozessors 404.
  • Abhängig von ihren Anwendungen kann die Rechenvorrichtung 400 andere Komponenten umfassen, die physisch und elektrisch mit der Platine 402 gekoppelt sein können oder nicht, und die kommunikativ miteinander gekoppelt sein können oder nicht. Diese anderen Komponenten umfassen, aber sind nicht beschränkt auf flüchtigen Speicher (z.B. DRAM) 409, nichtflüchtigen Speicher (z.B. ROM) 410, Flash-Speicher 411, einen Graphikprozessor (GPU; graphics processor unit) 412, einen Chipsatz 414, eine Antenne 416, eine Anzeige 418, wie beispielsweise eine Touchscreen-Anzeige, eine Touchscreen-Steuerung 420, eine Batterie 422, einen Audio-Codec (nicht gezeigt), einen Video-Codec (nicht gezeigt), eine globale Positionierungssystems- (GPS; global positioning system) Vorrichtung 426, einen Lautsprecher 430, eine Kamera 432, CD (compact disk) (nicht gezeigt), DVD (digital versatile disk) (nicht gezeigt) und so weiter). Diese Komponenten können mit der Systemplatine 402 verbunden sein, auf der Systemplatine befestigt sein, oder mit irgendwelchen der anderen Komponenten kombiniert sein.
  • Der Kommunikationschip 408 ermöglicht eine drahtlose und/oder verdrahtete Kommunikation für die Übertragung von Daten zu und von der Rechenvorrichtung 400. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte enthalten, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun. Der Kommunikationschip 408 kann irgendeine Anzahl von drahtlosen oder verdrahteten Standards oder Protokollen implementieren, einschließlich aber nicht beschränkt auf Wi-Fi (IEEE 802.11 Familie), WiMAX (IEEE 802.16 Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, und Ethernet-Ableitungen davon, sowie irgendwelche anderen drahtlosen und verdrahteten Protokolle, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus. Die Rechenvorrichtung 400 kann eine Mehrzahl von Kommunikationschips 408 umfassen. Zum Beispiel kann ein erster Kommunikationschip zweckgebunden sein für drahtlose Kommunikation mit kürzerem Bereich, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip kann zweckgebunden sein für drahtlose Kommunikation mit längerem Bereich, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, und andere. Der Ausdruck „Prozessor“ kann sich auf irgendeine Vorrichtung oder Abschnitt einer Vorrichtung beziehen, die elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können.
  • Bei verschiedenen Implementierungen kann die Rechenvorrichtung 400 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein PDA (persönlicher digitaler Assistent), ein ultramobiler PC, eine tragbare Vorrichtung, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit (entertainment control unit), eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 600 irgendeine andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Ausführungsbeispiele der hierin beschriebenen Gehäusestrukturen können als ein Teil eines oder mehrerer Speicherchips, Steuerungen, CPUs (Central Processing Unit; zentrale Verarbeitungseinheit), Mikrochips oder integrierter Schaltungen, die unter Verwendung einer Hauptplatine, einer Anwendungsspezifischen integrierten Schaltung (ASIC; Application Specific Integrated Circuit) und/oder eines Feld-programmierbaren Gate-Arrays (FPGA; Field-Programmable Gate Array) zwischenverbunden sind, implementiert werden.
  • BEISPIELE
  • Beispiel 1 ist eine mikroelektronische Gehäusestruktur umfassend einen ersten Die auf einer ersten Seite eines Substrats, einen Interposer auf einer zweiten Seite des ersten Dies, einen zweiten Die auf der zweiten Seite des ersten Dies, wobei der zweite Die benachbart zu dem Interposer ist, eine erste leitfähige Drahtstruktur, wobei ein erstes Ende des ersten Drahtes auf dem zweiten Die angeordnet ist, und ein zweites Ende der ersten leitfähigen Drahtstruktur auf dem Interposer angeordnet ist; und
    eine zweite leitfähige Drahtstruktur, wobei ein erstes Ende der zweiten leitfähigen Drahtstruktur auf dem Interposer angeordnet ist und benachbart zu dem zweite Ende der ersten leitfähigen Drahtstruktur ist, wobei ein zweites Ende der zweiten leitfähigen Drahtstruktur auf dem Substrat angeordnet ist.
  • Beispiel 2 umfasst die mikroelektronische Gehäusestruktur von Beispiel 1, wobei das erste Ende der zweiten leitfähigen Drahtstruktur und das zweite Ende der ersten leitfähigen Drahtstruktur physisch mit einer Bondverbindungsstruktur gekoppelt sind, die auf der Oberseite des Interposers angeordnet ist.
  • Beispiel 3 umfasst die mikroelektronische Gehäusestruktur von Beispiel 1, wobei eine Grundfläche des Interposers um eine Distanz von einem zentralen Punkt des ersten Dies versetzt ist.
  • Beispiel 4 umfasst die mikroelektronische Gehäusestruktur von Beispiel 1, wobei der erste Die einen Flip-Chip-Die umfasst.
  • Beispiel 5 umfasst die mikroelektronische Gehäusestruktur von Beispiel 1, wobei an dem zweiten Die einen Speicher-Die umfasst.
  • Beispiel 6 umfasst die mikroelektronische Gehäusestruktur von Beispiel 1
    wobei eine Grundfläche des ersten Speicherbauelements nicht im Wesentlichen von einer Grundfläche des mikroelektronischen Bauelements versetzt ist.
  • Beispiel 7 umfasst die mikroelektronische Gehäusestruktur von Beispiel 1
    wobei eine Länge des ersten Dies größer als ungefähr zwei Mal eine Länge des zweiten Dies ist.
  • Beispiel 8 umfasst die mikroelektronische Gehäusestruktur von Beispiel 1, wobei eine Grundfläche des zweiten Dies um eine Distanz von einem zentralen Punkt des ersten Dies versetzt ist.
  • Beispiel 9 ist eine mikroelektronische Gehäusestruktur umfassend eine Platine, einen ersten Die auf der Platine, einen Interposer auf einer oberen Oberfläche des ersten Dies, einen zweiten Die auf der oberen Oberfläche des ersten Dies, der benachbart zu dem Interposer ist, wobei eine Grundfläche des zweiten Dies von einer zentralen Region des ersten Dies versetzt ist. Eine erste leitfähige Drahtstruktur erstreckt sich von dem zweiten Die und ist an einer oberen Oberfläche des Interposers angebracht, und eine zweite leitfähige Drahtstruktur, die sich von dem Interposer erstreckt und an der Platine angebracht ist.
  • Beispiel 10 umfasst die mikroelektronische Gehäusestruktur von Beispiel 9
    wobei die erste und die zweite leitfähige Drahtstruktur physisch und elektrisch auf dem Interposer miteinander gekoppelt sind.
  • Beispiel 11 umfasst die mikroelektronische Gehäusestruktur von Beispiel 10, wobei ein erstes Ende der ersten leitfähigen Drahtstruktur an eine Bond-Anschlussfläche gebondet ist, die auf einer peripheren Region einer oberen Oberfläche des zweiten Dies angeordnet ist.
  • Beispiel 12 umfasst die mikroelektronische Gehäusestruktur von Beispiel 9, wobei sich eine dritte leitfähige Drahtstruktur von dem zweiten Die zu der Platine erstreckt.
  • Beispiel 13 umfasst die mikroelektronische Gehäusestruktur von Beispiel 9
    wobei ein dritter Die auf der Platine angeordnet ist, wobei ein zweiter Interposer und ein vierter Die benachbart zueinander auf einer oberen Oberfläche des dritten Dies angeordnet sind.
  • Beispiel 14 umfasst die mikroelektronische Gehäusestruktur von Beispiel 13, wobei sich eine vierte leitfähige Drahtstruktur von dem vierten Die erstreckt und an einer oberen Oberfläche des zweiten Interposers angebracht ist.
  • Beispiel 15 umfasst die mikroelektronische Gehäusestruktur von Beispiel 14
    wobei sich eine fünfte leitfähige Drahtstruktur von dem zweiten Interposer erstreckt und an der Platine angebracht ist.
  • Beispiel 16 umfasst die mikroelektronische Gehäusestruktur von Beispiel 9, wobei eine Grundfläche des Interposers von einer zentralen Region des ersten Dies versetzt ist, wobei der Interposer.
  • Beispiel 17 ist ein Verfahren zum Bilden einer mikroelektronischen Gehäusestruktur, umfassend: Anbringen eines ersten Dies auf einer Platine, Anbringen eines Interposers auf einer oberen Oberfläche des ersten Dies, Anbringen eines zweiten Dies benachbart zu dem Interposer auf der oberen Oberfläche des ersten Dies, Anbringen einer ersten leitfähigen Drahtstruktur, die sich von der Platine zu einer oberen Oberfläche des Interposers erstreckt, und Anbringen einer zweiten leitfähigen Drahtstruktur, die sich von der oberen Oberfläche des Interposers zu einer oberen Oberfläche des zweiten Dies erstreckt.
  • Beispiel 18 umfasst das Verfahren zum Bilden der mikroelektronischen Gehäusestruktur von Beispiel 17, wobei die erste leitfähige Drahtstruktur und die zweite leitfähige Drahtstruktur physisch und elektrisch an eine Bond-Anschlussfläche auf einer oberen Oberfläche des Interposers gebondet sind.
  • Beispiel 19 umfasst das Verfahren zum Bilden der mikroelektronischen Gehäusestruktur von Beispiel 17, wobei der zweite Die eine Grundfläche umfasst, die von einem zentralen Abschnitt des ersten Dies versetzt ist.
  • Beispiel 20 umfasst das Verfahren zum Bilden der mikroelektronischen Gehäusestruktur von Beispiel 17, wobei der erste Die einen Flip-Chip-Die umfasst.
  • Beispiel 21 umfasst das Verfahren zum Bilden der mikroelektronischen Gehäusestruktur von Beispiel 20, ferner umfassend wobei der erste Die eine Länge größer als ungefähr zwei Mal eine Länge des zweiten Dies umfasst.
  • Beispiel 22 umfasst das Verfahren zum Bilden der mikroelektronischen Gehäusestruktur von Beispiel 17, ferner umfassend das Anbringen einer dritten leitfähigen Drahtstruktur von dem zweiten Die zu der Platine.
  • Beispiel 23 umfasst das Verfahren zum Bilden der mikroelektronischen Gehäusestruktur von Beispiel 17, ferner umfassend das Anbringen einer vierten leitfähigen Drahtstruktur von dem zweiten Die zu der Platine.
  • Beispiel 24 umfasst das Verfahren zum Bilden der mikroelektronischen Gehäusestruktur von Beispiel 17, wobei das mikroelektronische Gehäuse eine hybride Gehäusestruktur umfasst.
  • Beispiel 25 umfasst das Verfahren zum Bilden der mikroelektronischen Gehäusestruktur von Beispiel 17, wobei die mikroelektronische Gehäusestruktur einen Abschnitt einer mobilen Vorrichtung umfasst.
  • Obwohl die vorangehende Beschreibung bestimmte Schritte und Materialien angegeben hat, die in den Verfahren der Ausführungsbeispiele verwendet werden können, erkennen die Fachleute auf dem Gebiet, dass viele Modifikationen und Substitutionen vorgenommen werden können. Dementsprechend ist beabsichtigt, dass alle derartigen Modifikationen, Änderungen, Substitutionen und Zufügungen als in das Wesen und den Schutzbereich der Ausführungsbeispiele fallend, wie durch die beigefügten Ansprüche definiert, angesehen werden. Zusätzlich veranschaulichen die hierin bereitgestellten Figuren nur Abschnitte von beispielhaften mikroelektronischen Bauelementen und zugeordneten Gehäusestrukturen, die sich auf die Praxis der Ausführungsbeispiele beziehen. Somit sind die Ausführungsbeispiele nicht auf die hierin beschriebenen Strukturen beschränkt.

Claims (25)

  1. Eine mikroelektronische Gehäusestruktur umfassend: einen ersten Die auf einer ersten Seite eines Substrats; einen Interposer auf einer zweiten Seite des ersten Dies; einen zweiten Die auf der zweiten Seite des ersten Dies, wobei der zweite Die benachbart zu dem Interposer ist; eine erste leitfähige Drahtstruktur, wobei ein erstes Ende des ersten Drahtes auf dem zweiten Die angeordnet ist, und ein zweites Ende der ersten leitfähigen Drahtstruktur auf dem Interposer angeordnet ist; und eine zweite leitfähige Drahtstruktur, wobei ein erstes Ende der zweiten leitfähigen Drahtstruktur auf dem Interposer angeordnet ist und benachbart zu dem zweite Ende des ersten Drahtes ist, wobei ein zweites Ende der zweiten leitfähigen Drahtstruktur auf dem Substrat angeordnet ist.
  2. Die mikroelektronische Gehäusestruktur gemäß Anspruch 1, wobei das erste Ende der zweiten leitfähigen Drahtstruktur und das zweite Ende der ersten leitfähigen Drahtstruktur physisch mit einer Bondverbindungsstruktur gekoppelt sind, die auf der Oberseite des Interposers angeordnet ist.
  3. Die mikroelektronische Gehäusestruktur gemäß Anspruch 1, wobei eine Grundfläche des Interposers um eine Distanz von einem zentralen Punkt des ersten Dies versetzt ist.
  4. Die mikroelektronische Gehäusestruktur gemäß Anspruch 1, wobei der erste Die einen Flip-Chip-Die umfasst.
  5. Die mikroelektronische Gehäusestruktur gemäß Anspruch 1, wobei an dem zweiten Die einen Speicher-Die umfasst.
  6. Die mikroelektronische Gehäusestruktur gemäß Anspruch 1, wobei eine Länge des ersten Dies größer als ungefähr zwei Mal eine Länge des zweiten Dies ist.
  7. Die mikroelektronische Gehäusestruktur gemäß Anspruch 1, wobei die Gehäusestruktur eine hybride Gehäusestruktur umfasst.
  8. Die mikroelektronische Gehäusestruktur gemäß Anspruch 1, wobei eine Grundfläche des zweiten Dies um eine Distanz von einem zentralen Punkt des ersten Dies versetzt ist.
  9. Eine mikroelektronische Gehäusestruktur umfassend: eine Platine; einen ersten Die auf der Platine; einen Interposer auf einer oberen Oberfläche des ersten Dies; einen zweiten Die auf der oberen Oberfläche des ersten Dies, der benachbart zu dem Interposer ist, wobei eine Grundfläche des zweiten Dies von einer zentralen Region des ersten Dies versetzt ist, eine erste leitfähige Drahtstruktur, die sich von dem zweiten Die erstreckt und an einer oberen Oberfläche des Interposers angebracht ist; und eine zweite leitfähige Drahtstruktur, die sich von dem Interposer erstreckt und an der Platine angebracht ist.
  10. Die mikroelektronische Gehäusestruktur gemäß Anspruch 9, wobei die erste und die zweite leitfähige Drahtstruktur physisch und elektrisch auf dem Interposer miteinander gekoppelt sind.
  11. Die mikroelektronische Gehäusestruktur gemäß Anspruch 10, wobei ein erstes Ende der ersten leitfähigen Drahtstruktur an eine Bond-Anschlussfläche gebondet ist, die auf einer peripheren Region einer oberen Oberfläche des zweiten Dies angeordnet ist.
  12. Die mikroelektronische Gehäusestruktur gemäß Anspruch 9, wobei sich eine dritte leitfähige Drahtstruktur von dem zweiten Die zu der Platine erstreckt.
  13. Die mikroelektronische Gehäusestruktur gemäß Anspruch 9, wobei ein dritter Die auf der Platine angeordnet ist, wobei ein zweiter Interposer und ein vierter Die benachbart zueinander auf einer oberen Oberfläche des dritten Dies angeordnet sind.
  14. Die mikroelektronische Gehäusestruktur gemäß Anspruch 13, wobei sich eine vierte leitfähige Drahtstruktur von dem vierten Die erstreckt und an einer oberen Oberfläche des zweiten Interposers angebracht ist.
  15. Die mikroelektronische Gehäusestruktur gemäß Anspruch 14, wobei sich eine fünfte leitfähige Drahtstruktur von dem zweiten Interposer erstreckt und an der Platine angebracht ist.
  16. Die mikroelektronische Gehäusestruktur gemäß Anspruch 9, wobei eine Grundfläche des Interposers von einer zentralen Region des ersten Dies versetzt ist.
  17. Ein Verfahren zum Bilden einer mikroelektronischen Gehäusestruktur, umfassend: Anbringen eines ersten Dies auf einer Platine; Anbringen eines Interposers auf einer oberen Oberfläche des ersten Dies; Anbringen eines zweiten Dies benachbart zu dem Interposer auf der oberen Oberfläche des ersten Dies; Anbringen einer ersten leitfähigen Drahtstruktur, die sich von der Platine zu einer oberen Oberfläche des Interposers erstreckt; und Anbringen einer zweiten leitfähigen Drahtstruktur, die sich von der oberen Oberfläche des Interposers zu einer oberen Oberfläche des zweiten Dies erstreckt.
  18. Das Verfahren gemäß Anspruch 17, wobei die erste leitfähige Drahtstruktur und die zweite leitfähige Drahtstruktur physisch und elektrisch an eine Bond-Anschlussfläche auf einer oberen Oberfläche des Interposers gebondet sind.
  19. Das Verfahren gemäß Anspruch 17, wobei der zweite Die eine Grundfläche umfasst, die von einem zentralen Abschnitt des ersten Dies versetzt ist.
  20. Das Verfahren gemäß Anspruch 17, wobei der erste Die einen Flip-Chip-Die umfasst.
  21. Das Verfahren gemäß Anspruch 17, ferner umfassend wobei der erste Die eine Länge größer als ungefähr zwei Mal eine Länge des zweiten Dies umfasst.
  22. Das Verfahren gemäß Anspruch 17, ferner umfassend das Anbringen einer dritten leitfähigen Drahtstruktur von dem zweiten Die zu der Platine.
  23. Das Verfahren gemäß Anspruch 17, ferner umfassend das Anbringen einer vierten leitfähigen Drahtstruktur von dem zweiten Die zu der Platine.
  24. Das Verfahren gemäß Anspruch 17, wobei das mikroelektronische Gehäuse eine hybride Gehäusestruktur umfasst.
  25. Das Verfahren gemäß Anspruch 17, wobei die mikroelektronische Gehäusestruktur einen Abschnitt einer mobilen Vorrichtung umfasst.
DE112016007556.1T 2016-12-30 2016-12-30 Interposer-design bei gehäusestrukturen für drahtbondanwendungen Withdrawn DE112016007556T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/113597 WO2018120060A1 (en) 2016-12-30 2016-12-30 Interposer design in package structures for wire bonding applications

Publications (1)

Publication Number Publication Date
DE112016007556T5 true DE112016007556T5 (de) 2019-09-12

Family

ID=62706738

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016007556.1T Withdrawn DE112016007556T5 (de) 2016-12-30 2016-12-30 Interposer-design bei gehäusestrukturen für drahtbondanwendungen

Country Status (6)

Country Link
US (2) US10971478B2 (de)
KR (1) KR20190098132A (de)
CN (1) CN110419101A (de)
DE (1) DE112016007556T5 (de)
TW (2) TWI802446B (de)
WO (1) WO2018120060A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021016547A1 (en) * 2019-07-25 2021-01-28 Samtec, Inc. Wirebondable interposer for flip chip packaged integrated circuit die

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168368A (en) * 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
JPH0621134A (ja) * 1992-07-01 1994-01-28 Seiko Epson Corp 半導体装置およびその製造方法
JP3304672B2 (ja) * 1995-03-28 2002-07-22 セイコーエプソン株式会社 半導体装置及びその製造方法
DE10205563B4 (de) * 2002-02-11 2009-06-10 Advanced Micro Devices, Inc., Sunnyvale Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
JP2007019415A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法
US7732930B2 (en) 2006-09-06 2010-06-08 Kabushiki Kaisha Toshiba Semiconductor device, relay chip, and method for producing relay chip
JP5205867B2 (ja) 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN201311930Y (zh) * 2007-12-07 2009-09-16 利顺精密科技股份有限公司 改进的晶体管构装结构
KR101024748B1 (ko) * 2008-12-15 2011-03-24 하나 마이크론(주) 서포터 칩을 갖는 반도체 패키지 및 그 제조 방법
US20120286409A1 (en) * 2011-05-10 2012-11-15 Jitesh Shah Utilizing a jumper chip in packages with long bonding wires
WO2013007029A1 (en) * 2011-07-14 2013-01-17 Sandisk Semiconductor (Shanghai) Co., Ltd. Chip-on-package structure for multiple die stacks
KR102064870B1 (ko) * 2013-08-16 2020-02-11 삼성전자주식회사 반도체 패키지
US9842831B2 (en) * 2015-05-14 2017-12-12 Mediatek Inc. Semiconductor package and fabrication method thereof
CN204946895U (zh) * 2015-08-12 2016-01-06 深圳市兴森快捷电路科技股份有限公司 一种多芯片的封装结构

Also Published As

Publication number Publication date
TW201841319A (zh) 2018-11-16
US11652087B2 (en) 2023-05-16
CN110419101A (zh) 2019-11-05
TWI767957B (zh) 2022-06-21
US10971478B2 (en) 2021-04-06
US20190371767A1 (en) 2019-12-05
KR20190098132A (ko) 2019-08-21
US20210183819A1 (en) 2021-06-17
WO2018120060A1 (en) 2018-07-05
TW202238896A (zh) 2022-10-01
TWI802446B (zh) 2023-05-11

Similar Documents

Publication Publication Date Title
US9947642B2 (en) Package-on-Package (PoP) device comprising a gap controller between integrated circuit (IC) packages
US9633977B1 (en) Integrated device comprising flexible connector between integrated circuit (IC) packages
US10312193B2 (en) Package comprising switches and filters
US9159670B2 (en) Ultra fine pitch and spacing interconnects for substrate
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
CN107534041B (zh) 包括集成电路器件封装之间的焊料连接的层叠封装(PoP)器件
DE112015007070T5 (de) Metallfreie Rahmengestaltung für Siliziumbrücken für Halbleitergehäuse
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
US9704796B1 (en) Integrated device comprising a capacitor that includes multiple pins and at least one pin that traverses a plate of the capacitor
DE112015007068T5 (de) Alternative oberflächen für leitende kontaktinselschichten von siliziumbrücken für halbleitergehäuse
US20160372446A1 (en) Low profile integrated circuit (ic) package comprising a plurality of dies
DE112015006904T5 (de) Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter
DE112012006469T5 (de) Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE112017008031T5 (de) Aktive silizium-brücke
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE112016000500T5 (de) Verfahren zum bilden integrierter packungsstrukturen mit 3d-kamera geringer z-höhe
DE102021120029A1 (de) Mehrchipgehäuse mit erweitertem rahmen
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE112015006855T5 (de) Mikroelektronik-Packages mit hochintegriertem Mikroelektronik-Dice-Stapel
EP3414776B1 (de) Integrierte vorrichtung mit flexiblem verbinder zwischen gehäusen integrierter schaltungen (ic)
DE112017008115T5 (de) Leistungslieferung für eingebetteten brücken-die unter verwendung von grabenstrukturen
DE112016007556T5 (de) Interposer-design bei gehäusestrukturen für drahtbondanwendungen

Legal Events

Date Code Title Description
R130 Divisional application to

Ref document number: 112016007585

Country of ref document: DE

R081 Change of applicant/patentee

Owner name: TAHOE RESEARCH, LTD., IE

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R005 Application deemed withdrawn due to failure to request examination