CN201311930Y - 改进的晶体管构装结构 - Google Patents

改进的晶体管构装结构 Download PDF

Info

Publication number
CN201311930Y
CN201311930Y CN 200720305055 CN200720305055U CN201311930Y CN 201311930 Y CN201311930 Y CN 201311930Y CN 200720305055 CN200720305055 CN 200720305055 CN 200720305055 U CN200720305055 U CN 200720305055U CN 201311930 Y CN201311930 Y CN 201311930Y
Authority
CN
China
Prior art keywords
chip
substrate
upper strata
bonding wire
towards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200720305055
Other languages
English (en)
Inventor
资重兴
白金泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Domintech Co Ltd
Original Assignee
Domintech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Domintech Co Ltd filed Critical Domintech Co Ltd
Priority to CN 200720305055 priority Critical patent/CN201311930Y/zh
Application granted granted Critical
Publication of CN201311930Y publication Critical patent/CN201311930Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

一种改进的晶体管构装结构，包括一上封装体、一下封装体、一基板，其中：该基板中央部分是穿设有一开孔，该基板第一表面是借由黏接层结合一底层芯片；该底层芯片朝下端面是电性连接有焊线，该焊线是穿设于开孔中与基板呈电性连接；该上层芯片朝上端面中央区域是电性连接有焊线，该上层芯片的焊线是与导接件呈电性连接，而该导接件外侧是亦电性连接设有焊线并向下延伸与基板呈电性连接；该上封装体是接设包覆于基板第一表面；该下封装体是接设包覆于基板第二表面，且该基板第二表面设有若干焊球；如此是可达到焊线结构稳固、多层次堆栈构装，提升良率的功效。

Description

改进的晶体管构装结构
技术领域
本实用新型涉及一种晶体管构装结构，尤其涉及一种利用导接件减短焊线所需长度，使其稳固且便于堆栈构装芯片的改进的晶体管构装结构。
背景技术
电子构装(electronic packaging)是将已制作完成的集成电路与其它相关的电子组件，共同连接于一系统中，并维持合宜的环境，以发挥此系统设计的功能。电子构装有提供「电能的传送」、「讯号的传递」、「热的去除」与「机械承载及保护」等四种主要的功能，构装形式若依封装的材料进行区分，分为塑料构装(plastic packaging)与陶瓷构装(ceramic packaging)；若是依照印刷电路板上连接的型式区分，则可分为引脚穿过印刷电路板的插件式组件(pin-through hole device)，与引脚不穿过印刷电路板而是焊接在其表面的表面黏着组件(surfacemount device)。一般常见的塑料构装中，二边边缘引脚(peripheraltype)型式的DIP(dual in-line package)属于针插孔组件、SOP(smallout-line package)、SOJ(small out-line package J-leaded)、四边边缘引脚的QFP(quad flat package)与面型式(area type)的BGA(ballgrid array)皆属于表面黏着组件，其中的球栅数组构装(ball gridarray，BGA)由于是利用整个面的引脚连接，因此所能发挥效益更佳，被业界广泛的采用；
一般球栅数组构装包括多个呈数组方式排列的焊球植设于基板的另一侧，其与接设有芯片与焊线的一侧相对，该焊球是作为输入/输出(input/output，I/O)端，借之以使载设于封装件中的芯片得与外界装置如印刷电路板(printed circuit board，PCB)呈电性连接关系；但半导接件封装件的高度包括用以包覆芯片与焊线的封装体的厚度、基板厚度、焊球高度，而使整体封装尺寸难以缩小；
因此为能有效缩小半导接件封装尺寸，遂有开窗式(window-type)封装件，其如图1所示，一半导接件芯片a借由胶黏剂f接置于基板b的上表面，且遮覆于基板b的开孔g，该芯片a并借由多个穿通于开孔g中的焊线c电性连接至基板b的下表面，同时，芯片a与焊线c分别被上封装体e及下封装体e所包覆，且多个焊球d植设于基板b下表面上为设有下封装体e的区域。
然而，为了配合现今信息社会，使用者均追求高速度、高质量、多功能性的电子商品，因此就产品外观而言，电子商品的设计也倾向轻、薄、短、小的趋势设计，因此系统化概念导入电路设计中，使单颗芯片可以具备多重功能，以节省配置在电子产品中的芯片数目，因此亦发展出多芯片模块(multi-chip module，MCM)的封装设计概念、芯片尺寸构装(chip scale package，CSP)的封装设计概念以及堆栈型多芯片封装设计概念，如图2及图3所示的现有球栅数组封装示意图所示，是于上述的一般开窗式封装件的芯片a上表面设置胶黏剂f，并设置其上堆栈第二芯片a，该第二芯片a上表面中央是接置焊线c，该焊线c是由第二芯片a两侧弯折延伸并向下接置基板b，则下封装体e是依旧包覆芯片a及芯片a下表面的焊线c，而上封装体e是包覆芯片a、第二芯片a以及第二芯片a上表面的焊线c，运用原理相同，是完成图3的四层芯片a堆栈设计，如此可将芯片堆栈而使功能增加或提升；
然而，此种现有堆栈型多芯片封装设计最底层芯片以上的芯片皆是利用上表面焊线与基板连接，而为使焊线连接基板，因此焊线势必朝向芯片两侧弯折，并延伸至芯片外缘再次向下弯折，如此使焊线经过多次弯折、距离延长，焊线整体结构随之脆弱，使得注塑封装体时容易毁坏焊线，造成不良率提高；且由于为符合缩小封装设计的需求，芯片与芯片间的空间势必相对狭隘，如此空间压缩焊线与芯片接置，当芯片不断堆栈累加时，上层芯片更容易使下层焊线于堆栈过程中造成毁损；
故，针对上述现有封装结构所存在的问题点，如何开发一种结构更稳固，使用效果更佳的创新结构，实为消费者殷切企盼，亦是相关业者须努力研发突破的目标及方向。
有鉴于此，本发明人本于多年从事相关产品的制造开发与设计经验，针对上述的目标，详加设计与审慎评估后，终于研制成一确具实用性的本实用新型。
实用新型内容
本实用新型所要解决的主要技术问题在于，克服现有技术存在的上述缺陷，而提供一种改进的晶体管构装结构，其可达到焊线结构稳固、多层次堆栈构装、及提升良率的功效。
本实用新型解决其技术问题所采用的技术方案是：
一种改进的晶体管构装结构，其特征在于包括一底层芯片、一上封装体、一下封装体、以及一基板，该基板朝上端面是设为第一表面，该基板朝下端面是设为第二表面，其中：该基板中央部分是穿设有一开孔，该基板第一表面是接设底层芯片，该底层芯片中间部分朝下端面接设有焊线，该底层芯片的焊线是穿设于开孔中与基板呈电性连接；该底层芯片上是至少皆设有一上层芯片，该上层芯片朝上端面内侧是接设有焊线，而该上层芯片朝上端面外侧接设有导接件，该上层芯片内侧的焊线是与导接件呈电性连接，而该导接件外侧亦接设有焊线，该导接件外侧的焊线与基板呈电性连接；该上封装体是接设包覆于基板第一表面，该上封装体包覆基板朝上端面的所有构件，包含底层芯片、上层芯片、上层芯片内侧的焊线、导接件以及导接件外侧的焊线；该下封装体是接设包覆于基板第二表面，该下封装体包覆开孔、以及底层芯片朝下端面的焊线；借由该上层芯片内侧焊线电性连接导接件，该导接件外侧的焊线电性连接基板，如此，使上层芯片与基板电性连接，借此使上层芯片堆栈于底层芯片上，达到有效堆栈封装芯片、较佳焊线连接方式的功效。
前述的改进的晶体管构装结构，其中基板第二表面设有多个焊球，该焊球围绕于基板的开孔周缘，并呈数组方式排列。
前述的改进的晶体管构装结构，其中下封装体底部端面与第二表面间的最大高度，是小于焊球与第二表面的最大高度。
前述的改进的晶体管构装结构，其中焊球主要由锡构成。
前述的改进的晶体管构装结构，其中基板为双面印刷电路基板(Double Side PCB Substrate)。
前述的改进的晶体管构装结构，其中底层芯片的作用面是朝下方端面设置。
前述的改进的晶体管构装结构，其中上层芯片的作用面是朝上方端面设置。
前述的改进的晶体管构装结构，其中底层芯片与基板第一表面间设有黏接层，且该底层芯片与上层芯片间亦设有黏接层，该上层芯片与导接件间亦设有黏接层，借由该黏接层结合底层芯片与基板、底层芯片与上层芯片、以及上层芯片与导接件。
前述的改进的晶体管构装结构，其中黏接层由绝缘物质构成，借此使该黏接层所结合的构件彼此间不呈电性连接。
本实用新型的有益效果是，其可达到焊线结构稳固、多层次堆栈构装，提升良率的功效。
附图说明
下面结合附图和实施例对本实用新型进一步说明。
图1是现有技术单层芯片装设示意图。
图2是现有技术二层芯片堆栈装设示意图。
图3是现有技术四层芯片堆栈装设示意图。
图4是本实用新型改进的晶体管构装结构二层芯片堆栈装设示意图。
图5是本实用新型改进的晶体管构装结构多层芯片堆栈装设示意图。
图中标号说明：
1   基板        11   第一表面    111  上封装体
12  第二表面    121  下封装体    13   开孔
2   底层芯片    3    上层芯片    31   导接件
32  第二上层芯片33   第三上层芯片4    黏接层
5   焊线        6    焊球        a    芯片
b   基板        c    焊线        d    焊球
e   封装体      f    胶黏剂      g    开孔
具体实施方式
本实用新型是有关于一种改进的晶体管构装结构，请参照图4所示，其包括一上封装体111、一下封装体121、一基板1，该基板1朝上端面设为第一表面11，该基板1朝下端面设为第二表面12，其中：
该基板1为双面印刷电路基板1(Doubl e Side PCB Substrate)，且该基板1中央部分是穿设有一开孔13，该开孔13可为方形、圆形、椭圆形、波浪形等可据以实施的态样，该基板1第一表面11的开孔13外周缘设有黏接层4，该黏接层4是由绝缘物质构成，该基板1第一表面11是借由黏接层4结合一底层芯片2；
该底层芯片2的作用面是朝向第一表面11，亦即该底层芯片2的作用面是朝向下方端面，该底层芯片2朝下端面位于基板1的开孔13内的中间部分是电性连接有焊线5，该底层芯片2的焊线5是穿设于开孔13中与基板1呈电性连接，该底层芯片2朝上端面亦设有绝缘的黏接层4，该底层芯片2朝上端面是利用黏接层4结合一上层芯片3；
该上层芯片3的作用面是朝向上方端面，该上层芯片3朝上端面内侧的中央部分是定义一区域，该上层芯片3朝上端面中央区域是电性连接有焊线5，且该上层芯片3中央区域外周缘设有绝缘的黏接层4，该上层芯片3是利用朝上端面的黏接层4结合有导接件31，该上层芯片3内侧中央区域的焊线5与导接件31呈电性连接，而该导接件31外侧亦电性连接设有焊线5，该导接件31外侧的焊线5弯折并向下延伸与基板1呈电性连接，如此该上层芯片3是借由中央区域的焊线5连接导接件31，并借由导接件31连接导接件31外侧的焊线5，再利用焊线5与基板1呈电性连接，则使该上层芯片3间接与基板1呈电性连接；
该上封装体111是接设包覆于基板1第一表面11，该上封装体111包覆基板1第一表面11朝上端面的所有构件、包含底层芯片2、黏接层4、上层芯片3、上层芯片3内侧的焊线5、导接件31以及导接件31外侧的焊线5；
该下封装体121是接设包覆于基板1第二表面12，该下封装体121是包覆开孔13、以及底层芯片2朝下端面的焊线5，且该基板1第二表面12设有多个焊球6，该焊球6主要是由锡构成，该焊球6是围绕于基板1的开孔13周缘，并呈数组方式排列，该下封装体121底部端面与基板1第二表面12间的最大高度，是小于焊球6与第二表面12的最大高度，使基板1第二表面12的焊球6突出于下封装体121，以便于焊球6作为半导接件31构装的输入/输出(input/output，I/O)端；
借由该上层芯片3朝上端面内侧中央区域的焊线5电性连接导接件31，该导接件31外侧亦电性连接有焊线5，该焊线5是朝外弯折并朝下延伸电性连接基板1，如此，是使该上层芯片3间接与基板1电性连接；又，该底层芯片2朝下端面中央部分位于基板1开孔13处是电性连接有焊线5，该焊线5是朝外侧弯折电性连接基板1第二表面12，且该基板1为双面印刷电路基板1，如此，是使该上层芯片3、底层芯片2堆栈设置，并使该上层芯片3、底层芯片2皆与基板1电性连接，达到有效率堆栈封装芯片，且焊线5结构更加稳固的功效。
请参照图5所示，欲进行多层芯片堆栈时，是于前述结构的上层芯片3上再继续堆栈一第二上层芯片32，利用该第二上层芯片32朝下端面是覆设有黏接层4，该第二上层芯片32朝下端面的黏接层4与上层芯片3中央区域并非连接而有空隙，使该上层芯片3朝上端面内侧中央区域的焊线5、以及上层芯片3朝上端面的导接件31外侧焊线5不与第二上层芯片32直接接触亦不呈电性连接，达到该上层芯片3与第二上层芯片32绝缘的效果；该第二上层芯片32的作用面亦朝上方端面设置，而该第二上层芯片32朝上端面亦相同于上层芯片3于内侧中央区域电性连接有焊线5，且该第二上层芯片32中央区域外周缘设有黏接层4，该黏接层4结合导接件31于第二上层芯片32上，该导接件31外侧电性连接有焊线5，并使焊线5朝外弯折并朝下延伸电性连接基板1，则该第二上层芯片32电性连接中央区域焊线5，该第二上层芯片32中央区域的焊线5电性连接外周缘导接件31，该导接件3
1外侧亦电性连接焊线5，该导接件31外侧的焊线5朝下电性连接基板1，如此，使该第二上层芯片32间接电性连接基板1，达到第二上层芯片32与上层芯片3绝缘，并分别与基板1电性连接的功效；利用相同原理，使该第三上层芯片33亦堆栈于第二上层芯片32上，该第三上层芯片33的作用面亦朝上方端面设置，且该第三上层芯片33朝下端面设有黏接层4，使第三上层芯片33与第二上层芯片32不呈电性连接，而该第三上层芯片33亦电性连接基板1，如此，该底层芯片2、上层芯片3、第二上层芯片32、第三上层芯片33皆彼此绝缘且独立电性连接基板1，并利用上封装体111将基板1第一表面11以上所有构件封装，达到多层堆栈构装的功效。
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。
综上所述，本实用新型在结构设计、使用实用性及成本效益上，完全符合产业发展所需，且所揭示的结构亦是具有前所未有的创新构造，具有新颖性、创造性、实用性，符合有关新型专利要件的规定，故依法提起申请。

Claims (9)

1.一种改进的晶体管构装结构，其特征在于包括：一底层芯片、一上封装体、一下封装体、以及一基板，该基板朝上端面是设为第一表面，该基板朝下端面是设为第二表面，其中：
该基板中央部分是穿设有一开孔，该基板第一表面是接设底层芯片，该底层芯片中间部分朝下端面接设有焊线，该底层芯片的焊线是穿设于开孔中与基板呈电性连接；
该底层芯片上是至少皆设有一上层芯片，该上层芯片朝上端面内侧是接设有焊线，而该上层芯片朝上端面外侧接设有导接件，该上层芯片内侧的焊线是与导接件呈电性连接，而该导接件外侧亦接设有焊线，该导接件外侧的焊线与基板呈电性连接；
该上封装体是接设包覆于基板第一表面，该上封装体包覆基板朝上端面的所有构件，包含底层芯片、上层芯片、上层芯片内侧的焊线、导接件以及导接件外侧的焊线；
该下封装体是接设包覆于基板第二表面，该下封装体包覆开孔、以及底层芯片朝下端面的焊线；
借由该上层芯片内侧焊线电性连接导接件，该导接件外侧的焊线电性连接基板，如此，使上层芯片与基板电性连接，借此使上层芯片堆栈于底层芯片上。
2.根据权利要求1所述的改进的晶体管构装结构，其特征在于：所述基板第二表面设有多个焊球，该焊球围绕于基板的开孔周缘，并呈数组方式排列。
3.根据权利要求2所述的改进的晶体管构装结构，其特征在于：所述下封装体底部端面与第二表面间的最大高度，是小于焊球与第二表面的最大高度。
4.根据权利要求2所述的改进的晶体管构装结构，其特征在于：所述焊球主要由锡构成。
5.根据权利要求1所述的改进的晶体管构装结构，其特征在于：所述基板为双面印刷电路基板。
6.根据权利要求1所述的改进的晶体管构装结构，其特征在于：所述底层芯片的作用面是朝下方端面设置。
7.根据权利要求1所述的改进的晶体管构装结构，其特征在于：所述上层芯片的作用面是朝上方端面设置。
8.根据权利要求1所述的改进的晶体管构装结构，其特征在于：所述底层芯片与基板第一表面间设有黏接层，且该底层芯片与上层芯片间亦设有黏接层，该上层芯片与导接件间亦设有黏接层，借由该黏接层结合底层芯片与基板、底层芯片与上层芯片、以及上层芯片与导接件。
9.根据权利要求8所述的改进的晶体管构装结构，其特征在于：所述黏接层由绝缘物质构成，借此使该黏接层所结合的构件彼此间不呈电性连接。
CN 200720305055 2007-12-07 2007-12-07 改进的晶体管构装结构 Expired - Fee Related CN201311930Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200720305055 CN201311930Y (zh) 2007-12-07 2007-12-07 改进的晶体管构装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200720305055 CN201311930Y (zh) 2007-12-07 2007-12-07 改进的晶体管构装结构

Publications (1)

Publication Number Publication Date
CN201311930Y true CN201311930Y (zh) 2009-09-16

Family

ID=41109184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200720305055 Expired - Fee Related CN201311930Y (zh) 2007-12-07 2007-12-07 改进的晶体管构装结构

Country Status (1)

Country Link
CN (1) CN201311930Y (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887263A (zh) * 2012-12-21 2014-06-25 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制作方法
CN105161451A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
WO2018120060A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Interposer design in package structures for wire bonding applications

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887263A (zh) * 2012-12-21 2014-06-25 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制作方法
CN103887263B (zh) * 2012-12-21 2016-12-28 碁鼎科技秦皇岛有限公司 封装结构及其制作方法
CN105161451A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
CN105161451B (zh) * 2015-07-30 2017-11-07 通富微电子股份有限公司 半导体叠层封装方法
WO2018120060A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Interposer design in package structures for wire bonding applications
US10971478B2 (en) 2016-12-30 2021-04-06 Intel Corporation Interposer design in package structures for wire bonding applications
US11652087B2 (en) 2016-12-30 2023-05-16 Tahoe Research, Ltd. Interposer design in package structures for wire bonding applications

Similar Documents

Publication Publication Date Title
US8575762B2 (en) Very extremely thin semiconductor package
US6130823A (en) Stackable ball grid array module and method
US8183687B2 (en) Interposer for die stacking in semiconductor packages and the method of making the same
CN101540308B (zh) 半导体芯片封装
TW200721424A (en) Semiconductor device
CN102201387A (zh) 方形扁平无引线半导体封装及其制作方法
JP2005539403A5 (zh)
CN102790042A (zh) 半导体芯片堆叠构造
CN107749411A (zh) 双面SiP的三维封装结构
KR20110124063A (ko) 적층형 반도체 패키지
CN101241904A (zh) 四方扁平无接脚型的多芯片封装结构
CN102034775A (zh) 采用分段金线架构的半导体封装构件
CN201311930Y (zh) 改进的晶体管构装结构
CN102176450A (zh) 高密度系统级封装结构
CN101958257B (zh) 双面图形芯片直接置放先镀后刻模组封装方法
CN100446230C (zh) 半导体封装结构及其制法
CN202996814U (zh) 散热型半导体封装构造
CN206834172U (zh) 一种sot26高密度框架
CN201994292U (zh) 高密度系统级封装结构
KR20110124061A (ko) 적층형 반도체 패키지
CN101295697A (zh) 半导体封装构造
KR20040069392A (ko) 적층형 반도체 멀티 칩 패키지
CN201126820Y (zh) 改进的晶体管堆栈封装结构
CN205428920U (zh) 一种存储盘芯片阶梯式多叠层封装结构
CN100334726C (zh) 开窗型多芯片半导体封装件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20101207