CN103887263A - 封装结构及其制作方法 - Google Patents

封装结构及其制作方法 Download PDF

Info

Publication number
CN103887263A
CN103887263A CN201210561158.7A CN201210561158A CN103887263A CN 103887263 A CN103887263 A CN 103887263A CN 201210561158 A CN201210561158 A CN 201210561158A CN 103887263 A CN103887263 A CN 103887263A
Authority
CN
China
Prior art keywords
electric contact
contact mat
chip
connection substrate
electronic pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210561158.7A
Other languages
English (en)
Other versions
CN103887263B (zh
Inventor
李泰求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding semiconductor technology (Shenzhen) Co.,Ltd.
Zhen Ding Technology Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Zhending Technology Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201210561158.7A priority Critical patent/CN103887263B/zh
Priority to TW101150329A priority patent/TWI495058B/zh
Priority to US14/101,352 priority patent/US8941227B2/en
Publication of CN103887263A publication Critical patent/CN103887263A/zh
Application granted granted Critical
Publication of CN103887263B publication Critical patent/CN103887263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种封装结构，其包括承载基板、第一连接基板、第一芯片、介电胶片、第二芯片及第二连接基板，承载基板具有第一电性接触垫及第二电性接触垫，第一连接基板具有第三电性接触垫及与第四电性接触垫，每个第四电性接触垫与对应的第一电性接触垫相互电导通，第一芯片具有第一电极垫，每个第一电极垫与对应的第三电性接触垫相互电导通，第二芯片通过介电胶片与第一芯片相互连结，第二芯片具有第二电极垫，第二连接基板具有第五电性接触垫及与第二电性接触垫一一对应的第六电性接触垫，每个第五电性接触垫与第二电极垫一一对应电导通，每个第六电性接触垫与对应的第二电性接触垫相互电导通。本发明还提供所述封装结构的制作方法。

Description

封装结构及其制作方法
技术领域
本发明涉及一种半导体封装技术，特别涉及一种封装结构及其制作方法。
背景技术
随着半导体器件尺寸的不断减小，具有半导体器件的层叠封装结构也逐渐地备受关注。层叠封装结构一般通过层叠制作方法制成。在传统的层叠制作方法中，为了实现高密度集成及小面积安装，通常通过直径为200微米至300微米的焊球将上下两个封装器件电连接。现有技术中使用焊球进行电性接合时，需要考量焊球体积，使得封装器件上与焊球对应之焊垫盘面积无法有效缩小。因此，以往利用焊球达成电性连接的方式，已难以符合fine-pitch产品型态的发展。
发明内容
本发明提供一种具有较小封装体积的封装结构及其制作方法。
一种封装结构，其包括承载基板、第一连接基板、第一芯片、介电胶片、第二芯片及第二连接基板，所述承载基板具有第一电性接触垫及第二电性接触垫，所述第一连接基板具有第三电性接触垫及与第一电性接触垫一一对应的第四电性接触垫，每个所述第四电性接触垫与对应的第一电性接触垫相互电导通，所述第一芯片具有与第三电性接触垫一一对应的第一电极垫，每个所述第一电极垫与对应的第三电性接触垫相互电导通，所述第二芯片通过介电胶片与第一芯片相互连结，所述第二芯片具有第二电极垫，所述第二连接基板具有与第二电极垫一一对应的第五电性接触垫及与第二电性接触垫一一对应的第六电性接触垫，每个所述第五电性接触垫与第二电极垫一一对应电导通，每个第六电性接触垫与对应的第二电性接触垫相互电导通。
一种封装结构的制作方法，包括步骤：提供封装基板、第一连接基板、第一芯片、介电胶片、第二芯片及第二连接基板，所述承载基板具有第一电性接触垫及第二电性接触垫，所述第一连接基板具有第三电性接触垫及与第一电性接触垫一一对应的第四电性接触垫，所述第一芯片具有与第三电性接触垫一一对应的第一电极垫，所述第二芯片具有第二电极垫，所述第二连接基板具有与第二电极垫一一对应的第五电性接触垫及与第二电性接触垫一一对应的第六电性接触垫；将每个所述第四电性接触垫与对应的第一电性接触垫相互电导通，以将所述第一连接基板贴装于封装基板；将每个所述第一电极垫与对应的第三电性接触垫相互电导通，以将第一芯片贴装于第一连接基板；在所述第一芯片远离第一连接基板的表面贴合介电胶片；在介电胶片远离第一芯片的一侧贴合第二芯片；每个所述第五电性接触垫与第二电极垫一一对应电导通，以将第二连接基板贴装于第二芯片；以及将每个第二连接基板的第六电性接触垫与对应的封装基板的第二电性接触垫之间相互电导通。
一种封装结构的制作方法，包括步骤：提供封装基板、第一连接基板、第一芯片、介电胶片、第二芯片及第二连接基板，所述承载基板具有第一电性接触垫及第二电性接触垫，所述第一连接基板具有第三电性接触垫及与第一电性接触垫一一对应的第四电性接触垫，所述第一芯片具有与第三电性接触垫一一对应的第一电极垫，所述第二芯片具有第二电极垫，所述第二连接基板具有与第二电极垫一一对应的第五电性接触垫及与第二电性接触垫一一对应的第六电性接触垫；将每个所述第一电极垫与对应的第三电性接触垫相互电导通，以将第一芯片贴装于第一连接基板；将每个所述第四电性接触垫与对应的第一电性接触垫相互电导通，以将所述第一连接基板贴装于封装基板；将每个所述第五电性接触垫与第二电极垫一一对应电导通，以将第二连接基板贴装于第二芯片；在所述第一芯片远离第一连接基板的表面贴合介电胶片；在介电胶片远离第一芯片的一侧贴合第二芯片；以及将每个第二连接基板的第六电性接触垫与对应的封装基板的第二电性接触垫之间相互电导通。
本技术方案提供的封装结构，分别采用一个连接基板与一个芯片进行封装形成的堆叠式的封装结构，并将每个连接基板与封装基板进行电导通。相比于现有技术中将两个封装体采用较大锡球进行导通的方式，可以减小封装结构的体积。
附图说明
图1为本技术方案实施例提供的封装结构的剖面示意图。
图2为本技术方案提供的第一连接基板的另一结构的剖面示意图。
图3为将第一连接基板贴装于封装基板后的剖面示意图。
图4为图3的第一连接基板上贴装第一芯片后的剖面示意图。
图5为图4的第一芯片上贴合介电胶片后的剖面示意图。
图6为图5的介电胶片连结第二芯片后的剖面示意图。
图7为图6的第二芯片上贴装第二连接基板后的剖面示意图。
图8为图7的第二连接基板与封装基板之间形成键合线后的剖面示意图。
图9为图8的封装基板的一侧形成封装胶体以包覆第一连接基板、第一芯片、介电胶片、第二芯片、第二封装基板后的剖面示意图。
主要元件符号说明
封装结构 100
封装基板 10
第一基底 11
第一导电线路图形 12
第二导电线路图形 13
第一防焊层 14
第二防焊层 15
第一电性接触垫 1210
第二电性接触垫 1220
第七电性接触垫 1310
第一表面 1110
第二表面 1120
有机保焊层 101
第一连接基板 20
第二基底 21
第三导电线路图形 22
第四电性接触垫 221
第三电性接触垫 23
第一导电孔 24
第三防焊层 25
第四防焊层 26
微焊球 27
铜柱 28
焊帽 29
第一芯片 30
第一封装表面 31
第一电极垫 32
第五防焊层 33
介电胶片 40
第二芯片 50
第二封装表面 51
第二电极垫 52
第六防焊层 53
第二连接基板 60
第三基底 61
第四导电线路图形 62
第六电性接触垫 621
第五电性接触垫 63
第二导电孔 64
第七防焊层 65
第八防焊层 66
键合线 67
封装胶体 70
焊球 80
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例，对本技术方案提供的封装结构及其制作方法作进一步的详细说明。
请参阅图1，本技术方案第一实施例提供一种封装结构100，其包括封装基板10、第一连接基板20、第一芯片30、介电胶片40、第二芯片50、第二连接基板60、封装胶体70及焊球80。所述封装基板10、第一连接基板20、第一芯片30、介电胶片40、第二芯片50、第二连接基板60依次堆叠设置。
封装基板10包括第一基底11、分别设置于该第一基底11相对的两个表面的第一导电线路图形12和第二导电线路图形13、以及分别形成于该第一导电线路图形12和第二导电线路图形13上的第一防焊层14和第二防焊层15。
该第一基底11为多层基板，包括交替排列的多个层树脂层与多个层导电线路图形（图未示）。该第一基底11包括相对的第一表面1110及第二表面1120，该第一导电线路图形12设置于该第一基底11的第一表面1110上，该第二导电线路图形13设置于该第一基底11的第二表面1120上。该第一基底11的多个层导电线路图形之间及该第一基底11的多个层导电线路图形与该第一导电线路图形12和第二导电线路图形13分别通过导电孔（图未示）电连接。
该第一防焊层14覆盖部分该第一导电线路图形12及从该第一导电线路图形12露出的第一表面1110，使部分该第一导电线路图形12从该第一防焊层14露出，构成多个第一电性接触垫1210及多个第二电性接触垫1220。该第一电性接触垫1210呈阵列式排布，该多个第二电性接触垫1220围绕该多个第一电性接触垫1210设置，该多个第二电性接触垫1220设置于该多个第一电性接触垫1210的四周。
该第二防焊层15覆盖部分该第二导电线路图形13及从该第二导电线路图形13露出的第二表面1120，使部分该第二导电线路图形13从该第二防焊层15露出，构成多个第七电性接触垫1310，该第七电性接触垫1310呈阵列式排布。该多个第一电性接触垫1210和多个第二电性接触垫1220通过第一导电线路图形12、第二导电线路图形13的导电线路及第一基底11内的导电线路图形及导电孔与该多个第七电性接触垫1310电连接。
所述第一电性接触垫1210、第二电性接触垫1220及第七电性接触垫1310的表面可以形成有机保焊层，也可以形成有微型焊球，以易于与其他元件进行电连接。本实施例中，以第一电性接触垫1210、第二电性接触垫1220及第七电性接触垫1310的表面可以形成有有机保焊层101为例来进行说明。
所述第一连接基板20封装于封装基板10的第一导电线路图形12的一侧。本实施例中，所述第一连接基板20为玻璃电路基板。所述第一连接基板20包括第二基底21、第三导电线路图形22及第三电性接触垫23。所述第二基底21为玻璃基板，在第二基底21内形成有多个第一导电孔24，每个第三电性接触垫23通过对应的一个第一导电孔24与第三导电线路图形22相互电连接。所述第三导电线路图形22包括多根导电线路及与所述导电线路相互电连接的第四电性接触垫221。每个第四电性接触垫221均与一个第一电性接触垫1210相互对应。
所述第一连接基板20还包括第三防焊层25和第四防焊层26。所述第三防焊层25和第四防焊层26形成于第二基底21的相对两个表面。第三防焊层25内形成有开口，每个第三电性接触垫23从对应的开口露出。第四防焊层26内也形成有开口，每个第四电性接触垫221从对应的开口露出。
本实施例中，在所述第三电性接触垫23及第四电性接触垫221的表面，还形成有微焊球27，所述微焊球27从凸出于第三防焊层25或第四防焊层26。第四电性接触垫221通过其表面的微焊球27与封装基板10的第一电性接触垫1210一一对应电连接。
可以理解的是，请参阅图2，为了便于与其他元件进行焊接，第一连接基板20的第三电性接触垫23及第四电性接触垫221的表面也可以形成铜柱28，并在铜柱28远离第三电性接触垫23或第四电性接触垫221的一端形成焊帽29。
所述第一芯片30为逻辑芯片。所述第一芯片30封装于第一连接基板20。第一芯片30具有第一封装表面31。在第一封装表面31上分布有多个第一电极垫32，每个第一电极垫32均与一个第三电性接触垫23相互对应。本实施例中，在第一封装表面31上形成有第五防焊层33，所述第五防焊层33内形成有开口，每个第一电极垫32从对应的开口露出。所述第一电极垫32的表面可以形成有镍镀层，以保护第一电极垫32。本实施例中，每个第一电极垫32通过第一连接基板20的第三电性接触垫23表面的微焊球27或者铜柱28与对应的第三电性接触垫23相互电连接。
所述介电胶片40贴合于第一芯片30远离第一连接基板20的一侧表面。所述介电胶片40用于连结并电绝缘第一芯片30和第二芯片50。所述介电胶片40可以为本技术领域常见的绝缘胶片。
所述第二芯片50为存储芯片。所述第二芯片50粘结于介电胶片40。第二芯片50具有第二封装表面51。所述第二封装表面51位于第二芯片50远离介电胶片40的一侧。在第二封装表面51上分布有多个第二电极垫52。本实施例中，在第二封装表面51上形成有第六防焊层53，所述第六防焊层53内形成有开口，每个第二电极垫52从对应的开口露出。所述第二电极垫52的表面可以形成有镍镀层，以保护第二电极垫52。
第二连接基板60封装于第二芯片50。所述第二连接基板60为玻璃电路基板。所述第二连接基板60包括第三基底61、第四导电线路图形62及第五电性接触垫63。所述第三基底61为玻璃基板，在第三基底61内形成有多个第二导电孔64，每个第五电性接触垫63通过对应的一个第二导电孔64与第四导电线路图形62相互电连接。每个第五电性接触垫63与一个第二电极垫52相互对应。所述第四导电线路图形62包括多根导电线路及与所述导电线路相互电连接的第六电性接触垫621。每个第六电性接触垫621均与一个第二电性接触垫1220相互对应。本实施例中，第六电性接触垫621靠近第二连接基板60的边缘分布。
所述第二连接基板60还包括第七防焊层65和第八防焊层66。所述第七防焊层65和第八防焊层66形成于第三基底61的相对两个表面。第七防焊层65内形成有开口，每个第五电性接触垫63从对应的开口露出。第八防焊层66内也形成有开口，每个第六电性接触垫621从对应的开口露出。
本实施例中，在所述第五电性接触垫63及第六电性接触垫621的表面，也形成有微焊球27，所述微焊球27从凸出于第七防焊层65或第八防焊层66。第五电性接触垫63通过其表面的微焊球27与第二芯片50的第二电极垫52一一对应电连接。
可以理解的是，为了便于与其他元件进行焊接，第二连接基板60的第五电性接触垫63的表面也可以形成铜柱28，并在铜柱28远离第五电性接触垫63一端形成焊帽29。
每个第六电性接触垫621通过键合线67对应与一个第二电性接触垫1220相互电连接，从而使得第二连接基板60与封装基板10相互电连通。
本实施例中，封装基板10的横截面积大于第一连接基板20的横截面积。第一连接基板20的横截面积大于第一芯片30、介电胶片40、第二芯片50及第二连接基板60的横截面积。本实施例中，封装胶体70形成于封装基板10的一侧，并包覆第一连接基板20、第一芯片30、介电胶片40、第二芯片50及第二连接基板60。并且，封装胶体70也形成于封装基板10与第一连接基板20之间的空隙内、第一连接基板20与第一芯片30之间的空隙内、第二连接基板60与第二芯片50之间的空隙内。
所述焊球80形成于第七电性接触垫1310的表面，用于将封装结构100与其他元件进行连接。
本技术方案第二实施例提供一种所述封装结构100的制作方法，所述封装结构100的制作方法包括步骤：
第一步，提供所述的封装基板10、第一连接基板20、第一芯片30、介电胶片40、第二芯片50及第二连接基板60。
第二步，请参阅图3，将所述第一连接基板20贴装于封装基板10。
具体地，将第四电性接触垫221与对应的第一电性接触垫1210相互电导通。本实施例中，通过其第四电性接触垫221表面的微焊球27与封装基板10的第一电性接触垫1210一一对应电连接。
第三步，请参阅图4，将第一芯片30贴装于第一连接基板20。
具体地，将第一芯片30的每个第一电极垫32与对应的第三电性接触垫23相互电导通。具体可以为，每个第一电极垫32通过第一连接基板20的第三电性接触垫23表面的微焊球27与对应的第三电性接触垫23相互电连接。
第四步，请参阅图5，在所述第一芯片30远离第一连接基板20的表面贴合介电胶片40。
第五步，请参阅图6，在介电胶片40远离第一芯片30的一侧贴合第二芯片50。
第六步，请参阅图7，将第二连接基板60贴装于第二芯片50。
本步骤中，将第五电性接触垫63与第二芯片50的第二电极垫52一一对应导通。具体地，每个第五电性接触垫63通过其表面的微焊球27与第二芯片50的第二电极垫52一一对应电连接。
第七步，请参阅图8，在第二连接基板60与封装基板10之间相互电导通。
本实施例中，每个第六电性接触垫621通过键合线67对应与一个第二电性接触垫1220相互电连接，从而使得第二连接基板60与封装基板10相互电连通。
第八步，请参阅图9，在封装基板10一侧形成封装胶体70，使得第一连接基板20、第一芯片30、介电胶片40、第二芯片50及第二连接基板60被封装胶体包覆。并且，封装胶体70也形成于封装基板10与第一连接基板20之间的空隙内、第一连接基板20与第一芯片30之间的空隙内、第二连接基板60与第二芯片50之间的空隙内。
第九步，请参阅图1，在封装基板10的第七电性接触垫1310表面形成焊球80。
可以理解的是，本技术方案提供的封装结构，也可以不包括有焊球80。
可以理解的是，在本技术方案提供的封装结构的制作方法中，每个所述每个所述第三电性接触垫23、第四电性接触垫221及第五电性接触垫63的表面形成有铜柱，并在每个所述铜柱远离对应的电性接触垫的一端形成有焊帽，每个所述第四电性接触垫221通过其表面的铜柱及焊帽与对应的第一电性接触垫1210相互电导通，每个第三电性接触垫23通过其表面的铜柱及焊帽与对应的所述第一电极垫32相互电导通，每个所述第五电性接触垫63通过其表面的铜柱及焊帽与第二电极垫52一一对应电导通。
本技术方案第三实施例也提供一种所述封装结构100的制作方法，所述封装结构100的制作方法与第二实施例提供的制作方法相近，所述方法包括步骤:
第一步，提供提供所述的封装基板10、第一连接基板20、第一芯片30、介电胶片40、第二芯片50及第二连接基板60。
第二步，将第一芯片30贴装于第一连接基板20。
具体地，可以将第一芯片30的每个第一电极垫32与对应的第三电性接触垫23相互电导通。具体可以为，每个第一电极垫32通过第一连接基板20的第三电性接触垫23表面的微焊球27与对应的第三电性接触垫23相互电连接。
第三步，将贴装有第一芯片30的第一连接基板20贴装于封装基板10。
具体地，可以将第四电性接触垫221与对应的第一电性接触垫1210相互电导通。本实施例中，通过其第四电性接触垫221表面的微焊球27与封装基板10的第一电性接触垫1210一一对应电连接。
第四步，将第二芯片50贴装于第二连接基板60。
本步骤中，将第二连接基板60的第五电性接触垫63与第二芯片50的第二电极垫52一一对应导通。具体地，每个第五电性接触垫63通过其表面的微焊球27与第二芯片50的第二电极垫52一一对应电连接。
第五步，在第一芯片30远离第一连接基板20的一侧贴合介电胶片40。
第六步，将第二芯片50通过介电胶片40连结于第一芯片30远离第一连接基板20的一侧。
第七步与第八步与第一实施例中封装结构的制作方法的第七步与第八步相同。本实施例提供的封装结构的制作方法，通过第一连接基板20与第一芯片30，第二连接基板60与第二芯片50分别结合之后，再与封装基板10进行接合，可以进一步提供封装结构的制作良率。
本技术方案提供的封装结构，分别采用一个连接基板与一个芯片进行封装形成的堆叠式的封装结构，并将连接基板与封装基板进行电导通。相比于现有技术中将两个封装体采用较大锡球进行导通的方式，可以减小封装结构的体积。
可以理解的是，对于本领域的普通技术人员来说，可以个据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (13)

1.一种封装结构，其包括承载基板、第一连接基板、第一芯片、介电胶片、第二芯片及第二连接基板，所述承载基板具有第一电性接触垫及第二电性接触垫，所述第一连接基板具有第三电性接触垫及与第一电性接触垫一一对应的第四电性接触垫，每个所述第四电性接触垫与对应的第一电性接触垫相互电导通，所述第一芯片具有与第三电性接触垫一一对应的第一电极垫，每个所述第一电极垫与对应的第三电性接触垫相互电导通，所述第二芯片通过介电胶片与第一芯片相互连结，所述第二芯片具有第二电极垫，所述第二连接基板具有与第二电极垫一一对应的第五电性接触垫及与第二电性接触垫一一对应的第六电性接触垫，每个所述第五电性接触垫与第二电极垫一一对应电导通，每个第六电性接触垫与对应的第二电性接触垫相互电导通。
2.如权利要求1所述的封装结构，其特征在于，所述第一连接基板还包括第二基底，所述第二基底为玻璃基底。
3.如权利要求2所述的封装结构，其特征在于，所述第二连接基板还包括三基底，所述第三基底为玻璃基底。
4.如权利要求1所述的封装结构，其特征在于，每个所述第三电性接触垫、第四电性接触垫及第五电性接触垫的表面形成有微焊球，每个所述第四电性接触垫通过其表面的微焊球与对应的第一电性接触垫相互电导通，每个第三电性接触垫通过其表面的微焊球与对应的所述第一电极垫相互电导通，每个每个所述第五电性接触垫通过其表面的微焊球与第二电极垫一一对应电导通。
5.如权利要求1所述的封装结构，其特征在于，每个所述每个所述第三电性接触垫、第四电性接触垫及第五电性接触垫的表面形成有铜柱，并在每个所述铜柱远离对应的电性接触垫的一端形成有焊帽，每个所述第四电性接触垫通过其表面的铜柱及焊帽与对应的第一电性接触垫相互电导通，每个第三电性接触垫通过其表面的铜柱及焊帽与对应的所述第一电极垫相互电导通，每个每个所述第五电性接触垫通过其表面的铜柱及焊帽与第二电极垫一一对应电导通。
6.如权利要求1所述的封装结构，其特征在于，所述第六电性接触垫与对应的第二电性接触垫通过键合线相互电导通。
7.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括封装胶体，所述形成于所述封装基板的一侧，并包覆所述第一连接基板、第一芯片、介电胶片、第二芯片及第二连接基板。
8.如权利要求1所述的封装结构，其特征在于，所述第一芯片为逻辑芯片，所述第二芯片为存储芯片。
9.一种封装结构的制作方法，包括步骤：
提供封装基板、第一连接基板、第一芯片、介电胶片、第二芯片及第二连接基板，所述承载基板具有第一电性接触垫及第二电性接触垫，所述第一连接基板具有第三电性接触垫及与第一电性接触垫一一对应的第四电性接触垫，所述第一芯片具有与第三电性接触垫一一对应的第一电极垫，所述第二芯片具有第二电极垫，所述第二连接基板具有与第二电极垫一一对应的第五电性接触垫及与第二电性接触垫一一对应的第六电性接触垫；
将每个所述第四电性接触垫与对应的第一电性接触垫相互电导通，以将所述第一连接基板贴装于封装基板；
将每个所述第一电极垫与对应的第三电性接触垫相互电导通，以将第一芯片贴装于第一连接基板；
在所述第一芯片远离第一连接基板的表面贴合介电胶片；
在介电胶片远离第一芯片的一侧贴合第二芯片；
每个所述第五电性接触垫与第二电极垫一一对应电导通，以将第二连接基板贴装于第二芯片；以及
将每个第二连接基板的第六电性接触垫与对应的封装基板的第二电性接触垫之间相互电导通。
10.一种封装结构的制作方法，包括步骤：
提供封装基板、第一连接基板、第一芯片、介电胶片、第二芯片及第二连接基板，所述承载基板具有第一电性接触垫及第二电性接触垫，所述第一连接基板具有第三电性接触垫及与第一电性接触垫一一对应的第四电性接触垫，所述第一芯片具有与第三电性接触垫一一对应的第一电极垫，所述第二芯片具有第二电极垫，所述第二连接基板具有与第二电极垫一一对应的第五电性接触垫及与第二电性接触垫一一对应的第六电性接触垫；
将每个所述第一电极垫与对应的第三电性接触垫相互电导通，以将第一芯片贴装于第一连接基板；
将每个所述第四电性接触垫与对应的第一电性接触垫相互电导通，以将所述第一连接基板贴装于封装基板；
将每个所述第五电性接触垫与第二电极垫一一对应电导通，以将第二连接基板贴装于第二芯片；
在所述第一芯片远离第一连接基板的表面贴合介电胶片；
在介电胶片远离第一芯片的一侧贴合第二芯片；以及
将每个第二连接基板的第六电性接触垫与对应的封装基板的第二电性接触垫之间相互电导通。
11.如权利要求9或10所述的封装结构的制作方法，其特征在于，还包括：在承载基板一侧形成封装胶体，使得第一连接基板、第一芯片、介电胶片、第二芯片及第二连接基板被封装胶体包覆。
12.如权利要求9或10所述的封装结构的制作方法，其特征在于，每个所述第三电性接触垫、第四电性接触垫及第五电性接触垫的表面形成有微焊球，每个所述第四电性接触垫通过其表面的微焊球与对应的第一电性接触垫相互电导通，每个第三电性接触垫通过其表面的微焊球与对应的所述第一电极垫相互电导通，每个所述第五电性接触垫通过其表面的微焊球与第二电极垫一一对应电导通。
13.如权利要求9或10所述的封装结构的制作方法，其特征在于，每个所述每个所述第三电性接触垫、第四电性接触垫及第五电性接触垫的表面形成有铜柱，并在每个所述铜柱远离对应的电性接触垫的一端形成有焊帽，每个所述第四电性接触垫通过其表面的铜柱及焊帽与对应的第一电性接触垫相互电导通，每个第三电性接触垫通过其表面的铜柱及焊帽与对应的所述第一电极垫相互电导通，每个每个所述第五电性接触垫通过其表面的铜柱及焊帽与第二电极垫一一对应电导通。
CN201210561158.7A 2012-12-21 2012-12-21 封装结构及其制作方法 Active CN103887263B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210561158.7A CN103887263B (zh) 2012-12-21 2012-12-21 封装结构及其制作方法
TW101150329A TWI495058B (zh) 2012-12-21 2012-12-27 封裝結構及其製作方法
US14/101,352 US8941227B2 (en) 2012-12-21 2013-12-10 Package structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210561158.7A CN103887263B (zh) 2012-12-21 2012-12-21 封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN103887263A true CN103887263A (zh) 2014-06-25
CN103887263B CN103887263B (zh) 2016-12-28

Family

ID=50956092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210561158.7A Active CN103887263B (zh) 2012-12-21 2012-12-21 封装结构及其制作方法

Country Status (3)

Country Link
US (1) US8941227B2 (zh)
CN (1) CN103887263B (zh)
TW (1) TWI495058B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1354512A (zh) * 2000-11-17 2002-06-19 矽品精密工业股份有限公司 具散热结构的半导体封装件
US20040253762A1 (en) * 2003-06-11 2004-12-16 Jae-Hyuk Lee Chip stack package, connecting board, and method of connecting chips
US20070218689A1 (en) * 2006-03-17 2007-09-20 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
CN101183676A (zh) * 2007-02-15 2008-05-21 日月光半导体制造股份有限公司 封装结构及其制造方法
KR20090074493A (ko) * 2008-01-02 2009-07-07 주식회사 하이닉스반도체 스택 패키지
CN201311930Y (zh) * 2007-12-07 2009-09-16 利顺精密科技股份有限公司 改进的晶体管构装结构
US20110304056A1 (en) * 2010-06-14 2011-12-15 Samsung Electronics Co., Ltd. Stack-type semiconductor package and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6590282B1 (en) * 2002-04-12 2003-07-08 Industrial Technology Research Institute Stacked semiconductor package formed on a substrate and method for fabrication
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US20050173807A1 (en) * 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
TW200536089A (en) * 2004-03-03 2005-11-01 United Test & Assembly Ct Ltd Multiple stacked die window csp package and method of manufacture
WO2006041718A2 (en) * 2004-10-05 2006-04-20 Fallbrook Technologies, Inc. Continuously variable transmission
TW200840008A (en) * 2007-03-27 2008-10-01 Phoenix Prec Technology Corp Multi-chip semiconductor package structure
TW200840009A (en) * 2007-03-27 2008-10-01 Phoenix Prec Technology Corp Multi-chip semiconductor package structure
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
TWI501373B (zh) * 2012-06-06 2015-09-21 Cmsc Inc 具線路佈局之預注成形模穴式立體封裝模組

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1354512A (zh) * 2000-11-17 2002-06-19 矽品精密工业股份有限公司 具散热结构的半导体封装件
US20040253762A1 (en) * 2003-06-11 2004-12-16 Jae-Hyuk Lee Chip stack package, connecting board, and method of connecting chips
US20070218689A1 (en) * 2006-03-17 2007-09-20 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
CN101183676A (zh) * 2007-02-15 2008-05-21 日月光半导体制造股份有限公司 封装结构及其制造方法
CN201311930Y (zh) * 2007-12-07 2009-09-16 利顺精密科技股份有限公司 改进的晶体管构装结构
KR20090074493A (ko) * 2008-01-02 2009-07-07 주식회사 하이닉스반도체 스택 패키지
US20110304056A1 (en) * 2010-06-14 2011-12-15 Samsung Electronics Co., Ltd. Stack-type semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
TW201426934A (zh) 2014-07-01
TWI495058B (zh) 2015-08-01
US8941227B2 (en) 2015-01-27
CN103887263B (zh) 2016-12-28
US20140175646A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
CN103681365B (zh) 层叠封装结构及其制作方法
CN101228625B (zh) 具有镀金属连接部的半导体封装
CN103094256B (zh) 一种封装系统
JP2009508324A6 (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
JP2009508324A (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
JP2009295959A (ja) 半導体装置及びその製造方法
TW200807661A (en) Circuit board structure having passive component and stack structure thereof
CN105514053B (zh) 半导体封装件及其制法
CN102969303A (zh) 半导体封装结构及其制造方法
CN103227164A (zh) 半导体封装构造及其制造方法
CN103811362A (zh) 层叠封装结构及其制作方法
CN103426869B (zh) 层叠封装件及其制造方法
CN103715152B (zh) 连接基板及层叠封装结构
CN103872004A (zh) 芯片结构及多芯片堆迭封装
CN103779290B (zh) 连接基板及层叠封装结构
CN103354228A (zh) 半导体封装件及其制造方法
CN104183508A (zh) 半导体器件的制作方法
CN103887263A (zh) 封装结构及其制作方法
JP5022042B2 (ja) 半導体素子埋め込み支持基板の積層構造とその製造方法
KR100988511B1 (ko) 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
CN103367366A (zh) 半导体封装构件
TWI455664B (zh) 連接基板及層疊封裝結構
CN102751203A (zh) 半导体封装结构及其制作方法
TWI425886B (zh) 嵌埋有電子元件之封裝結構及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
C41 Transfer of patent application or patent right or utility model
GR01 Patent grant
TA01 Transfer of patent application right

Effective date of registration: 20161205

Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China

Applicant after: Acer Qinhuangdao Ding Technology Co. Ltd.

Applicant after: Zhending Technology Co., Ltd.

Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Applicant before: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd.

Applicant before: Zhending Technology Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210702

Address after: Area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province

Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.