DE112016002334T5

DE112016002334T5 - Niedriger standbystrom mit schneller einschaltung für nichtflüchtige speichervorrichtungen

Info

Publication number: DE112016002334T5
Application number: DE112016002334.0T
Authority: DE
Inventors: Cristinel Zonte; Vijay Raghavan; Iulian C. Gradinariu; Gary Peter Moscaluk; Roger Jay Bettman; Vineet Argrawal; Samuel Leshner
Original assignee: Cypress Semiconductor Corp
Current assignee: LONGITUDE FLASH MEMORY SOLUTIONS LTD., DUBLIN, IE
Priority date: 2015-08-31
Filing date: 2016-08-19
Publication date: 2018-02-22
Also published as: CN107735837B; US9449655B1; US20170098468A1; CN107735837A; US20200234746A1; WO2017040071A1; TWI711046B; US10510387B2; CN110047532B; US11581029B2; US20210327477A1; CN110047532A; US20230197128A1; TW201719642A; US10998019B2; US12014800B2; US20190080732A1; US10062423B2; DE112016002334T8

Abstract

Es werden Systeme und Verfahren zum Treiben einer nichtflüchtigen Speichervorrichtung in einem Standbybetriebszustand offenbart. Eine Standbydetektionsschaltung detektiert, ob sich das nichtflüchtige Speichersystem in einem Standbyzustand befindet. Als Reaktion auf das Bestimmen, dass sich das nichtflüchtige Speichersystem in einem Standbyzustand befindet, stellt eine Vorspannungssteuerungsschaltung Treibern des nichtflüchtigen Speichersystems in einem Standbymodus Vorspannungsströme bereit.

Description

VERWANDTE ANMELDUNGEN
Diese Anmeldung ist eine internationale Anmeldung der US-Patentanmeldung Nr. 14/966,990, eingereicht am 11. Dezember 2015, die die Priorität der vorläufigen US-Anmeldung Nr. 62/212,296, eingereicht am 31. August 2015, beansprucht, wobei beide unter Bezugnahme in ihrer Gesamtheit hier einbezogen sind.
STAND DER TECHNIK
Nichtflüchtige Speichervorrichtungen werden in elektronischen Komponenten verwendet, die die Retention von Informationen erfordern, wenn elektrischer Strom nicht verfügbar ist. Nichtflüchtige Speichervorrichtungen können Festwertspeichervorrichtungen (Read-Only-Memory, ROM), programmierbare Festwertspeichervorrichtungen (Programmable-Read-Only-Memory, PROM), löschbare, programmierbare Festwertspeichervorrichtungen (Erasable-Programmable-Read-Only-Memory, EPROM) und elektrisch löschbare, programmierbare Festwertspeichervorrichtungen (Electrically-Erasable-Programmable-Read-Only-Memory, EEPROM) umfassen. Einige Speicherarrays benutzen Transistoren und Gatestrukturen, die eine Ladungseinfangsschicht umfassen können. Die Ladungseinfangsschicht kann programmiert werden, um Daten basierend auf Spannungen zu speichern, die an das Speicherarray angelegt oder von diesem empfangen werden.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Offenbarung wird beispielhaft und nicht beschränkend in den Figuren der beiliegenden Zeichnungen illustriert, in denen:
1 ein Blockbild ist, das ein Computersystem, das ein nichtflüchtiges Speichersystem umfasst, gemäß einer Ausführungsform illustriert.
2 ein Blockbild ist, das eine Standbysteuerungsschaltungsanordnung eines nichtflüchtigen Speichersystems gemäß einer Ausführungsform illustriert.
3A ein Blockbild ist, das eine Schaltungsanordnung eines Standbygenerators gemäß einer Ausführungsform illustriert.
3B ein Zeitdiagramm ist, das einen Betriebsstandbygenerator gemäß einer Ausführungsform illustriert.
4 ein Blockbild ist, das eine Vorspannungssteuerungsschaltungsanordnung gemäß einer Ausführungsform illustriert.
5 ein Blockbild ist, das eine Schaltungsanordnung eines Analogtreibers gemäß einer Ausführungsform illustriert.
6 ein Blockbild ist, das eine andere Ausführungsform einer Standbysteuerungsschaltungsanordnung eines nichtflüchtigen Speichersystems gemäß einer Ausführungsform illustriert.
7 ein Blockbild ist, das eine Schaltungsanordnung eines Spannungsboosters gemäß einer Ausführungsform illustriert.
8 ein Flussdiagramm von Prozessen des Übergangs in einen Standbymodus hinein und aus diesem heraus gemäß einer Ausführungsform ist.
DETAILLIERTE BESCHREIBUNG
Lesevorgänge für nichtflüchtige Speichervorrichtungen (NVM-Vorrichtungen) können Analogschaltungen verwenden, um Vorspannung für Erfassungsschaltungen bereitzustellen, um Boostspannungen für Wortleitungs- und Spaltentreiber sowie Schutzspannungen für Pegelumsetzer in einem Lesepfad der NVM-Vorrichtung zu generieren. In einigen Implementierungen kann eine NVM-Vorrichtung einen aktiven Betriebszustand und einen Standbybetriebszustand aufweisen. Eine NVM-Vorrichtung kann zum Beispiel einen Standbybetriebszustand beginnen, wenn von der NVM-Vorrichtung für eine festgesetzte Zeitdauer keine Lese- oder Schreibanweisungen empfangen wurden. Der Standbybetriebszustand kann weniger Strom aufnehmen als ein aktiver Betriebszustand, der niedrigere elektrische Strom verlangsamt jedoch den Betrieb der Schaltungen in der NVM-Vorrichtung und resultiert in einer niedrigeren Leistung, wenn Lesebefehle durchgeführt werden.
Für den Übergang von einem Standbybetriebszustand zu einem aktiven Betriebszustand laden Analogschaltungen verschiedene Kondensatoren und andere Schaltungselemente im Lesepfad des Speichersystems. Um Verzögerungen bei einem Hochgeschwindigkeitslesevorgang zu vermeiden, können die Analogschaltungen im Lesepfad hohe Standbyströme verbrauchen, sodass beim Übergang zu einem Aktivmodus wenige Schaltungselemente geladen werden.
Andererseits kann durch Bereitstellen von großen Standbyströmen im Standbybetrieb eines Speichersystems für gewisse Anwendungen zu viel Strom verbraucht werden. Zum Beispiel können Niedrigstrom-System-On-Chip-Schaltungen in Anwendungen verwendet werden, die eine begrenzte Energiekapazität aufweisen, um Standbyströme und eine ausreichende Betriebsdauer zwischen dem Laden oder Erneuern der Batterien bereitzustellen. Derartige Anwendungen können Anwendungen für tragbare Vorrichtungen und das Internet der Dinge umfassen, bei dem ein niedriger Stromverbrauch die Nützlichkeit des Produkts oder der Vorrichtung verlängert. Vorrichtungen mit einem niedrigen Stromverbrauch können auch von schnellem Einschalten und Aufwachen aus einem Schlafzustand und schnellem Übergang zu einem Aktivzustand aus einem Standbyzustand profitieren. Eine Übergangszeit aus einem Standbymodus zu einem Aktivmodus kann im Wesentlichen verzögerungsfrei sein und kann der Propagationszeit von Steuersignalen im Speichersystem ähnlich sein. Zum Beispiel kann ein schneller Übergang aus einem Standbyzustand ungefähr 1 ns oder weniger betragen. Ein solcher Übergang kann um eine oder mehrere Größenordnungen schneller als die Lesezykluszeit für das Speichersystem sein (beispielsweise 0,01–0,1 mal die Länge einer Lesezykluszeit). Aufwachen aus einem Schlafzustand oder Einschalten einer Vorrichtung kann als schnell betrachtet werden, falls dies in der Größenordnung von Mikrosekunden vollzogen wird (beispielsweise 1–10 µs), da gewisse Schaltungselemente möglicherweise aus einem inaktiven Zustand geladen werden können. In einigen alternativen Ausführungsformen können andere Zeitdauern verwendet werden, um einen schnellen Übergang aus einem Standbymodus zu einem Aktivmodus und Aufwachen aus einem Schlafzustand anzuzeigen.
In einigen Ausführungsformen arbeiten Steuerungsschaltungen mit einem niedrigen Strom in einem Standbybetriebszustand, stellen aber im Wesentlichen verzögerungsfreie Übergänge aus dem Standbybetriebszustand zu einem aktiven Betriebszustand bereit, insbesondere, wenn eine Leseanweisung empfangen wird. In einer einzelnen Ausführungsform umfassen die Steuerungsschaltungen einen Standbyzustandsdetektor und einen Startgenerator. Ein Standbyzustandsdetektor kann arbeiten, um basierend auf dem Empfangen von Lesevorgängen am Speichersystem zu bestimmen, wann ein Standbyzustand zu beginnen oder zu beenden ist. Der Standbyzustandsdetektor kann in Verbindung mit einem Startgenerator arbeiten, der zusätzlichen Strom bereitstellt, wenn das Speichersystem eingeschaltet wird oder aus einem Schlafzustand aufwacht, um die Schaltungen zu steuern, wodurch Analogsignale für Lesevorgänge generiert werden. Das System kann mit niedrigem Standbystrom arbeiten, wenn es sich nicht in einem aktiven Zustand befindet.
1 ist ein Blockbild, das ein nichtflüchtiges Speichersystem gemäß einer Ausführungsform illustriert. Das Computersystem 100 kann eine Verarbeitungsvorrichtung 104 umfassen, die über den Adressbus 106, Datenbus 108 und Steuerbus 110 mit dem nichtflüchtigen Speichersystem 102 gekoppelt ist. In einigen Ausführungsformen kann das Computersystem 100 eine Programmable-System-on-a-Chip-Vorrichtung (PSoC-Vorrichtung) oder ein ähnliches programmierbares System sein. Die Komponenten des Computersystems 100 wurden zum Zweck der Illustration vereinfacht und sind nicht als vollständige Beschreibung gedacht. Insbesondere werden Details der Verarbeitungsvorrichtung 104, Adressdekodierer 114, Adresstreiber 116, Steuerungsschaltungen 120, Schreibsteuerungsschaltungen 136, Datenleseschaltungen 118 und Lesesteuerungsschaltungsanordnung 124 hierin nicht im Detail beschrieben. In einigen Ausführungsformen kann das Computersystem 100 weniger oder zusätzliche Komponenten, als in 1 illustriert werden, umfassen. Beispielsweise kann das Computersystem 100 eine oder mehrere zusätzliche Speicherkomponenten umfassen, wie etwa RAM oder ROM, kann verschiedene Eingangs- oder Ausgangsports oder Vorrichtungen umfassen oder kann andere Komponenten umfassen, die von dem Computersystem 100 verwendet werden.
Die Stromversorgung 150 ist mit dem nichtflüchtigen Speichersystem 102, auch einfach als „Speichersystem“ bezeichnet, gekoppelt. Die Stromversorgung 150 kann eine Stromversorgung extern zum Speichersystem 102 sein und kann von dem Speichersystem 102 verwendet werden, um Vorspannungsströme und -spannungen zum Bereitstellen von Strom an ein Speicherarray 112 zu erzeugen, um den nichtflüchtigen Speicher zu lesen oder auf diesen zu schreiben. Die Stromversorgung 150 kann ferner Strom an die Verarbeitungsvorrichtung 104 oder andere Komponenten des Computersystems 100 bereitstellen.
Die Verarbeitungsvorrichtung 104 kann auf einem gemeinsamen Trägersubstrat, wie zum Beispiel einem integrierten Schaltungs(„IC“)-Die-Substrat, einem Multi-Chip-Modul-Substrat oder dergleichen, residieren. Alternativ können die Komponenten der Verarbeitungsvorrichtung 104 eine oder mehrere integrierte Schaltungen und/oder diskrete Komponenten sein. In einer einzelnen beispielhaften Ausführungsform ist die Verarbeitungsvorrichtung 104 die Programmable-System-on-a-Chip-Verarbeitungsvorrichtung (PSoC^®-Verarbeitungsvorrichtung), die von Cypress Semiconductor Corporation, San Jose, Kalifornien, entwickelt wurde. Alternativ kann die Verarbeitungsvorrichtung 104 eine oder mehrere andere Verarbeitungsvorrichtungen sein, wie etwa ein Mikroprozessor oder eine zentrale Verarbeitungseinheit, eine Steuerung, ein Spezialprozessor, ein digitaler Signalprozessor („DSP“), eine anwendungsspezifische, integrierte Schaltung („ASIC“), ein frei programmierbares Gatearray („FPGA“) oder dergleichen.
Das Speichersystem 102 umfasst ein Speicherarray 112, das als Reihen und Spalten von nichtflüchtigen Speicherzellen organisiert sein kann. Das Speicherarray 112 kann mit den Adresstreibern 116 über mehrere Selektierleitungen und Leseleitungen gekoppelt sein. Für jede Reihe des Speicherarrays können beispielsweise eine Selektierleitung und eine Leseleitung vorliegen. Die Adresstreiber 116 können Speicherorte treiben, die Adressen entsprechen, die über den Adressbus 106 empfangen werden. Die Adressdekodierer 114 können beispielsweise einen Reihendekodierer, einen Spaltendekodierer und einen Sektordekodierer umfassen, um die Adressen zu dekodieren, die von der Verarbeitungsvorrichtung 104 empfangen werden.
Die Adresstreiber 116 können konfiguriert sein, um eine erste Reihe eines Speicherarrays 112 für einen Programmvorgang durch Anlegen einer Spannung an eine erste Selektierleitung in der ersten Reihe zu selektieren und eine zweite Reihe des Speicherarrays durch Anlegen einer anderen Spannung an eine zweite Selektierleitung in der zweiten Reihe zu deselektieren. Die Adresstreiber 116 können ferner konfiguriert sein, um eine Speicherzelle in der ersten Reihe zum Programmieren durch Anlegen einer Spannung an eine erste Bitleitung in einer ersten Spalte zu selektieren und eine nicht selektierte Speicherzelle in der ersten Reihe gegen das Programmieren durch Anlegen einer anderen Spannung an eine zweite Bitleitung in einer zweiten Spalte zu inhibieren. Die Lesesteuerungsschaltungsanordnung 124, insbesondere die Standbysteuerungsschaltungsanordnung 126, kann konfiguriert sein, um einen Vorspannungsstrom an Analogleseschaltungen anzulegen, um den von den Adresstreibern 116 während Lesevorgängen und während des Standbybetriebs bereitgestellten Strom zu steuern.
Das Speicherarray 112 kann ferner mit Datenleseschaltungen 118 über mehrere Bitleitungen gekoppelt sein. Die Datenleseschaltungen 118 können Spaltenmultiplexer und Leseverstärker umfassen. Die Spaltenmultiplexer können die Speicherspalten auswählen, auf die die Leseverstärker während eines Lesevorgangs zugreifen sollen. Die Spaltenmultiplexer können beispielsweise Zugriff auf mehrere Spaltenleitungen im Speicherarray 112 bereitstellen, um Leseverstärkern zu ermöglichen, Multibitwörter von diesem zu lesen. Das Speichersystem 102 kann ferner eine Steuerungsschaltungsanordnung 120 umfassen, um Signale von der Verarbeitungsvorrichtung 104 zu empfangen, und sendet Signale an die Lesesteuerungsschaltungsanordnung 124 und Schreibsteuerungsschaltungsanordnung 136. Die Lesesteuerungsschaltungsanordnung 124 und Schreibsteuerungsschaltungsanordnung 136 können dann die Steuerung für Lese- und Schreibvorgänge des Speicherarrays 112 bereitstellen. Beispielsweise kann die Schreibsteuerungsschaltungsanordnung 136 die Steuerung von Datenschreibschaltungen 140 bereitstellen und kann die Lesesteuerungsschaltungsanordnung 124 die Steuerung von Analogleseschaltungen 128 bereitstellen. Die Schreibsteuerungsschaltungsanordnung 136 kann Treibern der Schreibpfadschaltungen des Speicherarrays 112 Ströme und Spannungsversorgung bereitstellen. Beispielsweise kann die Schreibsteuerungsschaltungsanordnung 136 Analog- und Digitalschaltungen beinhalten, um Datenschreibschaltungen 140 eine hohe Spannung zum Schreiben von Daten auf das Speicherarray 112 bereitzustellen. Die Analogleseschaltungen 128 stellen Treibern der Lesepfadschaltungen des Speicherarrays 112 Vorspannungsströme und den Datenleseschaltungen 118 Steuersignale bereit. Die Leseschaltungsanordnung 124 umfasst eine Standbysteuerungsschaltungsanordnung 126, um Standby- und Aktivbetrieb des Speichersystems 102 zu generieren und zu steuern. Die Standbysteuerungsschaltungsanordnung 126 kann Wortleitungs- und Spaltentreibern Vorspannungsströme sowie Schutzspannungen für Pegelumsetzer im Lesepfad der Speicherschaltung bereitstellen.
Daten, die auf das Speicherarray 112 geschrieben oder vom Speicherarray 112 gelesen werden, können von der Verarbeitungsvorrichtung 104 über einen Datenbus 108 an das Speichersystem 102 übergeben werden. Das Speichersystem 102 kann Daten-Eingabe-/Ausgabe-Schaltungen 130 umfassen, die Daten verarbeiten, die von dem Speichersystem 102 an die Verarbeitungsvorrichtung 104 oder von dieser übergeben werden. Die Daten-Eingabe-/Ausgabe-Schaltungen können beispielsweise eine oder mehrere Datenpuffer zum Steuern der Kommunikationen zwischen der Verarbeitungsvorrichtung und dem Speicherarray 112 umfassen.
Das Speichersystem 102 kann eine Speichervorrichtung sein, die konfiguriert ist, um Datenwerte in verschiedenen Niedrigstromkontexten und nichtflüchtigen Kontexten zu speichern. Demgemäß können Speichersysteme, wie hier offenbart, wie etwa das Speichersystem 102, so implementiert werden, dass sie einen relativ kleinen Bereich aufweisen, der unter Verwendung von fortschrittlichen Verarbeitungsknoten, wie etwa einem 65-nm-Knoten oder niedriger, hergestellt werden kann. Außerdem kann das Speichersystem 102, wie unten ausführlicher erläutert, verschiedene Speicherzellen umfassen, um Datenwerte zu speichern. Die Speicherzellen können mit einer gemeinsamen Quellleitung implementiert werden, um die Gesamtgrundfläche von jeder Speicherzelle zu reduzieren.
Das Speicherarray 112 kann einen oder mehrere Speichersektoren, wie etwa Sektor A 131 bis Sektor N 132, umfassen. Jeder Sektor kann eine beliebige Zahl von Reihen und Spalten von Speicherzellen aufweisen, zum Beispiel 4096 Spalten und 256 Reihen. Reihen können mehrere horizontal angeordnete Speicherzellen umfassen. Spalten können mehrere vertikal angeordnete Speicherzellen umfassen.
Das Speicherarray 112 kann auch die Datenleseschaltungen 118 verwenden, um während eines Lesevorgangs eine Spalte von Speicherzellen in einem Sektor mit Leseverstärkern zu koppeln. Zum Beispiel können die Datenleseschaltungen 118 für Spalte 0 von Sektor A 131 als Schalter verwendet werden, um während eines Lesevorgangs die Speicherzellen von Spalte 0 von Sektor A mit Leseverstärkern zu koppeln.
Es sollte erkannt werden, dass die Begriffe „Reihen“ und „Spalten“ eines Speicherarrays zum Zweck der Illustration, anstatt der Begrenzung, verwendet werden. In einer einzelnen Ausführungsform sind Reihen in herkömmlicher Weise horizontal angeordnet und sind Spalten in herkömmlicher Weise vertikal angeordnet. In einer anderen Ausführungsform können Reihen und Spalten des Speicherarrays 112 in einer beliebigen Ausrichtung angeordnet sein.
In einer einzelnen Ausführungsform kann eine Speicherzelle eine Zwei-Transistoren(2T)-Speicherzelle sein. In einer 2T-Zelle kann ein Transistor ein Speichertransistor sein, während ein anderer Transistor ein Passtransistor sein kann. In anderen Implementierungen kann die Speicherzelle eine andere Zahl von Transistoren, wie etwa einen Einzelspeichertransistor (1T), umfassen.
Das Speicherarray 112 kann unter Verwendung von Ladungseinfangs-Speichertransistoren implementiert werden. Ein Speicherarray, das unter Verwendung von Ladungseinfangs-Speichertransistoren implementiert wird, kann als Ladungseinfangs-Speichervorrichtung bezeichnet werden. Ladungseinfangs-Speichertransistoren können implementiert werden, um Transistoren und Gatestrukturen zu benutzen, die eine Ladungseinfangsschicht umfassen. Die Ladungseinfangsschicht kann ein Isolator sein, der verwendet wird, um Ladung einzufangen. Die Ladungseinfangsschicht kann programmiert werden, um Daten basierend auf Spannungen zu speichern, die an das Speicherarray 112 angelegt oder von diesem empfangen werden. So kann ein Speicherarray 112 verschiedene unterschiedliche Speicherzellen umfassen, die in Reihen und Spalten angeordnet sind, und jede Speicherzelle kann fähig sein, mindestens einen Datenwert (z. B. Bit) zu speichern. Spannungen können an jede der Speicherzellen angelegt werden, um die Speicherzelle zu programmieren (z. B. Programmvorgang – Speichern einer logischen „1“), die Speicherzelle zu löschen (z. B. Löschvorgang – Speichern einer logischen „0“) oder die Speicherzelle zu lesen (z. B. Lesevorgang).
In einer einzelnen Ausführungsform können die Ladungseinfangs-Speichertransistoren unter Verwendung von unterschiedlichen Materialien implementiert werden. Ein Beispiel eines Ladungseinfangs-Speichertransistors ist ein Transistor des Typs Silizium-Oxid-Nitrid-Oxid-Silizium (SONOS). Ein Speicherarray, das unter Verwendung von SONOS-Typ-Transistoren implementiert wird, kann als SONOS-Speichervorrichtung bezeichnet werden. In einem SONOS-Typ-Transistor kann die Ladungseinfangsschicht des Speichertransistors eine Nitridschicht, wie etwa eine Schicht aus Siliziumnitrid, sein. Außerdem kann die Ladungseinfangsschicht auch andere Ladungseinfangsmaterialien, wie etwa Siliziumoxynitrid, Aluminiumoxid, Hafniumoxid, Hafniumaluminiumoxid, Zirconiumoxid, Hafniumsilikat, Zirconiumsilikat, Hafniumoxynitrid, Hafniumzirconiumoxid, Lanthanoxid oder eine High-k-Schicht, umfassen. Die Ladungseinfangsschicht kann konfiguriert sein, um Träger oder Löcher, die von einem Kanal des Speichertransistors injiziert werden, reversibel einzufangen oder festzuhalten, und kann eine oder mehrere elektrische Charakteristiken aufweisen, die basierend auf den an die Speicherzelle angelegten Spannungen reversibel geändert, modifiziert oder verändert sein können. In einer anderen Ausführungsform können unterschiedliche Typen von Ladungseinfangs-Speichertransistoren verwendet werden.
2 ist ein Blockbild, das eine Standbysteuerungsschaltungsanordnung gemäß einer Ausführungsform illustriert, die mit Lesepfadschaltungen 290 gekoppelt ist. Die Standbysteuerungsschaltungsanordnung kann eine Vorspannungssteuerungsschaltungsanordnung 210 umfassen, die mit Spannungstreibern 270 (z. B. Niederspannungs- und Hochspannungstreibern), einem variablen Frequenzoszillator 260, um den Spannungsboost für Lesepfadschaltungen 290 zu steuern, und einem oder mehreren Analogtreibern 280 gekoppelt ist. Die Standbysteuerungsschaltungsanordnung kann auch einen Standbygenerator 220, einen Aufwachgenerator 230 und ein logisches Element 235 umfassen, um zu bestimmen, ob ein Standbyzustand, Wachzustand oder Einschaltzustand detektiert wurde.
Die Lesepfadschaltungen 290 stellen verschiedene Schaltungen dar, die verwendet werden, um von einem Speicherarray zu lesen. Die Lesepfadschaltungen können beispielsweise Datenleseschaltungen 118, einschließlich Spaltenmultiplexern und Leseverstärkern, sowie Daten-Eingabe-/Ausgabe-Schaltungen 130, Adressdekodierer 114, Adresstreiber 116 oder andere Elemente eines Speichersystems, wie mit Bezug auf 1 beschrieben, zum Lesen von einem Speicherort umfassen. Die in 2 gezeigten zusätzlichen Elemente illustrieren verschiedene Steuerungs- und Treiberschaltungen für die Lesepfadschaltungen 290. Zum Beispiel können die Spannungstreiber 270, verteilten Analogtreiber 280 und der Spannungsverdoppler 250 Treiberschaltungen der Lesepfadschaltungen 290 sein und die Vorspannungssteuerungsschaltungsanordnung 210 kann Steuerungsschaltungen für eine oder mehrere der Treiberschaltungen sein.
Der Standbygenerator 220 kann detektieren, ob ein Standbyzustand im Speichersystem erfüllt wird. Zum Beispiel kann der Standbygenerator eine Standbydetektionsschaltung beinhalten. Der Standbygenerator 220 kann Eingänge vom Takt, einen Aktivierungseingang und einen Leseeingang akzeptieren. Der Leseeingang kann anzeigen, wann vom Speichersystem eine Leseanweisung durchgeführt wird. Der Standbygenerator 220 kann bestimmen, ob seit der letzten Leseanforderung an das Speichersystem eine Zeit verstrichen ist. Der Standbygenerator 220 kann beispielsweise Standbydetektionsschaltungen beinhalten, um zu bestimmen, wann das Speichersystem einen Standbyzustand begonnen hat oder wann ein Standbyzustand begonnen werden soll. Falls eine Schwellenzeitspanne seit der letzten Leseanweisung vergangen ist, kann der Standbygenerator einen Ausgang produzieren, der anzeigt, dass ein Standbyzustand erfüllt wird. Zum Beispiel kann der Standbygenerator in einigen Ausführungsformen einen logischen hohen Wert als Reaktion auf das Bestimmen, dass für eine festgesetzte Anzahl an Taktzyklen (beispielsweise 3, 4, 5, 10 oder eine beliebige Anzahl an Zyklen) keine Leseanweisung empfangen wurde, generieren. In einigen Ausführungsformen kann ein niedriger logischer Wert einen Standbyzustand anzeigen und kann ein hoher logischer Wert einen aktiven Zustand anzeigen. Nachdem die Steuerungsschaltungsanordnung eine Leseanweisung und einen assoziierten Takt empfangen hat, wird der Standbygenerator 220 seinen Ausgang ändern, um anzuzeigen, dass er sich in einem Aktivmodus befindet. Eine beispielhafte Ausführungsform eines Standbygenerators wird weiter unten mit Bezug auf 3 erörtert.
Der Aufwachgenerator 230 kann den Lesepfadschaltungen 290 als Reaktion auf das Aufwachen aus einem Schlafmodus oder Einschalten des Speichersystems zusätzlichen Strom bereitstellen. Der Aufwachgenerator 230 kann somit die Zeit für das anfängliche Laden der Kondensatoren und anderer Schaltungselemente der Leseschaltungselemente im Leseschaltungspfad reduzieren, wenn das Speichersystem eingeschaltet wird oder aus einem Schlafmodus aufwacht. Zum Beispiel werden möglicherweise während eines Schlafzustands verschiedene Schaltungselemente des Speichersystems nicht in einem geladenen Zustand bleiben. Um aus dem Schlafzustand aufzuwachen, kann den Lesepfadschaltungen 290 vom Aufwachgenerator 230 ein erhöhter Strom bereitgestellt werden. Ein ähnlicher Prozess kann durchgeführt werden, wenn das Speichersystem eingeschaltet wird, da verschiedene Elemente des Speichersystems möglicherweise nicht auf Betriebszustände geladen sind. Der Aufwachgenerator stellt daher den Lesepfadschaltungen als Reaktion auf das Aufwachen aus einem Schlafzustand oder Einschalten des Speichersystems einen erhöhten Strom bereit.
Zusätzlich zum Aufwachgenerator kann auch die Vorspannungssteuerungsschaltungsanordnung einen höheren Strom bereitstellen, um die Aufwach- oder Einschaltzeit für das Speichersystem zu reduzieren. Daher wird dem logischen Element 235 ein logischer Ausgang des Aufwachgenerators bereitgestellt. Der Ausgang des Aufwachgenerators wird daher verwendet, um sicherzustellen, dass den Lesepfadschaltungen 290 während des Aufwachens zusätzlich zu den Aktivmodi ausreichend Strom bereitgestellt wird. In einigen Ausführungsformen umfasst die Standbysteuerungsschaltungsanordnung möglicherweise keinen Aufwachgenerator. Gewisse Ausführungsformen eines Speichersystems können beispielsweise begrenzten Strom im Standby und einen schnellen Übergang für die Zeit des Übergangs auf einen Aktivmodus aus einem Standbymodus bereitstellen, erfordern aber möglicherweise kein schnelles Einschalten oder keine schnellen Übergänge aus dem Schlafmodus. In derartigen Anwendungen kann ein Standbygenerator 220 in der Standbysteuerungsschaltungsanordnung ohne Verwendung eines Aufwachgenerators 230 bereitgestellt werden. Falls dies der Fall ist, ist der Standbygenerator in einigen Ausführungsformen mit der Vorspannungssteuerungsschaltungsanordnung gekoppelt und benutzt möglicherweise kein dazwischenliegendes logisches Element 235.
Das logische Element 235 bestimmt, ob sich das Speichersystem aktuell im Aufwachmodus, Startmodus oder Aktivmodus befindet, und produziert, falls das Speichersystem in einem dieser Modi arbeitet, einen Ausgang an die Vorspannungssteuerungsschaltungsanordnung 210, den Frequenzteiler 265 und Regler 240 (z. B. einen Low-Drop-Out-Schaltregler oder dergleichen), um anzuzeigen, dass das Speichersystem in einem Aktivmodus arbeiten wird, wodurch den Lesepfadschaltungen 290 ein erhöhter Strom bereitgestellt wird. Wie in 2 gezeigt, ist das logische Element 235 als NAND-Gate gezeigt, das einen Eingang vom Standbygenerator 220 und vom Aufwachgenerator 230 akzeptiert. Der Eingang vom Aufwachgenerator kann invertiert sein, sodass ein logischer hoher Wert damit assoziiert ist, dass der Aufwachgenerator nicht arbeitet, und ein logischer niedriger Wert damit assoziiert ist, dass der Aufwachgenerator in Betrieb ist. Das logische Element 235 wird daher einen logischen niedrigen Ausgang produzieren, falls der Standbygenerator einen logischen hohen Wert aufweist und der invertierte Ausgang vom Aufwachgenerator einen logischen hohen Wert aufweist. In anderen Zuständen wird der Ausgang des logischen Elements 235 einen logischen hohen Wert aufweisen. Als solches kann das logische Element 235 einen logischen niedrigen Ausgang generieren, falls der Standbygenerator 220 anzeigt, dass sich das Speichersystem in einem Standbyzustand befindet und der Aufwachgenerator nicht in Betrieb ist. Ein logischer niedriger Ausgang des NAND-Gates wird daher der Vorspannungssteuerungsschaltungsanordnung 210, dem Frequenzteiler 265 und dem Spannungsregler 240 anzeigen, im Standbymodus zu arbeiten, und im Aktivmodus zu arbeiten, wenn das logische Element 235 einen logischen hohen Wert aufweist. In verschiedenen Ausführungsformen kann das logische Element 235 mit einem unterschiedlichen logischen Element implementiert werden. Zum Beispiel kann das logische Element ein AND-Gate sein und ein logischer hoher Ausgang würde den gekoppelten Schaltungen anzeigen, in einem Standbymodus zu arbeiten. Andere Implementierungen mit AND-, NAND-, NOR- und OR-Gates können ebenfalls implementiert werden. In 2 wird der logische Ausgang des Aufwachgenerators 230 vor dem Schaltungselement 235 invertiert, in einigen Ausführungsformen kann der Aufwachgenerator jedoch einen logischen Ausgang getrennt vom Treiberausgang, der invertiert wird, produzieren. In solchen Ausführungsformen ist die Invertierung vor dem logischen Element 235 nicht erforderlich. In einigen Ausführungsformen können der logische hohe und logische niedrige Wert von einem oder beiden des Standbygenerators und Aufwachgenerators 230 umgekehrt werden und kann ein unterschiedliches logisches Element 235 verwendet werden, um zu bestimmen, ob sich das Speichersystem in einem von einem Aktiv-, Aufwach- oder Startmodus befindet.
Die Vorspannungssteuerungsschaltungsanordnung 210 stellt Vorspannungsströme oder Steuersignalspannungen bereit, um das Speichersystem aus einem Standbyzustand in einen aktiven Zustand zu bringen. Die Vorspannungssteuerungsschaltungsanordnung 210 kann beispielsweise einem variablen Frequenzoszillator 260 einen Vorspannungsstrom bereitstellen, um die Oszillationsfrequenz zu steuern, die einem Spannungsverdoppler 250 bereitgestellt wird. Die Vorspannungssteuerungsschaltungsanordnung 210 kann außerdem einem oder mehreren verteilten Analogtreibern 280 eine Bitleitungsgrenzspannung bereitstellen. In einigen Ausführungsformen kann die Vorspannungssteuerungsschaltungsanordnung 210 den Spannungstreibern 270 auch eine Schutzspannung bereitstellen. In einigen Ausführungsformen kann die Vorspannungssteuerungsschaltungsanordnung Vorspannungsströme und -spannungen auf weniger oder zusätzliche Komponenten, als in 2 gezeigt, anpassen. In einigen Ausführungsformen kann die Vorspannungssteuerungsschaltungsanordnung 210 den Spannungstreibern möglicherweise keine Schutzspannung bereitstellen.
Die Vorspannungssteuerungsschaltungsanordnung kann mehrere Stromspiegel zum Bereitstellen von Vorspannungsströmen in unterschiedlichen Betriebszuständen beinhalten. Die Vorspannungssteuerungsschaltungsanordnung kann beispielsweise einen ersten Satz Stromspiegel, die Standbyvorspannungsströme bereitstellen, und einen zweiten Satz Stromspiegel, die aktive Vorspannungsströme bereitstellen, bereitstellen. Eine beispielhafte Ausführungsform einer Vorspannungssteuerungsschaltungsanordnung wird in 4 illustriert und wird weiter unten erörtert.
Der Spannungsverdoppler 250 kann arbeiten, um den Lesepfadschaltungen 290 eine Boostspannung bereitzustellen. Die Spannungsversorgung für das Speichersystem kann beispielsweise mit einer niedrigen Spannung (z. B. 1,2 Volt) arbeiten, aber verschiedene Betriebe des Speichersystems können mit einer höheren Spannung (z. B. 2,4 Volt) arbeiten. Es kann daher eine Spannungsverdopplungsschaltung bereitgestellt werden, um eine höhere Spannung an Lesepfadschaltungen 290 zu generieren. In einigen Ausführungsformen wird die Boostspannung Adresstreibern bereitgestellt, um Bereiche des Spannungsarrays entsprechend einer von einer Verarbeitungsvorrichtung empfangenen Adresse zu treiben. Der Spannungsverdoppler kann während des aktiven Betriebs des Speichersystems einen erheblichen Strom aufnehmen, kann aber während des Standbybetriebs Lesepfadschaltungen mit niedrigerem Strom treiben. Der niedrige Strom kann beispielsweise mit einem Pegel arbeiten, um einen Filterkondensator zu laden, um den Spannungspegel an Lesepfadschaltungen 290 aufrechtzuerhalten, aber nicht mit einem Strom, um die Lesepfadschaltungen 290 wie bei einem aktiven Betrieb zu treiben. Der Spannungsverdoppler 250 kann eine Eingangsspannung von einem Spannungsregler 240 und ein Steuersignal zum Schalten vom Frequenzoszillator 260 und Frequenzteiler 265 erhalten.
Der Spannungsverdoppler 250 kann während des Standbybetriebs eine niedrigere Oszillationsfrequenz als im aktiven Betrieb des Speichersystems empfangen. Die niedrigere Frequenz resultiert in einem langsameren Schalten der Schaltungen im Spannungsverdoppler 250 und nimmt daher weniger Strom als beim Betrieb mit höheren Frequenzen auf. Ein variabler Frequenzoszillator 260 kann beispielsweise im Aktivmodus mit einer Frequenz von rund 50 MHz arbeiten. Während des aktiven Betriebs ist der Frequenzteiler 165 aktiv und wird der Spannungsverdoppler 250 gemäß dieser Frequenz geschaltet. Im Standbybetrieb wird der Vorspannungsstrom an den variablen Frequenzoszillator 260 reduziert und wird eine niedrigere Frequenz ausgegeben. Fortgesetzt von dem Beispiel oben kann die Frequenz von 50 MHz auf ungefähr 8 MHz reduziert werden. Die Frequenz kann mit einem Frequenzteiler 265 weiter reduziert werden. Der 8-MHz-Ausgang kann mit dem Frequenzteiler beispielsweise um einen Faktor von 8 auf ungefähr 1 MHz reduziert werden. In einigen Ausführungsformen umfasst die Steuerungsschaltungsanordnung möglicherweise keinen Frequenzteiler 265, kann aber lediglich auf dem variablen Frequenzoszillator 260 basierend arbeiten. In einigen Ausführungsformen kann ein fester Frequenzoszillator verwendet werden und die Frequenz kann nur mit einem Frequenzteiler 265 reduziert werden.
Die verteilten Analogtreiber 280A–280n arbeiten, um den Lesepfadschaltungen 290 Treiberspannungen und -ströme bereitzustellen. In einigen Ausführungsformen können die Lesepfadschaltungen 290 Treiberspannungen und -ströme von einem einzelnen Analogtreiber anstatt mehreren verteilten Treibern, wie in 2 gezeigt, empfangen. Die verteilten Analogtreiber 280A–280n können den Stromausgang an die Lesepfadschaltungen 290 als Reaktion auf Vorspannungsströme und Vorspannungsspannung reduzieren, die von der Vorspannungssteuerungsschaltungsanordnung 210 empfangen werden. Die Vorspannungssteuerungsschaltungsanordnung kann beispielsweise einen niedrigeren Strom als die Bitleitungsgrenzspannung an die Analogtreiber im Standbybetrieb bereitstellen. Die verteilten Analogtreiber 280A–280n können daher genug Strom bereitstellen, um die Ladung auf einem oder mehreren Kondensatoren oder anderen Elementen aufrechtzuerhalten, um schnelles Schalten auf aktiven Betrieb aus dem Standby bereitzustellen, aber nicht zusätzlichen Strom an die Lesepfadschaltungen 290 bereitstellen.
Gleichermaßen kann die Schutzspannung, die Spannungstreibern 270 bereitgestellt wird, mit einem niedrigeren Strom bereitgestellt werden, um den Stromverbrauch durch die Treiber zu reduzieren, welche die Lesepfadschaltungen 290 speisen. Die Spannungstreiber 270 können als Spannungspegelumsetzer arbeiten, um von einem Niedrigspannungssteuersignal auf eine höhere Spannung umzusetzen, um Speicherzellen im Speicherarray während eines Lesevorgangs zu treiben. Die Schutzspannung, die den Spannungstreibern 270 bereitgestellt wird, kann verhindern, dass gewisse Überspannungszustände eine oder mehrere Schaltungen im Speichersystem beschädigen. Während des Standbybetriebs kann die Schutzspannung mit einem niedrigen Strom bereitgestellt werden, um den Schutzspannungspegel aufrechtzuerhalten, der an die Spannungstreiber 270 geliefert wird. Der Strom der Schutzspannung kann während des aktiven Betriebs des Speichersystems erhöht werden, um die Spannungstreiber 270 bei potentiellen Überspannungsereignissen zu schützen.
3A veranschaulicht ein Blockbild einer Standbydetektionsschaltungsanordnung für einen Standbygenerator. Die Schaltungsanordnung kann beispielsweise als Standbygenerator 220 implementiert werden, wie in der beispielhaften Ausführungsform von 2 verwendet. Wie oben erörtert, generiert der Standbygenerator ein Signal, um einen Standbyzustand des Speichersystems anzuzeigen. In einigen Ausführungsformen bestimmt der Standbygenerator als Reaktion auf eine verstrichene Zeit seit der vorherigen Leseanweisung, dass sich das Speichersystem in einem Standbyzustand befindet. Der Standbygenerator kann zwei parallele Pfade sowohl für steigende als auch fallende Flanken des Taktsignals umfassen. Der Standbygenerator kann mit einem Eingang eines Lesesignals und eines Taktsignals am Flip-Flop 310 beginnen. Ein logisches hohes Lesesignal kann dem Standbygenerator bereitgestellt werden, wenn das Speichersystem keinen Lesevorgang durchführt. Wenn das Speichersystem beispielsweise Schreibvorgänge durchführt, kann das Lesesignal ein logischer niedriger Wert sein. Wenn der Standbygenerator ein logisches niedriges Lesesignal empfängt, kann er einen logischen niedrigen Ausgangswert bereitstellen, wodurch ein aktiver Zustand angezeigt wird. Dies ermöglicht den Schaltungen mit einem aktiven Strompegel zu arbeiten, wie er von anderen Vorgängen, die vom Speichersystem durchgeführt werden, erforderlich sein kann. Zum Beispiel kann der Oszillator während Schreibvorgängen mit einem aktiven Strompegel arbeiten, sodass der Standbygenerator einen Hinweis darauf bereitstellt, im Aktivmodus zu arbeiten, wenn Lesevorgänge nicht durchgeführt werden. Ein hohes Lesesignal kann einem aktiven Taktsignal als Reaktion auf eine Leseanweisung an das Speichersystem vorausgehen. Die Steuerungsschaltungsanordnung kann den Übergang des Speichersystems auf Betrieb in einem Aktivmodus als Reaktion auf Impulse am Taktsignal bewirken. In einigen Ausführungsformen kann das Flip-Flop 310 ein d-Typ-Flip-Flop sein. Das Flip-Flop 310 gibt ein Signal von der steigenden Flanke und der fallenden Flanke des Eingangssignals an eine Reihe von Schaltungskomponenten zum Konditionieren des Signals aus. Insbesondere läuft das Signal durch Trigger 330A–330B und Zwischenspeicher 340A–340B hindurch. Die Trigger 330 können in einigen Ausführungsformen Schmitt-Trigger sein. Die Trigger entfernen Rauschen vom Signal, um gleichmäßige hohe und niedrige logische Pegel zu produzieren. Die Zwischenspeicher 340 halten den Ausgang der Trigger zur Verwendung durch logische Schaltungen 350. Die logischen Schaltungen 350 bestimmen, ob die Signale anzeigen, dass sich das Speichersystem in einem Standbyzustand befindet, und einen logischen Ausgang am Zwischenspeicher 360 produzieren, der wie mit Bezug auf 2 oben erörtert verteilt ist.
In einigen Ausführungsformen bestimmen die logischen Schaltungen 350, ob es seit der letzten, durch das Speichersystem ausgeführten Leseanweisung eine vorbestimmte Lücke gegeben hat. Die logische Schaltung kann beispielsweise den jüngsten Satz Signale aufrechterhalten und bestimmen, dass sich das Speichersystem in einem aktiven Zustand befindet, falls eines der Signale ein logischer hoher Wert ist. In einigen Ausführungsformen kann dies implementiert werden, indem die von den Zwischenspeichern 340 empfangenen Signale durch eine Reihe von kaskadierten Flip-Flops auf jedem Taktzyklus geschickt werden und ein logisches OR an den Ausgängen der Flip-Flops durchgeführt wird. Dies funktioniert ähnlich wie ein Schieberegister, um einen Speicher der jüngsten Signale aufrechtzuerhalten, die vom Standbygenerator empfangen wurden. Falls daher einer der jüngsten Werte des Leseeingangs einen logischen hohen Wert anzeigt, wird der Standbygenerator einen Hinweis darauf ausgeben, dass sich das Speichersystem in einem aktiven Zustand befindet, wird aber ansonsten anzeigen, dass es sich in einem Standbyzustand befindet. Um beispielsweise zu bestimmen, ob es in den vorangegangenen drei Taktzyklen einen Lesevorgang gegeben hat, kann das gelesene Signal in die drei kaskadierten Flip-Flops eingegeben werden. In einer solchen Konfiguration befindet sich das jüngste Signal auf einem ersten Flip-Flop, das Signal davor befindet sich auf dem zweiten Flip-Flop und das Signal vor zwei Taktzyklen befindet sich auf dem dritten Flip-Flop. Der Ausgang der drei Flip-Flops kann an ein OR-Gate übergeben werden, um zu bestimmen, ob einer der Ausgänge eine Leseanweisung anzeigt. Falls keines der Flip-Flops einen logischen hohen Wert anzeigt, der eine Leseanweisung darstellt, hat es keine Leseanweisung für drei Taktzyklen gegeben. Unter solchen Umständen kann die Logik einen Hinweis darauf liefern, mit dem Standbymodus zu beginnen oder in diesem zu bleiben. In anderen Situationen kann die Logik einen Hinweis darauf liefern, mit einem Aktivmodus zu beginnen oder in diesem zu bleiben.
3B ist eine beispielhafte Ausführungsform eines Zeitdiagramms für Signale, die in einen Standbygenerator eingegeben werden, und für den Ausgang des Standbygenerators. Im Beispiel von 3B zeigt der „Lese“-Eingang an, dass ein Lesevorgang durchgeführt werden kann, sobald ein Taktsignal vorliegt. Der Standbygenerator kann einen „Standby“-Ausgang mit einem logischen hohen Wert, wenn sich das Speichersystem in einem Standbymodus befindet, und einem logischen niedrigen Wert, wenn sich das Speichersystem in einem Aktivmodus befindet, bereitstellen. Am Anfang des Zeitdiagramms war der Leseeingang nicht aktiv und der Standbygenerator gibt einen logischen Wert aus, der anzeigt, dass sich das Speichersystem in einem aktiven Zustand befindet. Der Standbyausgang kann als logischer niedriger Wert bereitgestellt werden, um Schaltungen zu ermöglichen, für andere Betriebe der Speichervorrichtung im aktiven Zustand zu arbeiten. Zum Zeitpunkt A geht der Leseeingang von einem logischen niedrigen Wert auf einen logischen hohen Wert über, wodurch angezeigt wird, dass das Speichersystem für eine Leseanweisung aktiviert ist. Da der Standbygenerator keinen Takteingang empfangen hat, ändert der Standbygenerator den Standbyausgang verzögerungsfrei auf einen logischen hohen Wert, um einen Standbyzustand anzuzeigen. Zum Zeitpunkt B ist der Takt für eine Leseanweisung des Speichersystems aktiviert. Der Standbygenerator ändert den Standbyausgang verzögerungsfrei auf einen logischen niedrigen Wert, um einen aktiven Zustand anzuzeigen. Während der Zeitperiode, in der die Leseanweisung verarbeitet wird, zykliert der Takt und hält der Standbygenerator einen Ausgang aufrecht, der den aktiven Zustand anzeigt. Zum Zeitpunkt C ist der Takt deaktiviert und tritt keine Leseanweisung auf, der Standbygenerator hält aber den aktiven Zustand aufrecht. Zum Zeitpunkt D bestimmt der Standbygenerator, dass für eine vorbestimmte Zeitdauer kein Lesen aufgetreten ist, und gibt ein Signal aus, das anzeigt, dass sich das Speichersystem in einem Standbyzustand befindet. Der Standbyzustand wird zum Zeitpunkt E beendet, wenn das Taktsignal an den Standbygenerator angelegt wird. Der Standbygenerator stellt einen Standbyausgang mit einem logischen niedrigen Wert bereit, wodurch angezeigt wird, dass sich das Speichersystem in einem Aktivmodus befindet.
Im Beispiel von 3B kann die Zeit zwischen C und D basierend auf dem Systemtakt bestimmt werden. Die Zeit kann beispielsweise auf einer festgesetzten Anzahl an laufenden Taktzyklen basieren, die vor dem Beginn eines Standbymodus keinen Lesevorgang anzeigen. In einigen Ausführungsformen kann der Standbygenerator drei Taktzyklen warten, wodurch angezeigt wird, dass es keinen Lesevorgang gegeben hat, bevor ein Standbyzustand ausgegeben wird. Falls beispielsweise ein Taktsignal ungefähr 30 ns dauert, kann die Zeit zwischen C und D auf dem Zeitdiagramm ungefähr 100 ns betragen. In einigen Ausführungsformen kann die Zeit kürzer oder länger als in 3B gezeigt sein. Darüber hinaus ist 3B nicht unbedingt maßstabsgerecht gezeichnet.
4 ist ein Blockbild der Vorspannungssteuerungsschaltungsanordnung, die in einer Ausführungsform verwendet wird. Die Vorspannungssteuerungsschaltungsanordnung kann einen Standbymodus-Stromspiegel 410, einen Aktivmodus-Stromspiegel 420, einen Vlim-Generator 430, um eine Bitleitungsgrenzspannung zu generieren, und einen Spannungsgenerator 440 (bezeichnet als Vprot-Generator), um eine Schutzspannung für einen oder mehrere Spannungstreiber zu generieren, umfassen. Der Standbymodus-Stromspiegel 410 und Aktivmodus-Stromspiegel 420 können einen Eingang des Standbygeneratorausgangs empfangen. Der Aktivmodus-Stromspiegel 420 kann den invertierten Standbyeingang verwenden, um seinen Betriebsmodus zu bestimmen.
Der Standbymodus-Stromspiegel 410 und Aktivmodus-Stromspiegel 420 können Ausgänge an die gleichen Schaltungen mit unterschiedlichen Strömen bereitstellen. Die Stromspiegel können beispielsweise einen Strom für die Bitleitungsgrenzspannung (Ilim), eine Schutzspannung (Iprot), einen Vorspannungsstrom für den variablen Oszillator (Ibias) und einen Strom für Referenzspannungen (Iref) bereitstellen. In einigen Ausführungsformen können die Ströme vom Standbymodus-Stromspiegel 410 erheblich kleiner sein als jene, die vom Aktivmodus-Stromspiegel 420 generiert werden. Die Standbyströme können beispielsweise 10 mal kleiner oder noch kleiner als jene der aktiven Ströme sein. In einigen Ausführungsformen kann der Vorspannungsstrom während des Aktivmodus ungefähr 3 µA betragen, während die Vorspannungsströme während des Standbymodus ungefähr 300 nA betragen können. In einigen Ausführungsformen können der Standbymodus-Stromspiegel 410 oder der Aktivmodus-Stromspiegel 420 unterschiedliche Ströme für jeden der Ausgänge generieren. Der Bitleitungsgrenzstrom, der Schutzstrom und der Vorspannungsstrom können beispielsweise nicht der gleiche Wert sein.
Der Vlim-Generator 430 und der Schutzspannungsgenerator 440 generieren Spannungen zur Verwendung im Speichersystem. Der Ausgang des Vlim-Generators 430 kann eine Treibervorspannung und ein Spannungsgrenzausgang, wie gezeigt, zur Verwendung durch die verteilten Analogtreiber sein. Der von den Stromspiegeln gelieferte Strom bestimmt daher den Strom der Spannungen, die den Analogtreibern bereitgestellt werden. Der durch den Vprot-Generator 440 generierte Schutzstrom kann von den Hochspannungs- und Niederspannungstreibern verwendet werden, die die Lesepfadschaltungsanordnung des Speichersystems betreiben. Ähnlich dem Vlim-Generator 430 kann der Ausgang des Vprot-Generators 440 eine konstante Spannung sein, aber der bei dieser Spannung bereitgestellte Strompegel kann sich basierend darauf erhöhen, ob der Standbymodus-Stromspiegel 410 oder der Aktivmodus-Stromspiegel 420 arbeitet. In einigen Ausführungsformen arbeitet der Standbymodus-Stromspiegel 410 im Aktivbetriebsmodus und Standbybetriebsmodus und ist der Aktivmodus-Stromspiegel 420 der einzige, der, wie durch den Standbygenerator bestimmt, in einem aktiven Zustand verwendet wird.
5 ist ein Blockbild, das den Betrieb der verteilten Analogtreiber zeigt, die in einer Ausführungsform verwendet werden. Die verteilten Analogtreiber können mit verschiedenen Sektoren des Speichersystems verbunden sein. Es kann beispielsweise ein Treiber für jeden Sektor vorliegen oder es kann jeder Treiber mit einem Sektorteilsatz des Speichersystems gekoppelt sein. In einigen Ausführungsformen können mehr als ein Analogtreiber vorliegen, die mit bestimmten Speichersektoren assoziiert sind. 5 zeigt eine PMOS-gesteuerte Stromquelle 510 und einen PMOS-Nachläufer 520. Die PMOS-gesteuerte Stromquelle 510 empfängt einen Treibervorspannungseingang und der PMOS-Nachläufer 520 empfängt eine Bitleitungeingangsgrenzspannung. Diese Spannungen können beispielsweise wie in 4 beschrieben generiert werden. Die Ausgangsspannung Vlim kann im Wesentlichen im aktiven Betrieb und im Standbybetrieb des Speichersystems konstant sein. Der Strom der Vlim kann jedoch während eines aktiven Zustands des Speichersystems verglichen mit dem Standbyzustand des Speichersystems höher sein. Im Standbybetrieb des Speichersystems kann der Strom jedoch beispielsweise angepasst werden, sodass er die Ladung eines Filterkondensators 530 aufrechterhält. Daher ist der Übergang zum Aktivmodus aus dem Standbymodus schnell, da die Kondensatoren in der Schaltung geladen sind und durch die Vorspannungssteuerungsschaltungen bereitgestellter erhöhter Strom den Strom an das Speichersystem verzögerungsfrei bereitstellt.
6 ist ein Blockbild, das eine Standbysteuerungsschaltungsanordnung gemäß einer Ausführungsform illustriert, die mit Lesepfadschaltungen 290 gekoppelt ist. Die Ausführungsform in 6 arbeitet ähnlich wie die in 2, doch anstatt eines Spannungsverdopplers verwendet die Steuerungsschaltungsanordnung einen Spannungsbooster 650, um eine Boostspannung für die Lesepfadschaltungen 290 zu generieren.
7 ist ein Blockbild, das einen Spannungsbooster 700 zeigt, der in einer Ausführungsform verwendet wird. Der Spannungsbooster enthält einen Vergleicher 730, der bestimmt, ob die Versorgungsspannung größer als eine Referenzspannung ist. Falls die Versorgungsspannung größer als die Referenzspannung ist, wird der Spannungsbooster den Lesepfadschaltungen die Versorgungsspannung bereitstellen. Falls die Spannungsversorgung geringer als die Referenzspannung ist, wird der Spannungsbooster eine Spannung von einer Ladepumpe 720 bereitstellen. Zum Beispiel wird der Ausgang des Vergleichers 730, wie in 7 gezeigt, einem Multiplexer bereitgestellt, der die V-Versorgung als Vboost bereitstellt, falls der Ausgang des Vergleichers 730 anzeigt, dass die V-Versorgung größer als die Referenzspannung ist, und stellt andernfalls den Ausgang der Ladepumpe 720 bereit.
Die Ladepumpe 720 kann die Versorgungsspannung einer Kernspannung hinzufügen, die von einem Kernspannungspuffer 710 empfangen wird. Der Takt der Ladepumpe ist mit der Kernspannung verbunden. Dies generiert die Spannung der Versorgungsspannung plus Kernspannung, welche einem Multiplexer 740 von der Ladepumpe 720 bereitgestellt wird. Die Ladepumpe generiert daher mindestens eine minimale ausreichende Spannung zur Versorgung des Speichersystems für eine ordnungsgemäße Funktion. In einigen Ausführungsformen beträgt die Referenzspannung für den Vergleich beispielsweise 2,5 V. Der Multiplexer wird daher die Speisespannung bereitstellen, falls sie 2 V beträgt, oder die Speisespannung plus die Kernspannung, falls die Speisespannung geringer als 2,5 V ist. Darüber hinaus stellt die Ladungspumpe eine maximale Spannung für die Kernspannung plus die Speisespannung bereit. Ein Begrenzen der maximalen Spannung kann eine Beschädigung an den Speicherschaltungen durch potentielle Überspannungseffekte verhindern. Ähnlich dem mit Bezug auf 2 beschriebenen Betrieb des Spannungsverdopplers kann der durch die Ladepumpe während 720 während Standbymodus verwendete Strom durch Senken der Frequenz reduziert werden, die durch den variablen Frequenzgenerator und den Frequenzteiler bereitgestellt wird. In einigen Ausführungsformen verwendet die Steuerungsschaltungsanordnung anstatt einem Spannungsverdoppler oder einer Ladepumpe eine gepulste Spannungsversorgung für die Boostspannung oder kann einen einzelnen Spannungspegel am Speichersystem verwenden, sodass von der Schaltungsanordnung keine Boostspannung verwendet wird.
Obwohl hierin allgemein mit Bezug auf das Detektieren eines Standbyzustands eines Speichersystems beschrieben, kann die Standbysteuerungsschaltungsanordnung in anderen Anwendungen verwendet werden. Zum Beispiel kann eine Schaltung mit Niedrigstrom-Standbyanforderungen und schnellem Übergang auf Aktivmodus ähnliche Schaltungen benutzen. Zum Beispiel kann ein System-Resources-Sub-System(SRSS)-Steuerungsbetrieb eines Systems auf einem Chip während Inaktivitätsperioden von einem Niedrigstrom-Standbymodus von Steuerungsschaltungen profitieren, kann aber schnell starten, wenn der Chip wieder verwendet wird. Die Startzeit kann beispielsweise im Wesentlichen verzögerungsfrei sein.
8 ist ein Flussdiagramm von Prozessen des Übergangs in einen Standbymodus hinein und aus diesem heraus gemäß einer Ausführungsform. Beginnend im Block 810 detektiert die Standbysteuerungsschaltungsanordnung einen Standbyzustand eines nichtflüchtigen Speichersystems. Die Steuerungsschaltungsanordnung kann beispielsweise den Zustand mit dem Standbygenerator wie mit Bezug auf 2, 3A und 3B beschrieben detektieren. Das Detektieren eines Standbyzustands im Block 810 kann auch das Bestimmen umfassen, dass sich das Speichersystem nicht in einem Aufwachzustand aus einem Schlafzustand oder einem Startzustand vom Einschalten der Vorrichtung befindet.
Fortführend mit Block 820 reduziert die Standbysteuerungsschaltungsanordnung einen Vorspannungsstrom an Treiberschaltungen des nichtflüchtigen Speichersystems. Ströme können beispielsweise an variable Oszillatoren, Analogtreiberschaltungen und Spannungstreiber von der Vorspannungssteuerungschaltungsanordnung reduziert werden, wie mit Bezug auf 2 und 4 beschrieben. Nachdem die Vorspannungsströme reduziert wurden, kann das Speichersystem als im Standbymodus betrachtet werden. Der vom Speichersystem verbrauchte Strom ist im Standbymodus niedriger als im Aktivmodus, in dem auf den Speicher zugegriffen wird. Im Standbymodus kann der Strom an die Lesepfadschaltungen minimal sein und in Erhaltungsladen von Kondensatoren im Lesepfad und des Filterkondensators resultieren, um Spannungspegel aufrechtzuerhalten.
Im Standbymodus hält der Standbygenerator einen Anzeigestandbymodus aufrecht, bis eine Leseanweisung detektiert wird. Im Block 830 wird eine Leseanweisung an das nichtflüchtige Speichersystem detektiert. Die Steuerungsschaltungsanordnung kann beispielsweise den Zustand mit dem Standbygenerator wie mit Bezug auf 2, 3A und 3B beschrieben detektieren. Wenn die Leseanweisung detektiert wird, kann der Standbygenerator den Ausgang ändern, um der Vorspannungssteuerungsschaltungsanordnung anzuzeigen, Vorspannungsströme zu erhöhen und zusätzlichen Strom an die Lesepfade des Speichersystems bereitzustellen.
Im Block 840 erhöht die Stromsteuerungsschaltungsanordnung die Vorspannungsströme an Treiberschaltungen des nichtflüchtigen Speichersystems. Die Vorspannungsströme können durch zusätzliche Stromspiegel erhöht werden, um zusätzlichen Strom an Treiberschaltungen des Speichersystems auszugeben. In einigen Ausführungsformen kann der in 8 beschriebene Prozess in einer anderen Reihenfolge durchgeführt werden. Darüber hinaus kann die Steuerung des Stroms und Stromverbrauchs durch das Speichersystem weniger oder zusätzliche Prozesse umfassen, als im Flussdiagramm von 8 gezeigt.
Ausführungsformen der vorliegenden Erfindung umfassen verschiedene hierin beschriebene Vorgänge. Diese Vorgänge können durch Hardwarebauteile, Software, Firmware oder eine Kombination davon durchgeführt werden.
Obwohl die Vorgänge des Verfahrens hier in einer bestimmten Reihenfolge gezeigt und beschrieben werden, kann die Reihenfolge von jedem Verfahren geändert werden, sodass gewisse Vorgänge in einer umgekehrten Reihenfolge durchgeführt werden können oder sodass gewisse Vorgänge, mindestens teilweise, gleichzeitig mit anderen Vorgängen durchgeführt werden können. In einer anderen Ausführungsform können Anweisungen oder Untervorgänge von separaten Vorgängen auf eine intermittierende und/oder alternierende Weise erfolgen. Die Begriffe „erste/r/s“, „zweite/r/s“, „dritte/r/s“, „vierte/r/s“ etc., wie hier verwendet, werden als Etiketten verwendet, um zwischen unterschiedlichen Elementen zu unterscheiden, und weisen nicht unbedingt eine ordinale Bedeutung gemäß ihrer numerischen Bezeichnung auf.
Die obige Beschreibung legt zahlreiche spezifische Details dar, wie etwa Beispiele für spezifische Systeme, Bauteile, Verfahren und so weiter, um ein Verständnis von mehreren Ausführungsformen der vorliegenden Erfindung bereitzustellen. Es kann einem Fachmann auf dem Gebiet jedoch ersichtlich sein, dass mindestens einige Ausführungsformen der vorliegenden Erfindung ohne diese spezifischen Details ausgeübt werden können. In anderen Fällen werden gut bekannte Komponenten oder Verfahren nicht im Detail beschrieben oder werden in einem einfachen Blockbildformat präsentiert, um das Verständnis der vorliegenden Erfindung nicht unnötig zu erschweren. Die dargelegten spezifischen Details sind daher lediglich beispielhaft. Besondere Ausführungsformen können von diesen beispielhaften Details abweichen und trotzdem im Schutzumfang der vorliegenden Erfindung vorgesehen sein.

Claims

Eine Vorrichtung, die Folgendes beinhaltet: ein nichtflüchtiges Speichersystem, das eine Vielzahl von Treibern beinhaltet; und eine Standbysteuerungsschaltung, die mit dem nichtflüchtigen Speichersystem gekoppelt ist, wobei die Standbysteuerungsschaltung Folgendes beinhaltet: eine Standbydetektionsschaltung, um einen Standbyzustand zu detektieren; eine Aufwachdetektionsschaltung, um einen Wachzustand zu detektieren; und eine Vorspannungssteuerungsschaltung, die mit der Vielzahl von Treibern, der Standbydetektionsschaltung und der Aufwachdetektionsschaltung gekoppelt ist, wobei die Vorspannungssteuerungsschaltung Vorspannungsströme, die an die Vielzahl von Treibern geliefert werden, hinsichtlich des Standbyzustands, des Wachzustands oder beider steuern wird.
Vorrichtung gemäß Anspruch 1, wobei die Vorspannungssteuerungsschaltung Folgendes beinhaltet: einen ersten Stromspiegel, der mit der Standbydetektionsschaltung gekoppelt ist; und einen zweiten Stromspiegel, der mit der Standbydetektionsschaltung gekoppelt ist; wobei der zweite Stromspiegel als Reaktion auf das Empfangen eines Ausgangs von der Standbydetektionsschaltung arbeitet, der darauf hinweist, dass sich das nichtflüchtige Speichersystem in einem Aktivmodus befindet.
Vorrichtung gemäß Anspruch 1, wobei die Standbysteuerungsschaltung ferner Folgendes beinhaltet: einen Frequenzoszillator, der mit einem Ausgang der Vorspannungssteuerungsschaltung gekoppelt ist; und einen Spannungsverdoppler, der mit dem Frequenzoszillator gekoppelt ist, wobei der Spannungsverdoppler den Strom an das nichtflüchtige Speichersystem als Reaktion auf eine erhöhte Frequenz von dem Frequenzoszillator erhöhen wird.
Vorrichtung gemäß Anspruch 1, wobei die Standbysteuerungsschaltung ferner Folgendes beinhaltet: einen ersten verteilten Analogtreiber, der mit einem ersten Sektor des nichtflüchtigen Speichersystems gekoppelt ist; und einen zweiten verteilten Analogtreiber, der mit einem zweiten Sektor des nichtflüchtigen Speichersystems gekoppelt ist, wobei der erste verteilte Analogtreiber und der zweite verteilte Analogtreiber mit der Vorspannungssteuerungsschaltung gekoppelt sind.
Vorrichtung gemäß Anspruch 1, wobei die Standbysteuerungsschaltung einen Hinweis darauf bereitstellt, dass sich die Vorrichtung in einem Standbymodus befindet, falls über mindestens drei Taktzyklen des nichtflüchtigen Speichersystems keine Leseanforderung vorliegt.
Vorrichtung gemäß Anspruch 1, wobei das nichtflüchtige Speichersystem eine Ladungseinfangs-Speichervorrichtung beinhaltet.
Vorrichtung gemäß Anspruch 1, wobei das nichtflüchtige Speichersystem eine Silizium-Oxid-Nitrid-Oxid-Silizium-Speichervorrichtung (SONOS-Speichervorrichtung) beinhaltet.
Ein Verfahren, das Folgendes beinhaltet: Detektieren eines Standbybetriebszustands eines nichtflüchtigen Speichersystems; Detektieren, dass sich das nichtflüchtige Speichersystem nicht in einem Aufwachmodus befindet; und Reduzieren der Vorspannungsströme, die den Treibern des nichtflüchtigen Speichersystems als Reaktion auf das Detektieren des Standbybetriebszustands bereitgestellt werden.
Verfahren gemäß Anspruch 8, wobei das Reduzieren der Vorspannungsströme, die Treiberschaltungen bereitgestellt werden, Folgendes beinhaltet: Reduzieren eines ersten Vorspannungsstroms, der einem Frequenzoszillator bereitgestellt wird; Reduzieren eines zweiten Vorspannungsstroms, der den verteilten Analogtreibern bereitgestellt wird; und Reduzieren eines dritten Vorspannungsstroms, der den Spannungstreibern von Lesepfadschaltungen des nichtflüchtigen Speichersystems bereitgestellt wird.
Verfahren gemäß Anspruch 8, das ferner Folgendes beinhaltet: Detektieren einer Leseanweisung, die auf Daten von dem nichtflüchtigen Speichersystem zugreift; und Erhöhen der Vorspannungsströme, die den Treibern des nichtflüchtigen Speichersystems als Reaktion auf das Detektieren der Leseanweisung bereitgestellt werden.
Verfahren gemäß Anspruch 10, wobei das Erhöhen der Vorspannungsströme, die den Treibern des nichtflüchtigen Speichersystems bereitgestellt werden, das Erhöhen eines Frequenzvorspannungsstroms an einen Frequenzoszillator beinhaltet, um eine Frequenz eines Ausgangs des Frequenzoszillators zu erhöhen, wobei das Erhöhen der Frequenz von dem Frequenzoszillator den Strom erhöht, der den Lesepfadschaltungen des nichtflüchtigen Speichersystems bereitgestellt wird.
Verfahren gemäß Anspruch 10, wobei das Erhöhen der Vorspannungsströme an Treiberschaltungen des nichtflüchtigen Speichersystems das Erhöhen des Stroms an einen Analogtreiber des nichtflüchtigen Speichersystems beinhaltet.
Verfahren gemäß Anspruch 8, das ferner Folgendes beinhaltet: Detektieren einer Anweisung zum Aufwachen aus einem Schlafzustand; und Erhöhen der Vorspannungsströme an Treiberschaltungen des nichtflüchtigen Speichersystems als Reaktion auf das Detektieren der Anweisung zum Aufwachen aus dem Schlafzustand.
Verfahren gemäß Anspruch 8, wobei das nichtflüchtige Speichersystem eine Ladungseinfangs-Speichervorrichtung beinhaltet.
Verfahren gemäß Anspruch 8, wobei das nichtflüchtige Speichersystem eine Silizium-Oxid-Nitrid-Oxid-Silizium-Speichervorrichtung (SONOS-Speichervorrichtung) beinhaltet.
Ein System, das Folgendes beinhaltet: ein nichtflüchtiges Speichersystem, das eine Vielzahl von Treibern beinhaltet; und eine Standbysteuerungsschaltung, die mit dem nichtflüchtigen Speichersystem gekoppelt ist, wobei die Standbysteuerungsschaltung Folgendes beinhaltet: eine Standbydetektionsschaltung, um zu detektieren, dass sich das nichtflüchtige Speichersystem in einem Standbyzustand befindet; und eine Vorspannungssteuerungsschaltung, die mit der Standbydetektionsschaltung gekoppelt ist, um der Vielzahl von Treibern des nichtflüchtigen Speichersystems in einem Standbymodus als Reaktion auf eine Bestimmung, dass sich das nichtflüchtige Speichersystem in einem Standbyzustand befindet, Vorspannungsströme bereitzustellen.
System gemäß Anspruch 16, wobei das System ferner eine Aufwachdetektionsschaltung beinhaltet, um zu detektieren, dass sich das nichtflüchtige Speichersystem in einem Aufwachmodus befindet, wobei die Vorspannungssteuerungsschaltung der Vielzahl von Treibern des nichtflüchtigen Speichersystems in einem Aktivmodus als Reaktion auf das Detektieren, dass sich das nichtflüchtige Speichersystem in einem Wachzustand befindet, Vorspannungsströme bereitstellt.
System gemäß Anspruch 16, wobei das System ferner Folgendes beinhaltet: einen ersten verteilten Analogtreiber, der mit einem ersten Sektor des nichtflüchtigen Speichersystems gekoppelt ist; und einen zweiten verteilten Analogtreiber, der mit einem zweiten Sektor des nichtflüchtigen Speichersystems gekoppelt ist, wobei der erste verteilte Analogtreiber und das zweite verteilte Analogsystem mit der Vorspannungssteuerungsschaltung gekoppelt sind.
System gemäß Anspruch 16, wobei das nichtflüchtige Speichersystem eine Ladungseinfangs-Speichervorrichtung beinhaltet.
System gemäß Anspruch 16, wobei das nichtflüchtige Speichersystem eine Silizium-Oxid-Nitrid-Oxid-Silizium-Speichervorrichtung (SONOS-Speichervorrichtung) beinhaltet.