DE112011102071B4 - Strukturen integrierter Schaltkreise und Verfahren zum Bilden einer Struktur integrierter Schaltkreise - Google Patents

Strukturen integrierter Schaltkreise und Verfahren zum Bilden einer Struktur integrierter Schaltkreise Download PDF

Info

Publication number
DE112011102071B4
DE112011102071B4 DE112011102071.6T DE112011102071T DE112011102071B4 DE 112011102071 B4 DE112011102071 B4 DE 112011102071B4 DE 112011102071 T DE112011102071 T DE 112011102071T DE 112011102071 B4 DE112011102071 B4 DE 112011102071B4
Authority
DE
Germany
Prior art keywords
circuits
integrated circuit
layer
structures
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112011102071.6T
Other languages
English (en)
Other versions
DE112011102071T5 (de
Inventor
Alvin J. Joseph
Alan B. Botula
James A. Slinkman
Randy L. Wolf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE112011102071T5 publication Critical patent/DE112011102071T5/de
Application granted granted Critical
Publication of DE112011102071B4 publication Critical patent/DE112011102071B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

Struktur integrierter Schaltkreise, aufweisend: eine Siliciumsubstratschicht (102) mit hohem spezifischem Widerstand, welche Grabengitterstrukturen (106) aufweist, die eine Implantation (108) ionischer Verunreinigungen (109) auf einer Oberfläche der Grabengitterstrukturen (106) aufweisen; eine Oxidschicht (110), die auf der Siliciumsubstratschicht (102) mit hohem spezifischem Widerstand aufgebracht und mit ihr verbunden ist, wobei die Oxidschicht (110) die Grabengitterstrukturen füllt; und eine Schaltungsschicht, die auf der Oxidschicht (110) aufgebracht und mit ihr verbunden ist, wobei die Schaltungsschicht Gruppen aktiver Schaltkreise (112) aufweist, die durch passive Strukturen (114) voneinander getrennt sind, wobei die Grabengitterstrukturen (106) zwischen den Gruppen der aktiven Schaltkreise (112) und unterhalb der passiven Strukturen (114) platziert sind, wenn die Struktur integrierter Schaltkreise in einer Ansicht von oben betrachtet wird, wobei die Schaltungsschicht ein oberer Bereich der Struktur integrierter Schaltkreise ist und die Siliciumsubstratschicht (102) ein unterer Bereich der Struktur integrierter Schaltkreise ist.

Description

  • HINTERGRUND
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf ein Verfahren, eine Struktur integrierter Schaltkreise und eine Entwurfsstruktur (design structure), die eine Silicium-auf-Isolator-Schaltung (silicon-on-insulator circuitry, SOI-Schaltung) mit hoher Bandbreite verwenden und insbesondere auf Ausführungsformen, die eine Ionenimplantation verwenden, die in Kombination mit Gittergräben um die aktiven Strukturen ausgebildet wird, um die Ausbildung einer Ladungsschicht zwischen einem Wafer und einer Oxidschicht zu beseitigen.
  • Beschreibung des Stands der Technik
  • Wie in ”Identification of RF Harmonic Distortion an Si Substrates and its Reduction Using a Trap-Rich Layer” von Kern, et al. (IEEE, 2008) erläutert wird, nachfolgend als ”Kerr” bezeichnet, sind Siliciumsubstrate mit hohem spezifischem Widerstand (high-resistivity silicon substrates, HRS-Substrate) aufgrund ihrer geringeren Substratverluste und -kopplungen vielversprechend für Hochfrequenzanwendungen (HF-Anwendungen, radio frequency (RF) applications), wodurch HF-Übertragungsschalter für Mobilfunk auf Silicium-auf-Isolator mithilfe von HRS-Trägerwafern ermöglicht werden. Die Dünnfilmstrukturen von Silicium-auf-Isolator verwenden Substrate, die einen sehr hohen spezifischen Widerstand (von 1 kΩ × cm oder mehr) haben, was eine hohe Isolierung und niedrige Verluste bereitstellt und die Möglichkeit eines Latch-Up in Anwendungen mit hoher Bandbreite, wie zum Beispiel einer HF-Schaltung, verringert.
  • Wie in Kerr erläutert, hat ein Siliciumsubstrat mit hohem spezifischem Widerstand einen spezifischen Widerstand von ungefähr 1 kΩ × cm oder höher, was einem Dotierungsniveau von 1 × 1013 cm–3 oder niedriger entspricht. Aufgrund dieses niedrigen Dotierungsniveaus kann sogar eine kleine Menge an ortsfester Oxidladung oder eine an der Grenzfläche anhaftende Ladung die Bandverbiegung an der Grenzfläche stark beeinträchtigen. Eine Si-SiO2-Grenzfläche hat in der Nähe der Grenzfläche eine ortsfeste Oxidladung, die stark genug ist die Si-Oberfläche umzukehren. Die als parasitäre leitfähige Schicht bezeichnete Umkehrschicht macht die erwarteten Vorteile beim Substratverlust und der Substratkopplung teilweise hinfällig.
  • Im Unterschied zu einigen Verbindungshalbleitern hat die Siliciumgrenzfläche keine hohe Konzentration an Grenzflächenhaftstellen, welche das Fermi-Niveau an der Oberfläche festlegen, wodurch dies der Grund ist, warum Silicium zweckmäßig ist für Metalloxidhalbleitereinheiten (metal oxide semiconductor devices, MOS-Einheiten). Genau wie eine MOS-Einheit verändert ein angelegtes elektrisches Feld außerdem auch die Bandverbiegung und den Zustand der Oberflächenladung, oder in anderen Worten die Kapazität hängt von der Spannung ab, was die Ursache für eine harmonische Verzerrung sein kann.
  • Wenn die Frequenz der Spannungswelle größer ist als der Kehrwert der dielektrischen Erholungszeit des Majoritätsladungsträgers oder ungefähr 10 MHz für das HRS, sollte man erwarten können, dass dann die Ladungsträger nicht antworten können. Wenn jedoch die gesamte Grenzfläche umgekehrt wird, können sich danach die Ladungsträger seitlich entlang der Grenzfläche bewegen und ihre Reaktionszeit ist schnell genug, um dem HF-Signal zu folgen.
  • Die mögliche Ausbildung einer Ladungsschicht am Trägerwafer/an der Oxidgrenzfläche ist daher ein Nebenprodukt bei der Verwendung von HRS-Substraten. Die ortsfesten Oxid- und Grenzflächenladungen induzieren eine parasitäre Oberflächenladungsschicht, welche eine Elektronenumkehrschicht ist. Diese Ladungsschicht verringert in hohem Maße den wirksamen Substratwiderstand (auf eine Größenordnung von 50 Ω × cm). Die Ladungsschicht kann außerdem verursachen, dass sich der wirksame Substratwiderstand in Abhängigkeit von der Wechselspannung (AC) auf der Oberseite des Wafers verändert, was ein nichtlineares Verhalten in jedem Schaltkreis verursacht. Es stellte sich heraus, dass die Auswirkung dieser Ladungsschicht hohe Verluste, eine niedrige Isolierung und eine geringe Linearität verursacht.
  • Die Veröffentlichung von Kerr erläutert einige Lösungen für das Problem der auftretenden Ladungsschicht und des Trägerwafers/der Oxidgrenzfläche. Kerr stellt insbesondere eine haftstellenreiche Schicht bereit, welche die vom HRS-Substrat verursachte harmonische Verzerrung wesentlich verringert. Andere von Kerr erwähnte Lösungen umfassen das Hinzufügen einer Abschirmschicht unter den Übertragungsleitungen mithilfe eines GaAs-Substrats oder eines Silicium-auf-Saphir-Substrats (silicon an sapphire (SOS) substrate) oder der Ausbildung eines herkömmlichen SOI-Substrats und dem nachfolgenden Entfernen des Trägerwafers und dem Ersetzen desselben durch eine haftstellenreiche Schicht. Solche Lösungen sind jedoch sehr teuer und in standardmäßigen Fertigungsumgebungen schwierig auszuführen. Die „Indentification of RF Harmonic Distortion an Si Substrates and its Reduction Using a Trap-Rich Layer” offenbart eine harmonische Verzerrung von Radio-Frequenz-Signalen in verschiedenen Wellenleiterstrukturen in Siliziumsubstraten (KERR, D. C. [u. a.]: Indentification of RF Harmonic Distortion an Si Substrates and its Reduction Using a Trap-Rich Layer. In IEEE 2008, S. 151–154).
  • In der US 7 161 450 B2 ist eine Mikrowelle-Leitung offenbart, die ein Substrat mit hohem spezifischem Wiederstand, eine erste dielektrische Schicht, eine zweite dielektrische Schicht aufweist, die verschiedene Zusammensetzungen aufweisen. Die Mikrowelle-Leitung aufweist ferner eine strukturierte Metallschicht auf dem Substrat, wobei sich wenigstens die erste dielektrische Schicht zwischen dem Substrat und der strukturierten Metallschicht befindet.
  • In der US 2010/0 035 370 A1 ist einen Halbleiterchip offenbart, das einen Transceiver, eine Antenne und einen Receiver aufweist. In der US 6 429 502 B1 ist ein neuer isolierender RF Schutzring offenbart, der ein Grab aufweist. In der US 5 773 151 A ist ein halbisolierendes Substrat offenbart, das ein mit einem halbisolierenden Material gebundenes Siliziumgerät aufweist. In der US 2009/0 321 873 A1 ist ein strukturiertes Substrat offenbart, wobei Geräte auf einer Oberfläche des Substrats ausgebildet sind, die vergleichbare Eigenschaften als auf einer Oberfläche des Substrats mit hohem Wiederstand ausgebildete Geräte haben.
  • Die US 2010/0 052 053 A1 offenbart eine Halbleiterstruktur. Die Halbleiterstruktur weist eine aktive Halbleiterschicht, ein Halbleitergerät mit einem auf der aktiven Halbleiterschicht angeordneten Gate, ein Drain-, ein Source- und ein Kanalgebiet in der aktiven Halbleiterschicht, eine Isolator-Schicht, wobei eine erste Seite der Isolator-Schicht an die aktive Halbleiterschicht angrenzt, ein Substrat, das an eine zweite Seite der Isolator-Schicht angrenzt, und einen Körperkontakt unter dem Körper/Kanalgebiet und der Isolator-Schicht.
  • Die US 6 429 502 B1 offenbart eine Technologie zum Isolieren von Silizium-auf-Isolator Halbleiterschaltkreisen und von Radiofrequenzsignalen in den Silizium-auf-Isolator Halbleiterschaltkreisen.
  • Die US 5 773 151 A offenbart einen gebondeten Wafer mit einer halbisolierenden Schicht für Reduzierung von Verlusten und Überlagerung bei hohen Frequenzen.
  • Die US 2009/0 321 873 A1 betrifft Substrate, die so strukturiert sind, dass in einer oberen Schicht derselben ausgebildete Vorrichtungen Eigenschaften aufweisen, die denen der gleichen Vorrichtungen ähnlich sind, welche in einem standardmäßigen Hochwiderstands-Substrat ausgebildet sind, und Verfahren zum Herstellen solcher Substrate.
  • KURZDARSTELLUNG
  • Die der Erfindung zugrunde liegende Aufgabe wird jeweils mit den Merkmalen der unabhängigen Patentansprüche gelöst. Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen angegeben.
  • Um die vorgenannten Probleme zu lösen, weist eine beispielhafte Ausführungsform in der vorliegenden Beschreibung eine Struktur integrierter Schaltkreise auf, die eine Siliciumsubstratschicht mit hohem spezifischem Widerstand (HRS-Substratschicht) umfasst, welche Grabengitterstrukturen und eine Implantation ionischer Verunreinigungen aufweist. Eine vergrabene Oxidschicht (buried oxide layer, BOX-Schicht) wird auf der HRS-Substratschicht angebracht und mit ihr verbunden und die BOX-Schicht füllt auch die Grabengitterstrukturen. Auf der vergrabenen Isolatorschicht wird außerdem eine Schaltungsschicht angebracht und mit ihr verbunden. Die Schaltungsschicht weist Gruppen aktiver Schaltkreise auf, die durch passive Strukturen voneinander getrennt sind. Die Grabengitterstruktur wird zwischen den Gruppen der aktiven Schaltkreise angebracht, wenn die Struktur integrierter Schaltkreis aus einer Ansicht von oben betrachtet wird (wobei die Schaltungsschicht ein willkürlicher „oberer Bereich” der Struktur integrierter Schaltkreise ist und das HRS-Substrat ein willkürlicher „unterer Bereich” der Struktur integrierter Schaltkreise ist). Daher befinden sich diese Grabengitterstrukturen unterhalb der passiven Strukturen aber nicht unterhalb der Gruppen der Schaltkreise, wenn die Struktur integrierter Schaltkreise in einer Ansicht von oben betrachtet wird.
  • Eine andere Struktur integrierter Schaltkreise weist in der vorliegenden Beschreibung eine Siliciumsubstratschicht auf, die Grabenstrukturen und eine Implantation ionischer Verunreinigungen aufweist. Auf der Siliciumsubstratschicht wird außerdem eine Isolatorschicht angebracht und mit ihr verbunden. Die Isolatorschicht füllt auch die Grabenstrukturen. Auf der vergrabenen Isolatorschicht wird eine Schaltungsschicht angebracht und mit ihr verbunden. Die Schaltungsschicht weist Gruppen aktiver Schaltkreise auf, die durch passive Strukturen voneinander getrennt sind. Die Grabenstrukturen werden zwischen den Gruppen aktiver Schaltkreise platziert, wenn die Struktur integrierter Schaltkreise in der Ansicht von oben betrachtet wird. Folglich sind die Grabenstrukturen unter den passiven Strukturen und sie sind nicht unter den Gruppen der Schaltkreise, wenn die Struktur integrierter Schaltkreise in der Ansicht von oben betrachtet wird.
  • In der vorliegenden Beschreibung werden bei einer Ausführungsform eines beispielhaften Verfahrens für das Ausbilden einer Struktur integrierter Schaltkreise Grabengitterstrukturen in einer HRS-Substratschicht gestaltet und eine Implantation ionischer Verunreinigungen wird in die HRS-Substratschicht implantiert. Das Verfahren bildet eine BOX Schicht auf der HRS-Substratschicht und in den Grabengitterstrukturen und bildet eine Schaltungsschicht auf der vergrabenen Isolatorschicht. Die Schaltungsschicht weist Gruppen aktiver Schaltkreise auf, die durch passive Strukturen voneinander getrennt sind. Die Grabengitterstrukturen werden in einer Position zwischen den Gruppen aktiver Schaltkreise gestaltet, wenn die Struktur integrierter Schaltkreise in der Ansicht von oben betrachtet wird. Folglich sind die Grabengitterstrukturen unter den passiven Strukturen und sie sind nicht unter den Gruppen der Schaltkreise, wenn die Struktur integrierter Schaltkreis in der Ansicht von oben betrachtet wird.
  • In der vorliegenden Beschreibung wird bei einer Ausführungsform eine Entwurfsstruktur durch ein maschinenlesbares Medium für das Entwerfen, Fertigen oder Prüfen eines integrierten Schaltkreises materiell verkörpert. Die Entwurfsstruktur weist eine Struktur integrierter Schaltkreise auf, die eine Siliciumsubstratschicht umfasst, welche Grabenstrukturen und eine Implantation ionischer Verunreinigungen aufweist. Auf der Siliciumsubstratschicht wird außerdem eine Isolatorschicht angebracht und mit ihr verbunden. Die Isolatorschicht füllt die Grabenstrukturen. Auf der vergrabenen Isolatorschicht wird eine Schaltungsschicht angebracht und mit ihr verbunden. Die Schaltungsschicht weist Gruppen aktiver Schaltkreise auf, die durch passive Strukturen voneinander getrennt sind. Die Grabenstrukturen werden zwischen den Gruppen aktiver Schaltkreise platziert, wenn die Struktur integrierter Schaltkreise in der Ansicht von oben betrachtet wird. Folglich sind die Grabenstrukturen unter den passiven Strukturen und sie sind nicht unter den Gruppen der Schaltkreise, wenn die Struktur integrierter Schaltkreis in der Ansicht von oben betrachtet wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische Schnittzeichnung einer Struktur integrierter Schaltkreise gemäß Ausführungsformen der vorliegenden Beschreibung;
  • 2 ist eine schematische Schnittzeichnung einer Struktur integrierter Schaltkreise gemäß Ausführungsformen der vorliegenden Beschreibung;
  • 3 ist eine schematische Schnittzeichnung einer Struktur integrierter Schaltkreise gemäß Ausführungsformen der vorliegenden Beschreibung;
  • 4 ist eine schematische Ansicht von oben einer Struktur integrierter Schaltkreise gemäß Ausführungsformen der vorliegenden Beschreibung;
  • 5 ist eine schematische vergrößerte Ansicht einer der in 4 dargestellten Strukturen;
  • 6 ist ein Flussdiagramm, das Verfahrensschritte in Ausführungsformen von Verfahren der vorliegenden Beschreibung darstellt;
  • 7 ist eine schematische Schnittzeichnung einer Hardwarestruktur gemäß Ausführungsformen der vorliegenden Beschreibung; und
  • 8 ist ein Blockschaltbild eines beispielhaften Entwurfsflusses gemäß Ausführungsformen der vorliegenden Beschreibung.
  • DETAILLIERTE BESCHREIBUNG
  • Wie oben erwähnt, ist die mögliche Ausbildung einer Ladungsschicht am Trägerwafer/an der Oxidgrenzfläche ein Nebenprodukt bei der Verwendung von HRS-Substraten. Um dieses Problem zu lösen, verwenden die Ausführungsformen in der vorliegenden Beschreibung für das Beseitigen der Ladungsschicht eine Ionenimplantation und eine Gittergrabenbildung, um auf diese Weise die Notwendigkeit zu beseitigen, auf teurere Alternativen zurückgreifen zu müssen. Durch die Anwendung einer Ionenimplantation im ganzen Wafer und der Ausbildung eines Gitters von Gräben zwischen den aktiven Einheiten (und unter den passiven Einheiten) beseitigen die Ausführungsformen der vorliegenden Beschreibung die in Kerr beschriebene Ladungsschicht.
  • Wie im Schritt 200 des Flussdiagramms in 6 beschrieben und schematisch in 1 gezeigt, wird insbesondere in den beispielhaften Verfahren der vorliegenden Beschreibung eine Struktur integrierter Schaltkreise ausgebildet, indem in einer HRS-Substratschicht 102 Grabengitterstrukturen 106 gestaltet werden. Das Substrat 102 kann jedes geeignete Isolierungsmaterial aufweisen, wie zum Beispiel einen Wafer, keramisches Material, einen Isolator, Siliciummaterial usw. Die HRS-Substratschicht 102 hat einen spezifischen Widerstand, der größer als 1 kΩ × cm ist. Wenn erwünscht, kann das Substrat 102 eine oder mehrere dotierte Muldenbereiche umfassen.
  • Die Grabengitterstrukturen 106 werden ausgebildet, indem zuerst eine beliebige Art einer Maskierungsstruktur 104 (wie zum Beispiel ein Fotolack, Hartmaske aus Nitrid usw.) ausgebildet und gestaltet wird, um die Gitterstruktur zu definieren. Nachfolgend wird ein Materialentfernungsprozess (wie zum Beispiel ein reaktives Ionenätzen usw.), der selektiv für das Material des Substrats 102 ist, durch die Maske 104 ausgeführt, um das Material aus den Grabenbereichen 106 zu entfernen. Die Maske 104 wird danach mithilfe eines Spülprozesses entfernt, der das Substrat 102 nicht beeinträchtigt.
  • Wie in 2 und in Schritt 202 von 6 gezeigt, wird mit den Verfahren der vorliegenden Beschreibung eine ionische Verunreinigung 109 in die HRS-Substratschicht 102 implantiert, um eine Implantation 108 ionischer Verunreinigungen im Substrat 102 zu erzeugen. Die Implantation 108 ionischer Verunreinigungen weist jedes geeignete Ion auf, das aus Materialien wie Argon, Kohlenstoff, Bor usw. erzeugt und mit jedem geeigneten Energieniveau und jeder geeigneten Konzentration implantiert wird, die in Abhängigkeit vom speziellen herzustellenden Produkt variieren können.
  • In Schritt 204 (6), und wie in 3 gezeigt, bildet das Verfahren auf der HRS-Substratschicht 102 und in den Grabengitterstrukturen 106 eine vergrabene Oxidschicht (BOX-Schicht) 110 aus. Die BOX-Schicht 110 ist ein Dielektrikum (Isolator) und kann zum Beispiel entweder aus einer trockenen Sauerstoffumgebung oder durch Dampf erzeugt werden. Alternativ kann das Dielektrikum 110 auch ausgebildet (erzeugt oder abgeschieden) werden, indem einer von vielen Kandidaten eines Materials mit einer hohen dielektrischen Konstanten (hohes k) verwendet wird, die aktuell zur Verfügung stehen, einschließlich, ohne darauf beschränkt zu sein, Siliciumnitrid, Siliciumoxinitrid, ein Stapel von Gate-Dielektrika aus SiO2 und Si3N4 sowie Metalloxide wie Tantaloxid. Die Dicke des Isolators 110 kann bedingt durch die erforderliche Leistungsfähigkeit der Einheit variieren.
  • In Schritt 206 in 6, und wie in 3 gezeigt, bilden die Verfahren in der vorliegenden Beschreibung eine Schaltungsschicht auf der vergrabenen Isolatorschicht 110. Die Schaltungsschicht weist Gruppen aktiver Schaltkreise 112 auf, die durch passive Strukturen 114 voneinander getrennt sind. Körperkontakte 116 zwischen den aktiven Steuerkreisen 112 und dem Substrat 102 können dazu verwendet werden, um den Körper der Einheit elektrisch mit einem festen Potenzial zu verbinden, um dadurch einen Effekt wechselnder Körperpotenziale (floating body effect) zu vermeiden. Die Ausbildungsprozesse für diese Strukturen sind dem Fachmann bekannt, wie zum Beispiel aus der US 2010/0 052 053 A1 deutlich hervorgeht, deren vollständige Offenbarung hierin durch Bezugnahme vollinhaltlich aufgenommen wird.
  • Die aktiven Schaltkreise 112 können jede beliebige Form einer Schaltung aufweisen, die von einem Zustand in einen anderen schaltet, um logische Funktionen (z. B. Transistoren) auszuführen, wie zum Beispiel Hochfrequenzschaltkreise (HF-Schaltkreise), Leistungsverstärkerschaltkreise, spannungsgesteuerte Oszillatorschaltkreise, Ringoszillatorschaltkreise, rauscharme Verstärkerschaltkreise, Mischschaltkreise, Schaltkreise für Digital-Analog-Wandler und Schaltkreise für Analog-Digital-Wandler. Im Allgemeinen schalten die passiven Strukturen 114 Zustände nicht um und können zum Beispiel Widerstände, Kondensatoren, Drosseln usw. aufweisen.
  • Die 4 und 5 zeigen die Struktur integrierter Schaltkreise aus einer Ansicht von oben, wobei die Schaltungsschicht ein willkürlicher „oberer Bereich” der Struktur integrierter Schaltkreise ist und das HRS-Substrat 102 ein willkürlicher „unterer Bereich” der Struktur integrierter Schaltkreise ist. Wie es deutlicher in den von oben gezeigten Schaubildern der 4 und 5 zu sehen ist, (wo die BOX-Schicht 110 in einer halb transparenten Weise dargestellt wird, um die darunterliegenden Gräben leichter sehen zu können,) werden die Grabengitterstrukturen 106 in Schritt 200 so gestaltet, dass sie zwischen den nachfolgend ausgebildeten Gruppen der aktiven Schaltkreise 112 platziert werden. 5 ist eine erweiterte (vergrößerte) Ansicht eines Teils des Grabengitters, die anzeigt, dass die Struktur eine Anzahl von verschiedenen Gräben 118 aufweist, die durch Seitenwände 120 voneinander getrennt sind.
  • Auf diese Weise liegen die Grabengitterstrukturen 106 unter den passiven Strukturen 114, aber sie liegen nicht unter den Gruppen der aktiven Schaltkreise 112, wenn die Struktur integrierter Schaltkreise aus einer Ansicht von oben betrachtet wird und die Grabengitterstrukturen 106 sind so gestaltet, dass sie die Gruppen der aktiven Schaltkreise 112 umgeben, wenn die Struktur integrierter Steuerkreise aus einer Ansicht von oben betrachtet wird.
  • Wie oben in Kerr erwähnt, kann aufgrund des niedrigen Dotierungsniveaus der HRS-Substrate auch schon eine geringe Menge einer ortsfesten Oxidladung oder einer an der Grenzfläche anhaftenden Ladung die Bandverbiegung an der Grenzfläche zwischen dem BOX und dem Substrat stark beeinträchtigen. Eine Si-SiO2-Grenzfläche hat in der Nähe der Grenzfläche eine ortsfeste Oxidladung, die stark genug ist die Si-Oberfläche umzukehren. Die mögliche Ausbildung einer Ladungsschicht am Trägerwafer/an der Oxidgrenzfläche ist folglich ein Nebenprodukt bei der Verwendung von HRS-Substraten. Die ortsfesten Oxid- und Grenzflächenladungen induzieren eine parasitäre leitfähige Oberflächenschicht, welche eine Elektronenumkehrschicht ist. Die Umkehrschicht macht die erwarteten Vorteile beim Substratverlust und der Substratkopplung teilweise hinfällig. Viele Lösungen wurden vorgeschlagen, um diese Situation zu lösen; diese Lösungen sind jedoch teuer und in standardmäßigen Fertigungsumgebungen schwierig umzusetzen.
  • Daher verwenden die Ausführungsformen der vorliegenden Beschreibung für das Beseitigen der Ladungsschicht eine Ionenimplantation und einen Gittergraben, um auf diese Weise die Notwendigkeit zu beseitigen, auf teurere Alternativen zurückgreifen zu müssen. Durch die Anwendung einer Ionenimplantation im ganzen Wafer und der Ausbildung eines Gitters von Gräben zwischen den aktiven Einheiten (und unter den passiven Einheiten), beseitigen die Ausführungsformen der vorliegenden Beschreibung die in Kerr beschriebene Ladungsschicht, um die Entwurfsziele für HF-Funktionen wie zum Beispiel Hochleistungsschalter zu erreichen. Die Ausführungsformen der vorliegenden Beschreibung sind zweckmäßig in zahlreichen Hochgeschwindigkeitsanwendungen, wie zum Beispiel bei Leistungsverstärkern (power amplifiers, PAs), spannungsgesteuerten Oszillatoren (voltage control oscillators, VCOs), Ringoszillatoren (ring oscillators, ROs), rauscharmen Verstärkern (low noise amplifiers, LNAs), Mischern, Digital-Analog-Wandlern (digital to analog converters, DACs) und Analog-Digital-Wandlern (analog to digital converters, ADCs). Die bei den Ausführungsformen der vorliegenden Beschreibung ausgeführte Grabenbildung wird auch dazu verwendet, um die Schaltkreisblockfunktionen voneinander zu isolieren.
  • In 7 wird eine charakteristische Hardwareumgebung für die Durchführung der Ausführungsformen der Erfindung dargestellt. Diese schematische Zeichnung zeigt eine Hardwarekonfiguration eines Informationsverarbeitungs-/Computersystems gemäß den Ausführungsformen der Erfindung. Das System weist mindestens einen Prozessor oder eine zentrale Verarbeitungseinheit (central processing unit, CPU) 10 auf. Die CPUs 10 sind über den Systembus 12 mit verschiedenen Einheiten verbunden, wie zum Beispiel einem Arbeitsspeicher (random access memory, RAM) 14, einem Nur-Lese-Speicher (read-only memory, ROM) 16 und einem Eingangs-/Ausgangsadapter (E/A-Adapter, input/output (I/O) adapter) 18. Der E/A-Adapter 18 kann mit Peripherieeinheiten, wie zum Beispiel Laufwerkeinheiten 11 und Bandeinheiten 13 oder anderen Programmspeichereinheiten verbunden werden, die für das System lesbar sind. Das System kann die Befehle gemäß der Erfindung auf den Programmspeichereinheiten lesen und diese Befehle befolgen, um die Vorgehensweise der Ausführungsformen der Erfindung auszuführen. Das System umfasst außerdem einen Adapter 19 für die Benutzeroberfläche, der eine Tastatur 15, eine Maus 17, einen Lautsprecher 24, ein Mikrofon 22 und/oder andere Benutzeroberflächeneinheiten, wie zum Beispiel eine (nicht dargestellte) berührungsempfindliche Bildschirmeinheit, mit dem Bus 12 verbindet, um die Benutzereingaben zu erfassen. Zusätzlich kann ein Übertragungsadapter 20 den Bus 12 mit einem Datenverarbeitungsnetzwerk 25 verbinden und ein Anzeigeadapter 21 verbindet den Bus 12 mit einer Anzeigeeinheit 23, die verkörpert werden kann als eine Ausgabeeinheit wie unter anderem zum Beispiel als ein Bildschirm, ein Drucker oder ein Sender.
  • Die Flussdiagramme und Blockschaltbilder in den Figuren veranschaulichen die Architektur, Leistungsmerkmale und den Betrieb möglicher Umsetzungen von Systemen, Verfahren und Computerprogrammprodukten gemäß zahlreicher Ausführungsformen der vorliegenden Erfindung. In dieser Hinsicht kann jeder Block der Flussdiagramme oder Blockschaltbilder ein Modul, Segment oder Teil eines Codes verkörpern, das ein oder mehrere ausführbare Befehle zur Umsetzung der festgelegten, logischen Funktion(en) umfasst. Es sollte auch beachtet werden, dass in einigen alternativen Umsetzungen die im Block angegebenen Funktionen in einer anderen als der in den Figuren angegebenen Reihenfolge ausgeführt werden. Zum Beispiel können zwei Blöcke, die nacheinander dargestellt sind, im Wesentlichen sogar gleichzeitig ausgeführt werden, oder manchmal können diese Blöcke, abhängig von den betroffenen Leistungsmerkmalen, auch in umgekehrter Reihenfolge ausgeführt werden. Es muss auch erwähnt werden, dass jeder Block der Blockschaltbilder und/oder der Flussdiagrammdarstellung und die Kombination von Blöcken in den Blockschaltbildern und/oder der Flussdiagrammdarstellung durch spezielle hardwaregestützte Systeme umgesetzt werden kann, welche die festgelegten Funktionen und Handlungen ausführen, oder durch Kombinationen von spezieller Hardware und Computeranweisungen.
  • Das oben beschriebene Verfahren wird in der Herstellung von Chips mit integrierten Schaltkreisen verwendet. Die gefertigten Chips mit integrierten Schaltkreisen können vom Hersteller in der Form von Rohwafern (das bedeutet als ein einziger Wafer, der mehrere gehäuselose Chips aufweist), als ein bloßer Chip (bare die) oder in einer von einem Gehäuse umgebenen Form ausgeliefert werden. Im letzten Fall wird der Chip in einem Gehäuse mit einem einzigen Chip (wie zum Beispiel einem Plastikträger mit Anschlüssen, die an einer Steuerplatine oder einem anderen übergeordneten Träger befestigt werden) oder in einem Gehäuse mit mehreren Chips montiert (wie zum Beispiel einem Keramikträger, der entweder auf einer oder auf beiden Oberflächen Anschlüsse oder vergrabene Anschlüsse aufweist). In jedem Fall wird der Chip danach mit anderen Chips, diskreten Schaltkreisbauteilen und/oder anderen Signalverarbeitungseinheiten vernetzt entweder als Teil (a) eines Zwischenprodukts wie zum Beispiel einer Hauptplatine oder (b) eines Endprodukts. Das Endprodukt kann jedes beliebige Produkt sein, das Chips mit integrierten Schaltkreisen umfasst und das von Spielzeugen und anderen Anwendungen im unteren Leistungsbereich bis hin zu fortgeschrittenen Computerprodukten reicht, die einen Bildschirm, eine Tastatur oder eine andere Eingabeeinheit und einen zentralen Prozessor aufweisen.
  • 8 zeigt ein Blockschaltbild eines beispielhaften Entwurfsflusses 800, der zum Beispiel in einem Logikentwurf für Halbleiter-ICs, einer Simulation, einem Test, einem Layout und einer Fertigung verwendet wird. Der Entwurfsfluss 800 umfasst Prozesse, Maschinen und/oder Mechanismen für das Verarbeiten der Entwurfsstrukturen oder -einheiten, um logische oder auf andere Weise funktionell gleichwertige Verkörperungen der Entwurfsstrukturen und/oder -einheiten zu erzeugen, die oben beschrieben wurden und in den [Figur oder Figuren einfügen, die den Entwurf verkörpern] gezeigt werden. Die durch den Entwurfsfluss 800 verarbeiteten und/oder erzeugten Entwurfsstrukturen können auf einem maschinenlesbaren Übertragungs- oder Speichermedium codiert werden, um Daten und/oder Befehle zu umfassen, die, wenn sie auf einem Datenverarbeitungssystem ausgeführt oder auf andere Weise verarbeitet werden, eine logisch, strukturell, mechanisch oder anderweitig funktionell gleichwertige Verkörperung der Hardwarebauteile, Schaltkreise, Einheiten oder Systeme erzeugen. Die Maschinen umfassen, ohne darauf beschränkt zu sein, alle Maschinen, die in einem Entwurfsprozess für integrierte Schaltkreise verwendet werden, wie zum Beispiel das Entwerfen, Herstellen oder Simulieren eines Schaltkreises, eines Bauteils, einer Einheit oder eines Systems. Maschinen können zum Beispiel Lithografiemaschinen, Maschinen und/oder Geräte zum Erzeugen von Masken (z. B. Elektronenstrahlschreiber), Computer oder Geräte zum Simulieren von Entwurfsstrukturen, beliebige Vorrichtungen, die in Fertigungs- oder Testprozessen verwendet werden, oder beliebige Maschinen für das Programmieren funktionell gleichwertiger Verkörperungen der Entwurfsstrukturen in einem beliebigen Medium sein (z. B. einer Maschine für das Programmieren eines Gate-Array).
  • Der Entwurfsfluss 800 kann in Abhängigkeit von der Art der zu entwerfenden Verkörperung variieren. Ein Entwurfsfluss 800 für den Aufbau eines anwendungsspezifischen IC (application specific IC, ASIC) kann sich zum Beispiel vom Entwurfsfluss 800 für den Entwurf eines Standardbauteils oder vom Entwurfsfluss 800 für das Umsetzen des Entwurfs in ein programmierbares Array unterscheiden, zum Beispiel ein programmierbares Gate-Array (programmable gate array, PGA) oder ein anwenderprogrammierbares Gate-Array (field programmable gate array, FPGA), die von Altera® Inc. oder Xilinx® Inc. angeboten werden.
  • 8 zeigt mehrere dieser Entwurfsstrukturen, einschließlich einer Eingangsentwurfsstruktur 820, die vorzugsweise von einem Entwurfsprozess 810 verarbeitet wird. Die Entwurfsstruktur 820 kann eine logische Simulationsentwurfsstruktur sein, die durch den Entwurfsprozess 810 erzeugt und verarbeitet wird, um eine logisch gleichwertige, funktionelle Verkörperung einer Hardwareeinheit herzustellen. Die Entwurfsstruktur 820 kann auch alternativ Daten und/oder Programmbefehle aufweisen, die, wenn sie durch den Entwurfsprozess 810 verarbeitet werden, eine funktionelle Verkörperung der physischen Struktur einer Hardwareeinheit erzeugen. Die Entwurfsstruktur 820 kann, unabhängig davon ob sie funktionelle oder strukturelle Entwurfsmerkmale verkörpert, mithilfe einer elektronischen computergestützten Gestaltung (electronic computer-aided design, ECAD) erzeugt werden, wie sie zum Beispiel durch einen Core-Entwickler/Designer umgesetzt wird.
  • Wenn die Entwurfsstruktur 820 auf einem maschinenlesbaren Datenübertragungsmedium, einem Gate-Array oder einem Speichermedium codiert wird, kann sie über ein oder mehrere Hardware- und/oder Softwaremodule im Entwurfsprozess 810 abgerufen oder verarbeitet werden, um ein elektronisches Bauteil, einen Schaltkreis, ein elektronisches oder logisches Modul, eine Vorrichtung, eine Einheit oder ein System zu simulieren oder anderweitig funktionell zu verkörpern, wie zum Beispiel solche, die in der/den [Figur oder Figuren einfügen, die den Entwurf verkörpern] gezeigt werden. Von daher kann die Entwurfsstruktur 820 Dateien oder andere Datenstrukturen aufweisen einschließlich eines natürlich lesbaren und/oder maschinenlesbaren Quellcodes, kompilierte Strukturen und mit Computern ausführbaren Codestrukturen, die, wenn sie von einem Datenverarbeitungssystem für Entwurf oder Simulation verarbeitet werden, Schaltkreise oder andere Stufen einer Hardwarelogikgestaltung simulieren oder anderweitig verkörpern. Diese Datenstrukturen können Entwurfsentitäten für Hardwarebeschreibungssprachen (hardware-description language, HDL) oder andere Datenstrukturen umfassen, die angepasst sind an und/oder kompatibel sind mit niedrigeren HDL-Entwurfssprachen, wie zum Beispiel Verilog und VHDL, und/oder höhere Entwurfssprachen, wie zum Beispiel C oder C++.
  • Der Entwurfsprozess 810 setzt Hardware- und/oder Softwaremodule ein und bindet sie ein für das Synthetisieren, Übersetzen oder anderweitige Verarbeiten eines funktionellen Entwurfs-/Simulationsäquivalents der Bauteile, Schaltkreise, Einheiten oder logischen Strukturen, die in der/den [Figur oder Figuren einfügen, die den Entwurf verkörpern] gezeigt werden, um eine Netzliste 880 zu erzeugen, die Entwurfsstrukturen wie zum Beispiel die Entwurfsstruktur 820 enthalten kann. Die Netzliste 880 kann zum Beispiel kompilierte oder anderweitig verarbeitete Datenstrukturen aufweisen, die eine Liste von Drähten, diskreten Bauteilen, logischen Gates, Steuerschaltkreisen, E/A-Einheiten, Modellen usw. verkörpern, welche die Verbindungen zu weiteren Bauteilen und Schaltkreisen in einem Entwurf integrierter Schaltkreise beschreiben. Die Netzliste 880 kann synthetisiert werden, indem ein iterativer Prozess verwendet wird, in welchem die Netzliste 880 in Abhängigkeit von Entwurfsfestlegungen und -parametern für die Einheit ein oder mehrere Male neu synthetisiert wird. Wie in der vorliegenden Beschreibung für weitere Arten von Entwurfsstrukturen beschrieben, kann die Netzliste 880 auf einem maschinenlesbaren Datenspeichermedium aufgezeichnet oder in einem programmierbaren Gate-Array programmiert werden. Das Medium kann ein nichtflüchtiges Speichermedium sein wie zum Beispiel ein magnetisches oder optisches Plattenlaufwerk, ein programmierbares Gate-Array, ein Kompaktflash oder andere Flash-Speicher. Zusätzlich oder als Alternative kann das Medium einen System- oder Zwischenspeicher, einen Pufferspeicher oder elektrisch oder optisch leitfähige Einheiten oder Materialien aufweisen, auf denen Datenpakete über das Internet oder ein anderes für den Netzwerkbetrieb geeignetes Mittel übertragen und zwischengespeichert werden können.
  • Der Entwurfsprozess 810 kann Hardware- und Softwaremodule für das Verarbeiten einer Vielfalt von Eingangsdatenstrukturtypen einschließlich der Netzliste 880 umfassen. Diese Datenstrukturtypen können zum Beispiel in den Bibliothekselementen 830 abgelegt werden und einen Satz an gemeinsam verwendeten Elementen, Schaltkreisen und Einheiten umfassen, einschließlich Modellen, Layouts und symbolischen Verkörperungen für eine gegebene Fertigungstechnologie (z. B. verschiedene Technologieknoten 32 nm, 45 nm, 90 nm usw.). Datenstrukturtypen können außerdem Entwurfsfestlegungen 840, Charakterisierungsdaten 850, Überprüfungsdaten 860, Entwurfsregeln 870 und Testdatendateien 885 umfassen, die Eingangstestmuster, Ausgangstestergebnisse und andere Testinformationen umfassen können. Der Entwurfsprozess 810 kann außerdem zum Beispiel standardmäßige mechanische Entwurfsprozesse wie unter anderem eine Belastungsanalyse, eine thermische Analyse, eine mechanische Ereignissimulation für Vorgänge wie Gießen, Formen und Pressformen usw. umfassen.
  • Ein Fachmann für mechanische Gestaltung weiß das Ausmaß der möglichen mechanischen Entwurfswerkzeuge und -anwendungen zu schätzen, die im Entwurfsprozess 810 verwendet werden, ohne vom Umfang und Erfindungsgedanken der Erfindung abzuweichen. Der Entwurfsprozess 810 kann auch Module für das Ausführen standardmäßiger Schaltkreisentwurfsprozesse umfassen, wie zum Beispiel eine Timing-Analyse, eine Überprüfung, eine Prüfung der Entwurfsregeln, Platzierungs- und Leitwegfunktionen usw.
  • Der Entwurfsprozess 810 setzt logische und physische Entwurfswerkzeuge, wie zum Beispiel HDL-Compiler und Aufbauwerkzeuge für Simulationsmodelle ein, und bindet diese zusammen mit einigen oder allen anderen dargestellten unterstützten Datenstrukturen mitsamt beliebigen zusätzlichen mechanischen Entwürfen oder Daten (wenn anwendbar) für das Verarbeiten der Entwurfsstruktur 820 ein, um eine zweite Entwurfsstruktur 890 zu erzeugen. Die Entwurfsstruktur 890 ist auf einem Speichermedium oder einem programmierbaren Gate-Array abgelegt in einem Datenformat, das für den Austausch von Daten mechanischer Einheiten und Strukturen verwendet wird (z. B. Informationen, die in einem IGES, DXF, Parasolid XT, JT, DRG oder jedem anderen Format gespeichert werden, das für das Speichern oder die Wiedergabe dieser mechanischen Entwurfsstrukturen geeignet ist).
  • Ähnlich wie die Entwurfsstruktur 820 weist die Entwurfsstruktur 890 eine oder mehrere Dateien, Datenstrukturen oder andere computercodierte Daten oder Befehle auf, die auf Übertragungs- oder Speichermedien abgelegt wurden und die, wenn sie von einem ECAD-System verarbeitet werden, eine logische oder anderweitig funktionell gleichwertige Form von einer oder mehreren Ausführungsformen der Erfindung sind, die in der/den [Figur oder Figuren einfügen, die den Entwurf verkörpern] gezeigt werden. Bei einer Ausführungsform kann die Entwurfsstruktur 890 ein kompiliertes ausführbares HDL-Simulationsmodell aufweisen, das die Einheiten funktionell simuliert, die in der/den [Figur oder Figuren einfügen, die den Entwurf verkörpern] gezeigt werden.
  • Die Entwurfsstruktur 890 kann auch ein Datenformat, das für den Austausch von Layoutdaten für integrierte Schaltkreise verwendet wird, und/oder ein symbolisches Datenformat einsetzen (z. B. Informationen, die in GDSII (GDS2), GL1, OASIS, Zuordnungsdateien oder jedem anderen beliebigen Format für das Speichern dieser Entwurfsdatenstrukturen gespeichert werden). Die Entwurfsstruktur 890 kann Informationen aufweisen, wie zum Beispiel symbolische Daten, Zuordnungsdateien, Testdatendateien, Entwurfsinhaltsdateien. Fertigungsdaten, Layoutparameter, Leitungen, Metallebenen, Durchkontaktierungen, Daten für das Führen durch die Herstellungslinie and alle anderen Daten, die für einen Hersteller oder andere Designer/Entwickler erforderlich sind, um eine Einheit oder Struktur zu fertigen, wie sie oben beschrieben wurde und in der/den [Figur oder Figuren einfügen, die den Entwurf verkörpern] gezeigt wird. Die Entwurfsstruktur 890 kann danach zu einer Stufe 895 weitergehen, wo zum Beispiel die Entwurfsstruktur 890 an die Fertigung übergeben wird (tape-out), für die Fertigung freigegeben wird, für eine Maskenfertigung freigegeben wird, an ein anderes Entwurfshaus gesendet wird, zurück an den Kunden gesendet wird usw.
  • Die in der vorliegenden Beschreibung verwendete Terminologie dient nur dem Zweck besondere Ausführungsformen zu beschreiben, und ist nicht als eine Einschränkung der Erfindung zu verstehen. Die Einzahlformen von „ein”, „eine”, „der”, „die” und „das” sind so zu verstehen, dass sie die Mehrzahlformen gleichermaßen umfassen, sofern der Kontext nicht eindeutig etwas anderes besagt. Außerdem sind die Begriffe „aufweisen” und/oder „aufweisend” so zu verstehen, dass sie, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein bestimmter Merkmale, ganzer Zahlen, Schritte, Funktionen, Bauteile und/oder Komponenten festlegen, aber nicht das Vorhandensein oder das Hinzufügen eines oder mehrerer anderer Merkmale, ganzer Zahlen, Schritte, Funktionen, Bauteile, Komponenten und/oder Gruppen davon ausschließen.
  • Die entsprechenden Strukturen, Materialien, Handlungen und Entsprechungen aller Mittel oder Schritt-plus-Funktion-Elemente in den nachfolgenden Patentansprüchen sind so zu verstehen, dass sie jede Struktur, jedes Material und jede Handlung für das Ausführen der Funktion in Verbindung mit anderen beanspruchten Elementen genau wie beansprucht umfassen. Die Beschreibung der vorliegenden Erfindung wurde zu Zwecken der Veranschaulichung und Beschreibung dargestellt, aber sie ist nicht als vollständig oder einschränkend für die Erfindung in der offenbarten Form zu verstehen. Für den Fachmann sind viele Veränderungen und Variationen offensichtlich, ohne vom Umfang und Erfindungsgedanken der Erfindung abzuweichen. Die Ausführungsform wurde mit dem Ziel ausgewählt und beschrieben, die Prinzipien der Erfindung und die praktische Anwendung am besten zu erläutern und es anderen Fachleuten zu ermöglichen, die Erfindung in verschiedenen Ausführungsformen mit vielfältigen Veränderungen zu verstehen, die für die speziell umzusetzende Verwendung geeignet sind.

Claims (20)

  1. Struktur integrierter Schaltkreise, aufweisend: eine Siliciumsubstratschicht (102) mit hohem spezifischem Widerstand, welche Grabengitterstrukturen (106) aufweist, die eine Implantation (108) ionischer Verunreinigungen (109) auf einer Oberfläche der Grabengitterstrukturen (106) aufweisen; eine Oxidschicht (110), die auf der Siliciumsubstratschicht (102) mit hohem spezifischem Widerstand aufgebracht und mit ihr verbunden ist, wobei die Oxidschicht (110) die Grabengitterstrukturen füllt; und eine Schaltungsschicht, die auf der Oxidschicht (110) aufgebracht und mit ihr verbunden ist, wobei die Schaltungsschicht Gruppen aktiver Schaltkreise (112) aufweist, die durch passive Strukturen (114) voneinander getrennt sind, wobei die Grabengitterstrukturen (106) zwischen den Gruppen der aktiven Schaltkreise (112) und unterhalb der passiven Strukturen (114) platziert sind, wenn die Struktur integrierter Schaltkreise in einer Ansicht von oben betrachtet wird, wobei die Schaltungsschicht ein oberer Bereich der Struktur integrierter Schaltkreise ist und die Siliciumsubstratschicht (102) ein unterer Bereich der Struktur integrierter Schaltkreise ist.
  2. Struktur integrierter Schaltkreise nach Anspruch 1, wobei die Siliciumsubstratschicht einen spezifischen Widerstand von mehr als 1 kΩ × cm aufweist.
  3. Struktur integrierter Schaltkreise nach Anspruch 1, wobei die Implantation ionischer Verunreinigungen Argon, Kohlenstoff und Bor aufweist.
  4. Struktur integrierter Schaltkreise nach Anspruch 1, wobei die aktiven Schaltkreise (112) Hochfrequenzschaltkreise, Leistungsverstärkerschaltkreise, spannungsgesteuerte Oszillatorschaltkreise, Ringoszillatorschaltkreise, rauscharme Verstärkerschaltkreise, Mischschaltkreise, Schaltkreise für Digital-Analog-Wandler und Schaltkreise für Analog-Digital-Wandler aufweisen.
  5. Struktur integrierter Schaltkreise nach Anspruch 1, wobei die Grabengitterstrukturen (106) die Gruppen aktiver Schaltkreise (112) umgeben, wenn die Struktur integrierter Schaltkreise in der Ansicht von oben betrachtet wird.
  6. Struktur integrierter Schaltkreise aufweisend: eine Siliciumsubstratschicht (102), die Grabenstrukturen (106) aufweist, die eine Implantation ionischer Verunreinigungen (109) auf einer Oberfläche der Grabenstrukturen (106) aufweisen; eine Isolatorschicht (110), die auf der Siliciumsubstratschicht (102) aufgebracht und mit ihr verbunden ist, wobei die Isolatorschicht (110) die Grabenstrukturen (106) füllt; und eine Schaltungsschicht, die auf der Isolatorschicht (110) angebracht und mit ihr verbunden ist, wobei die Schaltungsschicht Gruppen aktiver Schaltkreise (112) aufweist, die durch passive Strukturen (114) voneinander getrennt sind, wobei die Grabenstrukturen (106) zwischen den Gruppen der aktiven Schaltkreise unterhalb der passiven Strukturen (114) platziert (112) sind, wenn die Struktur integrierter Schaltkreise in einer Ansicht von oben betrachtet wird, wobei die Schaltungsschicht ein oberer Bereich der Struktur integrierter Schaltkreise ist und die Siliciumsubstratschicht (102) ein unterer Bereich der Struktur integrierter Schaltkreise ist.
  7. Struktur integrierter Schaltkreise nach Anspruch 6, wobei die Siliciumsubstratschicht einen spezifischen Widerstand von mehr als 1 kΩ × cm aufweist.
  8. Struktur integrierter Schaltkreise nach Anspruch 6, wobei die Implantation ionischer Verunreinigungen Argon, Kohlenstoff und Bor aufweist.
  9. Struktur integrierter Schaltkreise nach Anspruch 6, wobei die aktiven Schaltkreise (112) Hochfrequenzschaltkreise, Leistungsverstärkerschaltkreise, spannungsgesteuerte Oszillatorschaltkreise, Ringoszillatorschaltkreise, rauscharme Verstärkerschaltkreise, Mischschaltkreise, Schaltkreise für Digital-Analog-Wandler und Schaltkreise für Analog-Digital-Wandler aufweisen.
  10. Struktur integrierter Schaltkreise nach Anspruch 6, wobei die Grabenstrukturen (106) die Gruppen aktiver Schaltkreise (112) umgeben, wenn die Struktur integrierter Schaltkreise in der Ansicht von oben betrachtet wird.
  11. Verfahren zum Bilden einer Struktur integrierter Schaltkreise, aufweisend die Schritte: Gestalten (200) von Grabengitterstrukturen (106) in einer Siliciumsubstratschicht (102) mit hohem spezifischem Widerstand; Implantieren (202) einer Implantation ionischer Verunreinigungen (109) in die Oberfläche der Siliciumsubstratschicht mit hohem spezifischem Widerstand, die die Grabengitterstrukturen (106) aufweist; Ausbilden (204) einer Oxidschicht (110) auf der Siliciumsubstratschicht (102) mit hohem spezifischem Widerstand und in den Grabengitterstrukturen (106); und Ausbilden (206) einer Schaltungsschicht auf der vergrabenen Oxidschicht, wobei die Schaltungsschicht Gruppen aktiver Schaltkreise (112) aufweist, die durch passive Strukturen (114) voneinander getrennt sind, wobei die Grabengitterstrukturen (106) so gestaltet werden, dass die Grabengitterstrukturen (106) zwischen den Gruppen aktiver Schaltkreise (112) und unterhalb der passiven Strukturen (114) platziert sind, wenn die Struktur integrierter Schaltkreise in einer Ansicht von oben betrachtet wird, wobei die Schaltungsschicht ein oberer Bereich der Struktur integrierter Schaltkreise ist und das Siliciumsubstratschicht ein unterer Bereich der Struktur integrierter Schaltkreise ist.
  12. Verfahren nach Anspruch 11, wobei die Siliciumsubstratschicht einen spezifischen Widerstand von mehr als 1 kΩ × cm aufweist.
  13. Verfahren nach Anspruch 11, wobei die Implantation ionischer Verunreinigungen Argon, Kohlenstoff und Bor aufweist.
  14. Verfahren nach Anspruch 11, wobei die aktiven Schaltkreise Hochfrequenzschaltkreise, Leistungsverstärkerschaltkreise, spannungsgesteuerte Oszillatorschaltkreise, Ringoszillatorschaltkreise, rauscharme Verstärkerschaltkreise, Mischschaltkreise, Schaltkreise für Digital-Analog-Wandler und Schaltkreise für Analog-Digital-Wandler aufweist.
  15. Verfahren nach Anspruch 11, wobei die Grabengitterstrukturen (106) gestaltet werden, um die Gruppen aktiver Schaltkreise (112) zu umgeben, wenn die Struktur integrierter Schaltkreise in einer Ansicht von oben betrachtet wird.
  16. Verfahren zum Bilden einer Struktur integrierter Schaltkreise, aufweisend die Schritte: Gestalten (200) von Grabenstrukturen (106) in einer Siliciumsubstratschicht (102) mit hohem spezifischem Widersand; Implantieren (202) einer Implantation ionischer Verunreinigungen (109) in die Oberfläche der Siliciumsubstratschicht (102) mit hohem spezifischem Widerstand und in den Grabenstrukturen (106); Ausbilden (204) einer Isolatorschicht (110) auf der Siliciumsubstratschicht (102) mit hohem spezifischen Widerstand und in den Grabenstrukturen (106); und Ausbilden (206) einer Schaltungsschicht auf der Oxidschicht (110), wobei die Schaltungsschicht Gruppen aktiver Schaltkreise (112) aufweist, die durch passive Strukturen (114) voneinander getrennt sind, wobei die Grabenstrukturen (106) so gestaltet werden, dass sie zwischen den Gruppen aktiver Schaltkreise (112) und unterhalb der passiven Strukturen (114) platziert sind, wenn die Struktur integrierter Schaltkreise in einer Ansicht von oben betrachtet wird, wobei die Schaltungsschicht ein oberer Bereich der Struktur integrierter Schaltkreise ist und die Siliciumsubstratschicht (102) ein unterer Bereich der Struktur integrierter Schaltkreise ist.
  17. Verfahren nach Anspruch 16, wobei die Siliciumsubstratschicht einen spezifischen Widerstand von mehr als 1 kΩ × cm aufweist.
  18. Verfahren nach Anspruch 16, wobei die Implantation ionischer Verunreinigungen Argon, Kohlenstoff und Bor aufweist.
  19. Verfahren nach Anspruch 16, wobei die aktiven Schaltkreise (112) Hochfrequenzschaltkreise, Leistungsverstärkerschaltkreise, spannungsgesteuerte Oszillatorschaltkreise, Ringoszillatorschaltkreise, rauscharme Verstärkerschaltkreise, Mischschaltkreise, Schaltkreise für Digital-Analog-Wandler und Schaltkreise für Analog-Digital-Wandler aufweisen.
  20. Verfahren nach Anspruch 16, wobei die Grabenstrukturen (106) gestaltet werden, so dass sie die Gruppen aktiver Schaltkreise umgeben, wenn die Struktur integrierter Schaltkreise in der Ansicht von oben betrachtet wird.
DE112011102071.6T 2010-08-02 2011-07-28 Strukturen integrierter Schaltkreise und Verfahren zum Bilden einer Struktur integrierter Schaltkreise Expired - Fee Related DE112011102071B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/848,558 US8492868B2 (en) 2010-08-02 2010-08-02 Method, apparatus, and design structure for silicon-on-insulator high-bandwidth circuitry with reduced charge layer
US12/848,558 2010-08-02
PCT/US2011/045640 WO2012018664A1 (en) 2010-08-02 2011-07-28 Method, apparatus, and design structure for silicon-on- insulator high-bandwidth circuitry with reduced charge layer

Publications (2)

Publication Number Publication Date
DE112011102071T5 DE112011102071T5 (de) 2013-03-21
DE112011102071B4 true DE112011102071B4 (de) 2017-08-03

Family

ID=44773131

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011102071.6T Expired - Fee Related DE112011102071B4 (de) 2010-08-02 2011-07-28 Strukturen integrierter Schaltkreise und Verfahren zum Bilden einer Struktur integrierter Schaltkreise

Country Status (7)

Country Link
US (1) US8492868B2 (de)
JP (1) JP5610557B2 (de)
CN (1) CN103053020B (de)
DE (1) DE112011102071B4 (de)
GB (1) GB2495464B (de)
TW (1) TWI517356B (de)
WO (1) WO2012018664A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011122227A1 (de) * 2011-12-23 2013-06-27 Medizinische Hochschule Hannover Verfahren und Vorrichtung zur Herstellung eines bioartifiziellen Gewebekonstrukts
US8828746B2 (en) 2012-11-14 2014-09-09 International Business Machines Corporation Compensation for a charge in a silicon substrate
US9754814B2 (en) * 2013-03-08 2017-09-05 Newport Fab, Llc Integrated passive device having improved linearity and isolation
FI130149B (en) * 2013-11-26 2023-03-15 Okmetic Oyj High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device
CN103824837B (zh) * 2014-03-10 2016-08-17 上海华虹宏力半导体制造有限公司 半导体器件结构及其制作方法
US9654094B2 (en) 2014-03-12 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor switch circuit and semiconductor substrate
CN103972053A (zh) * 2014-05-29 2014-08-06 中国工程物理研究院电子工程研究所 一种图形化高能重离子注入的低损耗硅基射频无源器件的制作方法
US9620617B2 (en) * 2014-09-04 2017-04-11 Newport Fab, Llc Structure and method for reducing substrate parasitics in semiconductor on insulator technology
DE102015211087B4 (de) * 2015-06-17 2019-12-05 Soitec Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
US9721969B2 (en) 2015-06-30 2017-08-01 Globalfoundries Singapore Pte. Ltd. Creation of wide band gap material for integration to SOI thereof
FR3052592B1 (fr) * 2016-06-08 2018-05-18 Soitec Structure pour applications radiofrequences
EP3460842B1 (de) * 2017-09-21 2022-03-16 IMEC vzw Abschirmung einer integrierten schaltung
FR3103631B1 (fr) 2019-11-25 2022-09-09 Commissariat Energie Atomique Dispositif électronique integré comprenant une bobine et procédé de fabrication d’un tel dispositif
FR3112896B1 (fr) 2020-07-22 2022-08-12 Commissariat Energie Atomique Procede de fabrication d’un dispositif microelectronique

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773151A (en) * 1995-06-30 1998-06-30 Harris Corporation Semi-insulating wafer
US6429502B1 (en) * 2000-08-22 2002-08-06 Silicon Wave, Inc. Multi-chambered trench isolated guard ring region for providing RF isolation
US7161450B2 (en) * 2004-01-20 2007-01-09 Matsushita Electric Industrial Co., Ltd. Microwave transmission line having dielectric film layers providing negative space charge effects
US20090321873A1 (en) * 2008-06-30 2009-12-31 Bich-Yen Nguyen Low-cost substrates having high-resistivity properties and methods for their manufacture
US20100035370A1 (en) * 2008-08-07 2010-02-11 International Business Machines Corporation Integrated millimeter wave antenna and transceiver on a substrate
US20100052053A1 (en) * 2008-08-28 2010-03-04 International Business Machines Corporation Soi body contact using e-dram technology

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
DE4440362A1 (de) * 1994-11-11 1996-05-15 Telefunken Microelectron Verfahren zum Herstellen integrierter Schaltungen mit passiven Bauelementen hoher Güte
JP3582890B2 (ja) * 1995-05-23 2004-10-27 株式会社日立製作所 半導体装置
US6635550B2 (en) * 2000-12-20 2003-10-21 Texas Instruments Incorporated Semiconductor on insulator device architecture and method of construction
US6696352B1 (en) * 2001-09-11 2004-02-24 Silicon Wafer Technologies, Inc. Method of manufacture of a multi-layered substrate with a thin single crystalline layer and a versatile sacrificial layer
US7613442B1 (en) 2001-10-10 2009-11-03 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7057241B2 (en) * 2002-12-20 2006-06-06 Exar Corporation Reverse-biased P/N wells isolating a CMOS inductor from the substrate
JP2005183686A (ja) * 2003-12-19 2005-07-07 Renesas Technology Corp 半導体装置およびその製造方法
US8084829B2 (en) * 2004-04-27 2011-12-27 Nxp B.V. Semiconductors device and method of manufacturing such a device
US20060001124A1 (en) * 2004-07-02 2006-01-05 Georgia Tech Research Corporation Low-loss substrate for high quality components
US7547939B2 (en) 2005-11-23 2009-06-16 Sensor Electronic Technology, Inc. Semiconductor device and circuit having multiple voltage controlled capacitors
JP5057804B2 (ja) * 2007-03-12 2012-10-24 株式会社東芝 半導体装置
US7927963B2 (en) 2008-08-07 2011-04-19 International Business Machines Corporation Integrated circuit structure, design structure, and method having improved isolation and harmonics

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773151A (en) * 1995-06-30 1998-06-30 Harris Corporation Semi-insulating wafer
US6429502B1 (en) * 2000-08-22 2002-08-06 Silicon Wave, Inc. Multi-chambered trench isolated guard ring region for providing RF isolation
US7161450B2 (en) * 2004-01-20 2007-01-09 Matsushita Electric Industrial Co., Ltd. Microwave transmission line having dielectric film layers providing negative space charge effects
US20090321873A1 (en) * 2008-06-30 2009-12-31 Bich-Yen Nguyen Low-cost substrates having high-resistivity properties and methods for their manufacture
US20100035370A1 (en) * 2008-08-07 2010-02-11 International Business Machines Corporation Integrated millimeter wave antenna and transceiver on a substrate
US20100052053A1 (en) * 2008-08-28 2010-03-04 International Business Machines Corporation Soi body contact using e-dram technology

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Identification of RF Harmonic Distortion an Si Substrates and its Reduction Using a Trap-Rich Layer" von Kerr, et al. (IEEE, 2008)
KERR, D.C. [u.a.]: Identification of RF harmonic distortion on Si substrates and its reduction using a trap-rich layer. In: IEEE 2008 Seiten 151-154. *

Also Published As

Publication number Publication date
TWI517356B (zh) 2016-01-11
GB2495464B (en) 2013-09-04
US20120025345A1 (en) 2012-02-02
CN103053020B (zh) 2015-03-18
WO2012018664A1 (en) 2012-02-09
CN103053020A (zh) 2013-04-17
US8492868B2 (en) 2013-07-23
TW201220470A (en) 2012-05-16
DE112011102071T5 (de) 2013-03-21
GB201302640D0 (en) 2013-04-03
GB2495464A (en) 2013-04-10
JP2013537715A (ja) 2013-10-03
JP5610557B2 (ja) 2014-10-22

Similar Documents

Publication Publication Date Title
DE112011102071B4 (de) Strukturen integrierter Schaltkreise und Verfahren zum Bilden einer Struktur integrierter Schaltkreise
DE102018222690B4 (de) Versiegelte Hohlraumstrukturen mit ebener Oberfläche und Verfahren zu deren Herstellung
DE112019003640B4 (de) Thermische Extraktion von integrierten Einzellagen-Transfer-Schaltungen
DE112011100948B4 (de) Integrierte schaltung mit finfets und fin-kondensatoren sowie verfahren zu deren herstellung
DE112013000360B4 (de) Verfahren zur Herstellung einer Halbleitereinheit mit einem Low-k-Abstandshalter
DE112010004612B4 (de) Silicium-auf-Isolator(SOI)-Struktur mit verringerten Oberschwingungen und Verfahren zu deren Herstellung
DE102009000624B4 (de) Integrierte Schaltung
DE112012004106B4 (de) Verfahren zum Bonden eines Substrats
DE102018202253B4 (de) Verfahren zum Ätzen einer Tiefgrabenisolationsstruktur mit einem in einem Zwischenebenen-Dielektrikumsmaterial endenden Luftspalt und zugehörige Strukturen
DE112011103549T5 (de) Halbleiterstruktur und Herstellungsverfahren
DE112011102414B4 (de) Verfahren zur Herstellung isolierter Kondensatoren und Struktur daraus
DE112012004719T5 (de) Integrierte Halbleitereinheiten mit einkristallinem Träger, Verfahren zur Herstellung und Entwurfsstruktur
DE102019111079A1 (de) CMOS-kompatible Isolationsleckverbesserungen bei Galliumnitridtransistoren
DE102012217336B4 (de) Verfahren zum Ersetzen von Halbleitermaterial durch Metall bei der Herstellung von Chips mit integrierten Schaltungen
DE112007000964T5 (de) Verfahren zur Herstellung einer Halbleiterkomponente mit einem Kondensator mit hoher Kapazität pro Flächeneinheit
DE102012221818A1 (de) Strukturen und entwurfsstrukturen mikroelektromechanischer systeme (mems)
DE10260616B3 (de) Verfahren zur Simultanen Bildung von Bauelementenkontakten und Rückseitenkontakten auf Wafern mit einer vergrabenen Isolatorschicht
DE112012000233B4 (de) Gesteuerte Silicium-Gleichrichter, Herstellungsverfahren und Entwicklungsstrukturen
DE112013000515B4 (de) Hochleistungs-Multifinger- PFET mit verspanntem Siliciumgermanium-Kanal und Herstellungsverfahren
DE102021126455A1 (de) Luftspaltisolationsstrukturen
EP1312115B1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE102018125151A1 (de) Halbleiterstruktur einschliesslich isolierungen und verfahren zum herstellen derselben
DE102009014507B4 (de) Verfahren zur Bildung eines elektrischen Kontakts zwischen einem Trägerwafer und der Oberfläche einer oberen Siliziumschicht eines Silizium-auf-Isolator-Wafers und elektrische Vorrichtung mit einem solchen elektrischen Kontakt
DE102022122697A1 (de) IC-Struktur mit poröser Halbleiterschicht unter Grabenisolationen neben Source/Drain-Bereichen
DE102021129945A1 (de) Integrierte Schaltungsstruktur (IC-Struktur) mit Körperkontakt zu Wanne mit Multi-Diodenübergängen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee