DE102012221818A1

DE102012221818A1 - Strukturen und entwurfsstrukturen mikroelektromechanischer systeme (mems)

Info

Publication number: DE102012221818A1
Application number: DE102012221818A
Authority: DE
Inventors: Brain M. Czabaj; David A. DeMuynck; Anthony K. Stamper
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2011-12-15
Filing date: 2012-11-29
Publication date: 2013-06-20
Anticipated expiration: 2032-11-30
Also published as: US20130156993A1; US8872289B2; US20130154033A1; GB2497641A; US8673670B2; DE102012221818B4; GB2497641B

Abstract

Strukturen, Herstellungsverfahren und Entwurfsstrukturen mikroelektromechanischer Systeme (MEMS) werden offenbart. Das Verfahren beinhaltet ein Aufschichten von Metall- und Isolatormaterialien auf einem Opfermaterial, das auf einem Substrat gebildet wird. Das Verfahren beinhaltet ferner das Maskieren der geschichteten Metall- und Isolatormaterialien. Das Verfahren beinhaltet ferner Bilden einer Öffnung in der Maskierung, die das Opfermaterial überlappt. Das Verfahren beinhaltet ferner Ätzen der geschichteten Metall- und Isolatormaterialien in einem einzigen Ätzprozess zum Bilden der Balkenstruktur, so dass die Kanten des geschichteten Metall- und Isolatormaterials aneinander ausgerichtet sind. Das Verfahren beinhaltet ferner Bilden eines Hohlraums um die Balkenstruktur durch ein Austreiben.

Description

GEBIET DER ERFINDUNG
Die Erfindung betrifft Halbleiterstrukturen und Herstellungsverfahren und insbesondere Strukturen, Herstellungsverfahren und Entwurfsstrukturen mikroelektromechanischer Systeme (MEMS).
HINTERGRUND
In integrierten Schaltungen verwendete Schalter können aus Festkörperstrukturen (z. B. Transistoren) oder passiven Drähten (MEMS) gebildet sein. MEMS-Schalter werden typischerweise aufgrund ihrer fast idealen Trennung eingesetzt, die eine kritische Anforderung für drahtlose Funkanwendungen darstellt, bei denen diese Schalter aufgrund ihrer geringen Einfügedämpfung (d. h. Widerstand) bei Frequenzen von 10 GHz und höher für die Modusumschaltung von Leistungsverstärkern (PAs) verwendet werden. MEMS-Schalter können in einer Vielzahl von Anwendungen, vorrangig analogen und Mischsignalanwendungen, verwendet werden. Ein solches Beispiel sind Mobiltelefonchips, die einen Leistungsverstärker (PA) und eine auf jeden Sendemodus abgestimmte Schaltung enthalten. Integrierte Schalter auf dem Chip würden den PA mit der geeigneten Schaltung verbinden, so dass nicht ein PA pro Modus erforderlich ist.
Je nach der besonderen Anwendung und den technischen Kriterien können MEMS-Strukturen in vielen verschiedenen Formen vorliegen. Beispielsweise können MEMS in Form einer Kragbalkenstruktur verwirklicht werden. Bei der Kragbalkenstruktur wird ein Kragbalken (frei aufliegende Elektrode) durch Anlegen einer Spannung gegen eine feste Elektrode gezogen. Die Spannung, die zum Anziehen der frei aufliegenden Elektrode gegen die feste Elektrode mittels einer elektrostatischen Kraft benötigt wird, wird als Anzugsspannung bezeichnet, diese ist von mehreren Parametern abhängig, unter anderem der Länge der frei aufliegenden Elektrode, dem Abstand oder der Lücke zwischen der frei aufliegenden und der festen Elektrode und der Federkonstante der frei aufliegenden Elektrode, die von den Materialien und ihrer Dicke abhängig ist.
MEMS können mit Hilfe mehrerer verschiedener Werkzeuge auf mehrere Arten hergestellt werden. Im Allgemeinen dienen jedoch die Verfahren und Werkzeuge dazu, kleine Strukturen mit Abmessungen im Mikrometer-Bereich mit Schalterabmessungen von ca. 5 Mikrometern Dicke, 100 Mikrometern Breite und 200 Mikrometern Länge auszubilden. Auch wurden viele der Verfahren, d. h. Technologien, die zur Herstellung von MEMS angewandt werden, aus der Technik der integrierten Schaltungen (ICs) übernommen. Beispielsweise werden fast alle MEMS auf Wafern aufgebaut und in dünnen Schichten von Materialien verwirklicht, die durch photolithographische Prozesse auf dem Wafer strukturiert werden. Insbesondere werden bei der Herstellung von MEMS drei grundlegende Bausteine verwendet: (i) Abscheidung dünner Schichten von Material auf einem Substrat, (ii) Aufbringen einer strukturierten Maske auf den Dünnschichten durch photolithographische Abbildung und (iii) maskenselektives Ätzen der Dünnschichten.
Beispielsweise werden bei MEMS-Schaltern des Kragbalkentyps die feste Elektrode und die frei aufliegende Elektrode typischerweise unter Anwendung einer Reihe herkömmlicher Photolithographie-, Ätz- und Abscheidungsprozesse hergestellt. Bei einem Beispiel wird der Kragbalken (die frei aufliegende Elektrode) des Schalters in mehreren aufeinanderfolgenden Abscheidungs-, Maskierungs- und Ätzschritten gebildet, nachdem die feste Elektrode auf einem Substrat gebildet ist. Diese Schritte und insbesondere die vielen Maskierungsschritte, die zum Bilden des Kragbalkens (der frei aufliegenden Elektrode) benötigt werden, sind sehr teuer und zeitaufwändig. Auch ist es aufgrund der vielen Maskierungsschritte sehr schwierig, eine vertikale Kantenausrichtung der Materialien zu erreichen, z. B. Metall-/Oxid-/Metall-Schichten, die den Kragbalken (die frei aufliegende Elektrode) bilden.
Demzufolge besteht in der Technik eine Notwendigkeit, die oben beschriebenen Unzulänglichkeiten und Begrenzungen zu überwinden.
KURZDARSTELLUNG
Nach einem ersten Aspekt der Erfindung weist ein Verfahren Bilden einer ersten Metallschicht auf mindestens einer ersten Isolatorschicht auf, die ein darunter liegendes erstes Opfermaterial bedeckt. Das Verfahren weist ferner Bilden einer zweiten Isolatorschicht auf der ersten Metallschicht auf. Das Verfahren weist ferner Bilden einer zweiten Metallschicht auf der Isolatorschicht auf. Das Verfahren weist ferner Bilden einer dritten Isolatorschicht auf der zweiten Metallschicht auf. Das Verfahren weist ferner Bilden einer Maske auf der dritten Isolatorschicht zum Schutz von Teilen der dritten Isolatorschicht, der zweiten Metallschicht, der zweiten Isolatorschicht, der ersten Isolatorschicht und der ersten Metallschicht auf. Die Maske wird ferner mit einer Öffnung gebildet, die das darunter liegende erste Opfermaterial teilweise überlappt. Das Verfahren weist ferner Entfernen der freiliegenden Teile der ersten Isolatorschicht, der zweiten Isolatorschicht und der dritten Isolatorschicht und der ersten Metallschicht und der zweiten Metallschicht in einem einzigen Entfernungsprozess auf, um eine Balkenstruktur zu bilden und den überlappten Teil des darunter liegenden ersten Opfermaterials freizulegen. Das Verfahren weist ferner Bilden eines zweiten Opfermaterials über der Balkenstruktur und in Kontakt mit dem freiliegenden Teil des darunter liegenden ersten Opfermaterials auf. Das Verfahren weist ferner Bereitstellen einer Decklage auf dem zweiten Opfermaterial auf. Das Verfahren weist ferner Austreiben des zweiten Opfermaterials und des darunter liegenden ersten Opfermaterials durch die Decklage auf, um eine obere und untere Kammer um die Balkenstruktur zu bilden.
Nach einem weiteren Aspekt der Erfindung weist ein Verfahren zum Bilden einer Balkenstruktur Aufschichten von Metall- und Isolatormaterialien auf Opfermaterial auf, das auf einem Substrat gebildet wird. Das Verfahren weist ferner Maskieren der geschichteten Metall- und Isolatormaterialien auf. Das Verfahren weist ferner Bilden einer Öffnung in der Maske auf, die das Opfermaterial überlappt. Das Verfahren weist ferner Ätzen der geschichteten Metall- und Isolatormaterialien in einem einzigen Ätzprozess zum Bilden der Balkenstruktur auf, so dass die Kanten des geschichteten Metall- und Isolatormaterials aneinander ausgerichtet sind. Das Verfahren weist ferner Bilden eines Hohlraums um die Balkenstruktur durch ein Austreiben auf.
Nach noch einem weiteren Aspekt der Erfindung weist eine Struktur eine Verbundbalkenstruktur mit selbstausgerichteten Kanten auf, die sich zwischen einer oberen Kammer und einer unteren Kammer befindet.
Nach einem weiteren Aspekt der Erfindung wird eine materiell in einem maschinenlesbaren Speichermedium verkörperte Entwurfsstruktur zum Entwerfen, Herstellen oder Prüfen einer integrierten Schaltung bereitgestellt. Die Entwurfsstruktur weist die Strukturen der vorliegenden Erfindung auf. In weiteren Ausführungsformen weist eine in einer Hardware-Beschreibungssprache (HDL) vorliegende, auf einem maschinenlesbaren Datenspeichermedium codierte Entwurfsstruktur Elemente auf, die bei Verarbeitung in einem computergestützten Entwurfssystem eine maschinenausführbare Darstellung der Strukturen des mikroelektromechanischen Systems (MEMS) erzeugen, das die Strukturen der vorliegenden Erfindung aufweist. Bei noch weiteren Ausführungsformen wird ein Verfahren zum Erzeugen eines funktionalen Entwurfsmodells der Strukturen des mikroelektromechanischen Systems (MEMS) in einem computergestützten Entwurfssystem bereitgestellt. Das Verfahren weist Erzeugen einer funktionalen Darstellung der Strukturelemente der Strukturen des mikroelektromechanischen Systems (MEMS) auf.
Insbesondere wird bei Ausführungsformen der vorliegenden Erfindung ein Verfahren in einem computergestützten Entwurfssystem zum Erzeugen eines funktionalen Entwurfsmodells einer MEMS-Struktur bereitgestellt. Das Verfahren weist Erzeugen einer funktionalen Darstellung einer Verbundbalkenstruktur mit selbstausgerichteten Kanten auf, die sich zwischen einer oberen Kammer und einer unteren Kammer befindet.
KURZBESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNGEN
Die vorliegende Erfindung wird in der folgenden detaillierten Beschreibung unter Bezugnahme auf die angegebene Vielzahl von Zeichnungen anhand nicht einschränkender Beispiele beispielhafter Ausführungsformen der vorliegenden Erfindung beschrieben.
1 bis 6 stellen Strukturen und entsprechende Prozessschritte gemäß Aspekten der vorliegenden Erfindung dar;
7 stellt eine Struktur und entsprechende Prozessschritte gemäß zusätzlichen Aspekten der vorliegenden Erfindung dar;
8 stellt eine Struktur und entsprechende Prozessschritte gemäß zusätzlichen Aspekten der vorliegenden Erfindung dar;
9 stellt eine Struktur und entsprechende Prozessschritte gemäß zusätzlichen Aspekten der vorliegenden Erfindung dar; und
10 ist ein Ablaufdiagramm eines Entwurfsprozesses, der beim Halbleiterentwurf, bei der Halbleiterherstellung und/oder bei der Halbleiterprüfung angewandt wird.
DETAILLIERTE BESCHREIBUNG
Die Erfindung betrifft Halbleiterstrukturen und Herstellungsverfahren und insbesondere Strukturen, Herstellungsverfahren und Entwurfsstrukturen mikroelektromechanischer Systeme (MEMS). Insbesondere betrifft die Erfindung bei Ausführungsformen Strukturen und entsprechende Prozessschritte des Bildens eines Verbundbalkens, z. B. Metall/Oxid/Metall, für eine MEMS-Einheit. Durch Verwendung einer einzigen Maske zum Entfernen unerwünschter Teile jeder der Metall-/Oxid-/Metall-Schichten macht die vorliegende Erfindung den Einsatz vieler Masken für die Bildung des Verbundbalkens vorteilhafterweise überflüssig. Durch Verwendung einer einzigen Maske ist es möglich, dass die jeweiligen Kanten der Metall-/Oxid-/Metall-Schichten an einer Seite des Balkens miteinander übereinstimmen (d. h. vertikal selbstausgerichtet sind). Im einzigen Maskenschritt wird auch eine erste Kante einer Durchkontaktierung (z. B. „Durchkontaktierung vom unteren zum oberen Hohlraum”) an den übereinstimmenden Kanten der Metall-/Oxid-/Metall-Schichten ausgerichtet, die die Verbundbalkenstrukturen bilden.
1 stellt eine Struktur und zugehörige Prozessschritte gemäß Aspekten der Erfindung dar. Die Struktur enthält beispielsweise ein Substrat 10. Das Substrat 10 kann bei Ausführungsformen eine beliebige Schicht einer Einheit sein. Bei Ausführungsformen ist das Substrat 10 ein Oxid oder ein anderes Fachleuten bekanntes Isolatormaterial. Im Substrat 10 wird eine Verbindung 12 bereitgestellt. Die Verbindung 12 kann beispielsweise ein Wolfram- oder Kupferstift sein, der in einer herkömmlich gebildeten Durchkontaktierung gebildet wird. Beispielsweise kann die Verbindung 12 unter Anwendung eines beliebigen, Fachleuten bekannten herkömmlichen Lithographie-, Ätz- und Abscheidungsprozesses zum Bilden von Stiften gebildet werden. Wie es Fachleuten bekannt sein sollte, kann das Substrat 10 entweder in einem SOI-Wafer oder in einem MASSIVEN Wafer realisiert werden oder könnte ein isolierendes Substrat wie Saphir oder Siliciumdioxidglas sein.
In 1 wird eine Verdrahtungsschicht auf dem Substrat 10 gebildet, um unter Anwendung herkömmlicher Abscheidungs- und Strukturierungsprozesse mehrere Drähte 14 zu bilden. Beispielsweise kann eine Verdrahtungsschicht bis zu einer Tiefe von ca. 0,25 Mikrometern auf dem Substrat abgeschieden werden, wenngleich bei der vorliegenden Erfindung andere Abmessungen ebenfalls in Betracht kommen. Danach wird die Verdrahtungsschicht zum Bilden der Drähte 14 strukturiert. Mindestens einer der Drähte 14a steht in Kontakt (direktem elektrischem Kontakt) mit der Verbindung 12. Bei Ausführungsformen können die Drähte 14 aus Aluminium gebildet sein, wenngleich bei der vorliegenden Erfindung andere Verdrahtungsmaterialien ebenfalls in Betracht kommen. Beispielsweise können die Drähte 14 unter anderen Verdrahtungsmaterialien aus einem feuerfesten Metall wie Ti, TiN, TaN, Ta und W oder AlCu, AlCuSi sein.
In 2 wird ein Isolatormaterial 16 auf den mehreren Drähten 14 und freiliegenden Teilen des Substrats 10 gebildet. Bei Ausführungsformen ist das Isolatormaterial 16 ein Oxid, das bis ca. 50 nm abgeschieden wird, wenngleich bei der vorliegenden Erfindung andere Abmessungen ebenfalls in Betracht kommen. Auf dem Isolatormaterial 16 wird eine Schicht Opfermaterial 18 wie beispielsweise Silicium abgeschieden. Das Opfermaterial 18 kann unter Anwendung einer herkömmlichen Plasma-Gasphasenabscheidung (PVD), einer plasmaunterstützten chemischen Gasphasenabscheidung (PECVD) oder eines beliebigen bekannten Prozesses abgeschieden werden. Bei Ausführungsformen wird das Opfermaterial 18 bis zu einer Höhe von ca. 2 Mikrometern (2 μm) abgeschieden und unter Anwendung herkömmlicher Lithographie- und RIE-Schritte (reaktives Ionenätzen) strukturiert. In optionalen Prozessschritten kann das Opfermaterial 18 poliert werden, beispielsweise durch chemisch-mechanisches Polieren (CMP), und dann kann zusätzliches Opfermaterial (Silicium) auf dem polierten Opfermaterial 18 abgeschieden werden.
Immer noch auf 2 Bezug nehmend, wird ein Isolatormaterial (z. B. Oxid) 20 auf dem Opfermaterial 18 abgeschieden. Die Abscheidung kann beispielsweise ein herkömmlicher konformer Abscheidungsprozess sein, z. B. chemische Gasphasenabscheidung (CVD), in dem das Isolatormaterial 20 bis zu einer Tiefe von ca. 2,3 μm bis ca. 3,3 μm abgeschieden wird. Das Isolatormaterial 20 kann poliert werden, z. B. durch einen CMP-Prozess planarisiert werden, um eine mit dem Opfermaterial 18 planare Oberfläche zu erzielen.
Bei Ausführungsformen kann das Isolatormaterial 20 einer Rückätzung unterzogen werden (subtraktiver Damascene-Prozess). Insbesondere kann ein Resist auf dem Isolatormaterial 20 abgeschieden werden, der zum Bilden einer Öffnung strukturiert wird, wobei die Resist-Kanten die Kanten des darunter liegenden Opfermaterials 18 überlappen. Das heißt, der Resist maskiert das darunter liegende Opfermaterial 18 zu einem geringen Teil, wodurch sich ein Negativbild des strukturierten Opfermaterials 18 ergibt. Das Isolatormaterial 20 wird dann planarisiert, z. B. um mit dem darunter liegenden Opfermaterial 18 planar zu sein (z. B. ebene oder planare Oberfläche). Das heißt, bei Ausführungsformen kann das Isolatormaterial 20 bis zum darunter liegenden Opfermaterial 18 geätzt werden. Durch diesen Planarisierungsprozess wird auch das darunter liegende Opfermaterial 18 planarisiert. Der Planarisierungsprozess kann beispielsweise ein CMP-Prozess sein.
Immer noch auf 2 Bezug nehmend, können ein oder mehrere Gräben 22 im Opfermaterial 18 über den Verdrahtungen 14 gebildet werden. Bei Ausführungsformen werden die Gräben 22 bis zu einer Tiefe von ca. 0,3 μm gebildet, wenngleich bei der vorliegenden Erfindung je nach den Entwurfsparametern und insbesondere der Höhe des Opfermaterials 18 andere Abmessungen in Betracht kommen. Auf den freiliegenden Flächen wird eine Abscheidung von Kondensatoroxid durchgeführt, z. B. auf dem Opfermaterial 18, dem Isolatormaterial 20 und als Auskleidung im Graben 22. In diesem Abscheidungsschritt kann das Isolatormaterial 24, z. B. Oxid, bis zu einer Höhe von ca. 80 nm abgeschieden werden, wenngleich bei der vorliegenden Erfindung andere Abmessungen in Betracht kommen. Unter Anwendung herkömmlicher Lithographie- und Ätzprozesse kann im Isolatormaterial 20 eine Durchkontaktierung zum darunter liegenden Draht 14a gebildet werden.
Wie in 3 dargestellt, wird eine Elektrode 28 über dem Isolatormaterial 24 gebildet und auch in der Durchkontaktierung 26 abgeschieden, um einen Kontakt mit dem darunter liegenden Draht 14a herzustellen. Die Elektrode 28 kann auch in dem einen oder mehreren Gräben 22 abgeschieden werden. Bei Ausführungsformen kann die Elektrode 28 beispielsweise aus AlCu oder AlCuSi sein, wenngleich bei der Erfindung andere Materialien ebenfalls in Betracht kommen. Bei Ausführungsformen kann beispielsweise die Elektrode 28 unter anderen Materialien aus TiN, TaN, Ta oder W sein. Die Dicken dieser und anderer Elektroden und/oder Drähte können abhängig von den besonderen Entwurfsparametern variieren. Auf der Elektrode 28 wird ein Isolatormaterial 30 gebildet. Bei Ausführungsformen wird das Isolatormaterial 30 konform über der Elektrode 28 abgeschieden. Bei Ausführungsformen ist das Isolatormaterial 30 ein durch PECVD abgeschiedenes TEOS (Oxid), das bis zu einer Höhe von ca. 2 μm abgeschieden wird, wenngleich bei der vorliegenden Erfindung andere Abmessungen ebenfalls in Betracht kommen.
Immer noch auf 3 Bezug nehmend, wird eine obere Elektrode 32 über dem Isolatormaterial 30 gebildet. Bei Ausführungsformen kann die obere Elektrode 32 beispielsweise aus AlCu sein, wenngleich bei der Erfindung andere Materialien in Betracht kommen. Bei Ausführungsformen kann beispielsweise die obere Elektrode 32 unter anderen Materialien aus TiN, TaN, Ta oder W sein und sollte eine Dicke aufweisen, die das Gesamtvolumen der Einheit ausgleicht und somit den Balken der MEMS-Strukturen keine übermäßigen mechanischen Belastungen auferlegt. Mit anderen Worten, die Dicke der Elektrode 32 sollte dieselbe oder im Wesentlichen dieselbe sein wie die Dicke der Elektrode 28. Auf der Elektrode 32 wird ein Isolatormaterial (Kondensatoroxid) 34 abgeschieden. Bei Ausführungsformen wird das Isolatormaterial 34 bis zu einer Höhe von ca. 80 nm abgeschieden, wenngleich bei der vorliegenden Erfindung andere Abmessungen ebenfalls in Betracht kommen.
Auf dem Isolatormaterial 34 wird ein Resist (z. B. Maskenschicht) 36 gebildet. Bei Ausführungsformen wird der Resist 36 strukturiert, um eine oder mehrere Öffnungen 38 zu bilden. Die Öffnung 38 wird durch herkömmliche Lithographie- und Ätzprozesse gebildet, wie sie Fachleuten bekannt sind. Bei Ausführungsformen überlappt die Öffnung 38 das darunter liegende Opfermaterial 18 zu einem geringen Teil.
In 4 wird eine Balkenstruktur (frei aufliegende Elektrode) 45 durch Entfernen von Teilen der folgenden Materialien gebildet: Isolatormaterial 34, Elektrode 32, Isolatormaterial 30, Elektrode 28, Isolatormaterial 24 und Isolatormaterial 20. Insbesondere werden Teile der Schichten 34, 32, 30, 28, 24 und 20 unter Anwendung der Maskenschicht 36 in einem einzigen Ätzschritt entfernt. Auf diese Weise kann die Balkenstruktur (frei aufliegende Elektrode) 45 mit der Elektrode 32, dem Isolatormaterial 30 und der Elektrode 28 (und bei Ausführungsformen den Isolatormaterialien 24 und 30) in einem einzigen Maskierungsschritt gebildet werden, verglichen mit mehreren Maskierungsschritten in herkömmlichen Prozessen. Auch ist es bei Verwendung einer einzigen Maske möglich zu erreichen, dass die jeweiligen Kanten der Metall-/Isolator-/Metall-Schichten miteinander übereinstimmen (d. h. vertikal selbstausgerichtet sind). Im einzigen Maskierungsschritt wird auch eine erste Kante der Durchkontaktierung 42 (z. B. „Durchkontaktierung vom unteren zum oberen Hohlraum”) an den übereinstimmenden Kanten der Metall-/Oxid-/Metall-Schichten ausgerichtet, die die Verbundbalkenstruktur 45 bilden. Im einzigen Ätzschritt würden geeignete Ätzchemikalien für jede Schicht verwendet, z. B. auf Perfluorkarbonbasis für Oxide und auf Chlorbasis für Metalle, und bei Ausführungsformen würde reaktives Ionenätzen (RIE) angewandt. Die RIE-Schritte könnten in einer einzigen RIE-Kammer oder in mehreren RIE-Kammern durchgeführt werden.
In 4a wird ein optionaler Isolator-Abstandshalter 47 an der Seitenwand des freiliegenden Balkens 45 gebildet. Ein Isolator-Abstandshalter könnte durch Abscheiden von 100 nm SiO₂-Oxid im PECVD-Verfahren gebildet werden, gefolgt von einem gerichteten Rückätzen zum Entfernen des Oxids von ebenen Flächen, während es auf vertikalen Flächen verbleibt, wie es in der Technik bekannt ist. Der Oxid-Abstandshalter 47 soll das Metall in den Schichten 28 und 32 davor schützen, mit der nachfolgenden Opferschicht 44 zu reagieren (siehe 5). Es ist zu beachten, dass das optionale Rückätzen des Abstandshalters die Isolatorschicht 34 teilweise oder insgesamt wegätzen würde, somit müsste die abgeschiedene Dicke der Isolatorschicht 34 angepasst werden, so dass ihre Enddicke dem Sollwert entspricht.
In 5 wird ein Opfermaterial 44 auf der Struktur abgeschieden. Insbesondere wird das Opfermaterial 44 wie beispielsweise Silicium auf dem Isolatormaterial 32 und innerhalb der Durchkontaktierung 42 abgeschieden. Das Opfermaterial 44 kann wie oben erörtert durch einen herkömmlichen konformen Prozess, z. B. PVD- oder PECVD-Prozess, abgeschieden werden. Bei Ausführungsformen wird das Opfermaterial 44 in Kontakt mit freiliegenden Teilen des Opfermaterials 18 bis zu einer Höhe von ca. 4 Mikrometern (4 μm) abgeschieden und unter Anwendung herkömmlicher Lithographie- und RIE-Schritte (reaktives Ionenätzen) strukturiert. In optionalen Prozessschritten kann das Opfermaterial 44 poliert werden, beispielsweise durch chemisch-mechanisches Polieren (CMP), und dann kann zusätzliches Opfermaterial (Silicium) auf dem polierten Opfermaterial 44 abgeschieden werden. Bei Ausführungsformen ist aufgrund der Reinigung mit HF-Säure kein Oxid zwischen den zwei Schichten Opfermaterial (z. B. Schicht 18 und Schicht 44) vorhanden.
Wie weiter in 5 dargestellt, wird nach dem Strukturieren des Opfermaterials 44 eine Isolatorschicht 46, z. B. Oxidmaterial, auf der Opferschicht 44 (und anderen freiliegenden Schichten) abgeschieden. Der Abscheidungsprozess kann beispielsweise ein herkömmlicher konformer Abscheidungsprozess sein, in dem die Isolatorschicht 46 bis zu einer Tiefe von ca. 2,3 μm bis ca. 3,3 μm abgeschieden wird. Die Isolatorschicht 46 kann dann einem CMP-Prozess und/oder Rückätzen (subtraktiver Damascene-Prozess) unterzogen werden, wie oben erörtert. Bei Ausführungsformen wird eine Austreiböffnung 48 in der Isolatorschicht 46 geöffnet, wodurch ein Teil des darunter liegenden Opfermaterials 44 freigelegt wird. Es ist anzumerken, dass mehr als eine Austreiböffnung 48 an mehreren Stellen gebildet werden kann, um Teile des oberen Opfermaterials 44 und des unteren Opfermaterials 18 oder beider Materialien 18 und 44 unter Anwendung Fachleuten bekannter, herkömmlicher Lithographie- und Ätzprozesse freizulegen. Bei Ausführungsformen kann die Struktur und insbesondere das freiliegende Opfermaterial 44 mit einer HF-Lösung gereinigt werden.
In 6 werden die Opfermaterialien 18 und 44 über die Austreiböffnung 48 abgelöst oder ausgetrieben. Bei Ausführungsformen kann das Ablösen (z. B. Ätzen) mit Hilfe eines XeF₂-Ätzmittels durch die Austreiböffnung 48 durchgeführt werden. Das Ätzen löst das gesamte Opfermaterial (z. B. Silicium) ab, wodurch sich ein oberer Hohlraum 50a, ein unterer Hohlraum 50b und eine verbindende Durchkontaktierung 50c bildet. Die Austreiböffnung 48 kann mit einem Dielektrikum oder einem leitenden Material 52 versiegelt werden. Beispielsweise kann bei Ausführungsformen durch einen PECVD-Prozess eine Schicht von ca. 1,07 μm gebildet werden. Ein zweiter Abscheidungsprozess, z. B. SACVD, kann durchgeführt werden, um eine Schicht von ca. 0,7 μm zu bilden. Bei weiteren Ausführungsformen wird eine Nitridkappe 54 auf dem dielektrischen Material 52 abgeschieden. Bei Ausführungsformen kann die Nitridkappe 54 ca. 0,5 μm dick sein. Dann wird eine endgültige Durchkontaktierung 56 gebildet, wodurch die darunter liegende Verdrahtungsschicht 14b freigelegt wird. Die endgültige Durchkontaktierung 56 wird auf der Seite der Hohlräume 50a, 50b und der Durchkontaktierung 50c gebildet. Anschließend können unter Anwendung herkömmlicher Abscheidungsprozesse und Materialien Kontakte zur freiliegenden Verdrahtungsschicht 14b gebildet werden.
7 stellt Strukturen und entsprechende Prozessschritte gemäß zusätzlichen Aspekten der vorliegenden Erfindung dar. Bei dieser alternativen Ausführungsform wird die endgültige Durchkontaktierung 56a auf die Metallschicht 26a heruntergeätzt, die durch eine Durchkontaktierung 26 ähnlich denjenigen aus 1 bis 2 (nicht dargestellt) eine Verbindung zur unteren Verdrahtungsebene 14 herstellt. Die Metallschicht 28a wird durch einen Abscheidungs- und Strukturierungsschritt gebildet. Es sollte für Fachleute nachvollziehbar sein, dass zum Bilden der in 7 dargestellten übrigen Strukturen/Schichten die oben genannten Prozesse eingesetzt werden können. Anschließend können unter Anwendung herkömmlicher Abscheidungsprozesse und Materialien Kontakte zur freiliegenden Verdrahtungsschicht 28a gebildet werden.
8 stellt eine Struktur und entsprechende Prozessschritte gemäß zusätzlichen Aspekten der vorliegenden Erfindung dar. In dieser Struktur erstreckt sich die Durchkontaktierung 56 bis zur oberen Verdrahtungsschicht 32a, gebildet durch einen Abscheidungs- und Strukturierungsschritt. Die Bildung der oberen Verdrahtungsschicht 32a kann ähnlich derjenigen der Verdrahtungsschicht 28a sein, aber auf einer oberen Ebene der Struktur. Es sollte für Fachleute nachvollziehbar sein, dass zum Bilden der in 8 dargestellten übrigen Strukturen/Schichten die oben genannten Prozesse eingesetzt werden können. Anschließend können unter Anwendung herkömmlicher Abscheidungsprozesse und Materialien Kontakte zur freiliegenden Verdrahtungsschicht 32a gebildet werden.
9 stellt eine Struktur und entsprechende Prozessschritte gemäß zusätzlichen Aspekten der vorliegenden Erfindung dar. Insbesondere stellt 9 die Struktur aus 8 ohne das im Graben 22 bereitgestellte Isolatormaterial 24 dar. Zum Bilden dieser Struktur wird das Isolatormaterial 24 vor der Bildung des Grabens 22 abgeschieden. Nach der Bildung des Grabens wird das Material der unteren Elektrode 28 im Graben abgeschieden. Es sollte für Fachleute nachvollziehbar sein, dass zum Bilden der in 9 dargestellten übrigen Strukturen/Schichten die oben genannten Prozesse eingesetzt werden können.
Wie es für Fachleute nachvollziehbar sein sollte, gilt die Entfernung des Isolatormaterials im Graben 22 gleichermaßen für alle Aspekte der hier beschriebenen vorliegenden Erfindung. Darüber hinaus kommt bei der vorliegenden Erfindung auch die vollständige Entfernung des Isolatormaterials 24 unter der Elektrode 28 und des Isolatormaterials 34 über der Elektrode 32 in Betracht. Bei diesen Beispielen würde die Balkenstruktur 45 eine Konfiguration aus einem Metall, einem Isolator und einem Metall enthalten. Diese Konfiguration ist in 9 zum Zweck der Verdeutlichung dargestellt.
Weitere Optionen sind unter anderem Bilden einer Durchkontaktierung zwischen den Metallschichten 24 und 32 (siehe 3) zum Verringern des Widerstands und Strukturieren der Metallschicht 24 vor dem Abscheiden der Isolatorschicht 30 (siehe 3). Bei diesen Optionen werden zusätzliche Masken verwendet, erhalten bleiben aber die verringerte Anzahl der Masken und die Selbstausrichtung dieser Erfindungsoffenbarung.
10 ist ein Ablaufdiagramm eines Entwurfsprozesses, der beim Halbleiterentwurf, bei der Halbleiterherstellung und/oder bei der Halbleiterprüfung angewandt wird. 13 zeigt ein Blockschaubild eines beispielhaften Entwurfsablaufs 900, der z. B. beim Entwurf, bei der Simulation, bei der Prüfung, beim Layout und bei der Herstellung einer integrierten Halbleiterlogikschaltung angewandt wird. Der Entwurfsablauf 900 beinhaltet Prozesse, Maschinen und/oder Mechanismen für die Verarbeitung von Entwurfsstrukturen oder Einheiten, um logisch oder in anderer Weise funktional äquivalente Darstellungen der oben beschriebenen und in den 1 bis 9 dargestellten Entwurfsstrukturen und/oder Einheiten zu erzeugen. Die durch den Entwurfsablauf 900 verarbeiteten und/oder erzeugten Entwurfsstrukturen können auf maschinenlesbaren Übertragungs- oder Speichermedien so codiert werden, dass sie Daten und/oder Anweisungen beinhalten, die bei Ausführung oder sonstiger Verarbeitung auf einem Datenverarbeitungssystem eine logisch, strukturell, mechanisch oder in sonstiger Weise funktional äquivalente Darstellung von Hardware-Komponenten, Schaltungen, Einheiten oder Systemen erzeugen.
Maschinen sind unter anderem jede beliebige Maschine, die in einem IC-Entwurfsprozess wie Entwerfen, Herstellen oder Simulieren einer Schaltung, einer Komponente, einer Einheit oder eines Systems verwendet wird, ohne darauf beschränkt zu sein. Beispielsweise können Maschinen sein: Lithographiemaschinen, Maschinen und/oder Anlagen zum Erzeugen von Masken (z. B. Elektronenstrahl-Lithographiesysteme), Computer oder Anlagen zum Simulieren von Entwurfsstrukturen, jegliche im Herstellungs- oder Prüfprozess genutzte Vorrichtung oder jegliche Maschinen zum Programmieren funktional äquivalenter Darstellungen der Entwurfsstrukturen in jedes Medium (z. B. eine Maschine zum Programmieren eines programmierbaren Gate-Array).
Der Entwurfsablauf 900 kann je nach Art der Darstellung, die entworfen wird, variieren. Beispielsweise kann sich ein Entwurfsablauf 900 zum Aufbauen einer anwendungsspezifischen integrierten Schaltung (ASIC) von einem Entwurfsablauf 900 zum Entwerfen einer Standardkomponente oder von einem Entwurfsablauf 900 zum Instanziieren des Entwurfs in ein programmierbares Array, z. B. ein programmierbares Gate-Array (PGA) oder ein feldprogrammierbares Gate-Array (FPGA), das von Altera^® Inc. oder Xilinx^® Inc. angeboten wird, unterscheiden.
10 veranschaulicht viele solche Entwurfsstrukturen, unter anderem eine Eingangsentwurfsstruktur 920, die vorzugsweise von einem Entwurfsprozess 910 verarbeitet wird. Die Entwurfsstruktur 920 kann eine Logiksimulation-Entwurfsstruktur sein, die vom Entwurfsprozess 910 erzeugt und verarbeitet wird, um eine logisch äquivalente funktionale Darstellung einer Hardware-Einheit zu erzeugen. Die Entwurfsstruktur 920 kann auch oder alternativ Daten und/oder Programmanweisungen umfassen, die bei Verarbeitung durch den Entwurfsprozess 910 eine funktionale Darstellung der physischen Struktur einer Halbleiter-Einheit erzeugen. Ob sie nun funktionale und/oder strukturelle Entwurfsmerkmale darstellt, kann die Entwurfsstruktur 920 unter Anwendung eines elektronischen computergestützten Entwurfssystems (ECAD) erzeugt werden, wie von einem Hauptentwickler/Designer implementiert. Wenn die Entwurfsstruktur 920 auf einem maschinenlesbaren Datenübertragungs-, Gate-Array- oder Speichermedium codiert ist, kann sie von einem oder mehreren Hardware- und/oder Software-Modulen innerhalb des Entwurfsprozesses 910 abgerufen und verarbeitet werden, um eine elektronische Komponente, eine Schaltung, ein elektronisches oder logisches Modul, eine Vorrichtung, eine Einheit oder ein System wie die in 1 bis 12 gezeigten zu simulieren oder in sonstiger Weise funktional darzustellen. Von daher kann die Entwurfsstruktur 920 Dateien oder sonstige Datenstrukturen, unter anderem human lesbaren und/oder maschinenlesbaren Quellcode, kompilierte Strukturen und computerausführbare Codestrukturen, enthalten, die bei Verarbeitung durch ein Entwurfs- oder Simulationsdatenverarbeitungssystem Schaltungen oder sonstige Ebenen des Hardware-Logikentwurfs funktional simulieren oder in sonstiger Weise darstellen. Solche Datenstrukturen können Entwurfsentitäten in Hardware-Beschreibungssprache (HDL) oder andere Datenstrukturen in Konformität und/oder kompatibel mit niedrigen HDL-Entwurfssprachen wie Verilog und VHDL und/oder höheren Entwurfssprachen wie C oder C++ beinhalten.
Der Entwurfsprozess 910 setzt und bezieht vorzugsweise Hardware- und/oder Software-Module zum Synthetisieren, Übersetzen oder sonstigen Verarbeiten eines funktionalen Entwurfs-/Simulationsäquivalents der in 1 bis 9 dargestellten Komponenten, Schaltungen, Einheiten oder Logikstrukturen ein, um eine Netzliste 980 zu erzeugen, die Entwurfsstrukturen wie die Entwurfsstruktur 920 enthalten kann. Die Netzliste 980 kann z. B. kompilierte oder in sonstiger Weise verarbeitete Datenstrukturen aufweisen, die eine Liste von Leitungen, diskreten Komponenten, Logikgattern, Steuerschaltungen, E/A-Einheiten, Modellen etc. darstellt, die die Verbindungen zu anderen Elementen und Schaltungen im Entwurf einer integrierten Schaltung beschreibt. Unter Anwendung eines iterativen Prozesses, bei dem die Netzliste 980 je nach Entwurfsspezifikationen und Parametern für die Einheit einmal oder mehrmals resynthetisiert wird, kann die Netzliste 980 synthetisiert werden. Wie bei anderen hier beschriebenen Entwurfsstrukturtypen kann die Netzliste 980 auf einem maschinenlesbaren Datenspeichermedium aufgezeichnet oder in ein programmierbares Gate-Array einprogrammiert werden. Das Medium kann ein nichtflüchtiges Speichermedium wie eine magnetische oder optische Speicherplatte, ein programmierbares Gate-Array, ein kompakter Flash-Speicher oder ein sonstiger Flash-Speicher sein. Außerdem oder alternativ kann das Medium ein System- oder Cache-Speicher, Pufferspeicherraum oder elektrisch oder optisch leitende Einheiten und Materialien sein, auf dem Datenpakete über das Internet oder andere für den Netzwerkbetrieb geeignete Mittel übertragen und zwischengespeichert werden.
Der Entwurfsprozess 910 kann Hardware- und Software-Module zum Verarbeiten einer Vielfalt von Eingangsdatenstrukturtypen, unter anderem die Netzliste 980, beinhalten. Solche Datenstrukturtypen können z. B. innerhalb der Bibliothekselemente 930 liegen und einen Satz gebräuchlicher Elemente, Schaltungen und Einheiten, darunter Modelle, Layouts und symbolische Darstellungen, für eine bestimmte Herstellungstechnologie beinhalten (z. B. Knoten in verschiedener Technologie, 32 nm, 45 nm, 90 nm etc.). Die Datenstrukturtypen können ferner Entwurfsspezifikationen 940, Charakterisierungsdaten 950, Verifikationsdaten 960, Entwurfsregeln 970 und Prüfdatendateien 985 beinhalten, die Eingangsprüfstrukturen, Ausgangstestergebnisse und andere Prüfinformationen beinhalten können. Der Entwurfsprozess 910 kann ferner z. B. mechanische Standardentwurfsprozesse wie die Analyse mechanischer Spannung, die thermische Analyse, die mechanische Ereignissimulation, die Prozesssimulation für Vorgänge wie Gießen, Formen und Formpressen etc. beinhalten. Ein Fachmann für mechanische Konstruktion kann den Umfang möglicher mechanischer Konstruktionswerkzeuge und -anwendungen, die ohne Abweichung vom Umfang und Geist der Erfindung im Entwurfsprozess 910 verwendet werden, einschätzen. Der Entwurfsprozess 910 kann auch Module zum Durchführen standardmäßiger Entwurfsprozesse wie Timing-Analyse, Verifikation, Prüfen von Entwurfsregeln, Platzierungs- und Leitungsführungsfunktionen etc. beinhalten.
Der Entwurfsprozess 910 setzt und bezieht logische und physische Entwurfswerkzeuge ein, z. B. HDL-Kompilierer und Werkzeuge zum Aufbau von Simulationsmodellen, um die Entwurfsstruktur 920 zusammen mit manchen oder allen der abgebildet dargestellten unterstützenden Datenstrukturen und mit jeglichen zusätzlichen mechanischen Entwürfen oder mechanischen Daten (falls zutreffend) zu verarbeiten, um eine zweite Entwurfsstruktur 990 zu erzeugen.
Die Entwurfsstruktur 990 liegt auf einem Speichermedium oder einem programmierbaren Gate-Array in einem Datenformat, das für den Austausch von Daten mechanischer Einheiten und Strukturen verwendet wird (z. B. in IGES, DXF, Parasolid XT, JT, DRG oder einem sonstigen geeigneten Format zum Speichern oder Wiedergeben solcher mechanischer Entwurfsstrukturen gespeicherte Daten). Ähnlich wie Entwurfsstruktur 920 enthält die Entwurfsstruktur 990 vorzugsweise eine oder mehrere Dateien, Datenstrukturen oder andere computercodierte Daten oder Anweisungen, die auf Übertragungs- oder Datenspeichermedien liegen und die bei Verarbeitung durch ein ECAD-System eine logisch oder in anderer Weise funktional äquivalente Form einer oder mehrerer der in 1 bis 12 dargestellten Ausführungsformen erzeugen. Bei einer Ausführungsform kann die Entwurfsstruktur 990 ein kompiliertes, ausführbares HDL-Simulationsmodell enthalten, das die in 1 bis 12 dargestellten Einheiten funktional simuliert.
Die Entwurfsstruktur 990 kann auch ein Datenformat, das für den Austausch von Layout-Daten integrierter Schaltungen verwendet wird, und/oder ein symbolisches Datenformat (z. B. in GDSII (GDS2), GL1, OASIS, MAP-Dateien oder jedem anderen geeigneten Format zum Speichern solcher Entwurfsdatenstrukturen gespeicherte Daten) verwenden. Die Entwurfsstruktur 990 kann Daten wie z. B. symbolische Daten, MAP-Dateien, Prüfdatendateien, Entwurfsinhaltsdateien, Herstellungsdaten, Layout-Parameter, Leitungen, Metallebenen, Durchkontaktierungen, Formen, Daten zur Führung durch die Herstellungslinie und andere Daten umfassen, die von einem Hersteller oder anderem Designer/Entwickler benötigt werden, um eine Einheit oder Struktur wie oben beschrieben und in 1 bis 12 dargestellt herzustellen. Die Entwurfsstruktur 990 kann dann in ein Stadium 995 gelangen, in dem z. B. die Entwurfsstruktur 990: zum Tape-out (Abgabe bei der Fertigung) gelangt, für die Herstellung freigegeben wird, für die Maskenfirma freigegeben wird, an eine andere Entwurfsfirma gesendet wird, zurück zum Kunden gesendet wird, etc.
Das Verfahren wie oben beschrieben wird bei der Herstellung von Chips mit integrierten Schaltungen verwendet. Die resultierenden Chips mit integrierten Schaltungen können vom Hersteller in Form eines Rohwafers (d. h. als einzelner Wafer mit vielen ungekapselten Chips), als bloßer Chip oder in gekapselter Form vertrieben werden. In letzterem Fall wird der Chip in ein Einzelchipgehäuse (z. B. einen Kunststoffträger mit Anschlüssen, die an einer Hauptplatine oder einem anderen übergeordneten Träger befestigt sind) oder in ein Mehrchipgehäuse (z. B. einen Keramikträger, der Oberflächen-Zwischenverbindungen oder vergrabene Zwischenverbindungen oder beides aufweist) montiert. In jedem Fall wird der Chip dann mit anderen Chips, diskreten Schaltungselementen und/oder Signalverarbeitungseinheiten als Teil entweder (a) eines Zwischenprodukts, z. B. einer Hauptplatine, oder (b) eines Endprodukts integriert. Das Endprodukt kann ein beliebiges Produkt sein, das Chips mit integrierten Schaltungen beinhaltet, von Spielzeugen und anderen Anwendungen des unteren Segments bis zu hochentwickelten Computerprodukten mit Anzeige, Tastatur oder einem anderen Eingabegerät und einem zentralen Prozessor.
Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung wurden zum Zweck der Veranschaulichung dargestellt, sollen aber nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt sein. Viele Modifikationen und Variationen werden für den Fachmann offensichtlich sein, ohne vom Umfang und Geist der beschriebenen Ausführungsformen abzuweichen. Die hier verwendete Terminologie wurde gewählt, um die Grundgedanken der Ausführungsformen, die praktische Anwendung oder technische Verbesserung gegenüber am Markt befindlichen Technologien am besten zu erläutern oder Fachleute zu befähigen, die hier offenbarten Ausführungsformen zu verstehen. Viele Modifikationen und Variationen werden für den Fachmann offensichtlich sein, ohne vom Umfang und Geist der Erfindung abzuweichen. Die entsprechenden Strukturen, Materialien, Handlungen und Äquivalente aller Mittel oder Schritte plus der Funktionselemente in den Ansprüchen, sofern zutreffend, sollen jede Struktur, jedes Material oder jede Handlung für die Durchführung der Funktion in Verbindung mit anderen beanspruchten Elementen, wie im Besonderen beansprucht, einschließen. Entsprechend erkennen Fachleute, dass die Erfindung, obwohl sie in Bezug auf Ausführungsformen beschrieben wurde, mit Modifikationen und im Geist und Umfang der angehängten Ansprüche praktisch ausgeführt werden kann.

Claims

Verfahren, aufweisend: Bilden einer ersten Metallschicht auf einer mindestens ersten Isolatorschicht, die ein darunter liegendes erstes Opfermaterial bedeckt; Bilden einer zweiten Isolatorschicht auf der ersten Metallschicht; Bilden einer zweiten Metallschicht auf der Isolatorschicht; Bilden einer dritten Isolatorschicht auf der zweiten Metallschicht; Bilden einer Maske auf der dritten Isolatorschicht zum Schutz von Teilen der dritten Isolatorschicht, der zweiten Metallschicht, der zweiten Isolatorschicht, der ersten Isolatorschicht und der ersten Metallschicht, wobei eine Öffnung in der Maske teilweise das darunter liegende erste Opfermaterial überlappt; Entfernen freiliegender Teile der ersten Isolatorschicht, der zweiten Isolatorschicht, der dritten Isolatorschicht, der ersten Metallschicht und der zweiten Metallschicht in einem einzigen Entfernungsprozess zum Bilden einer Balkenstruktur und zum Freilegen des überlappten Teils des darunter liegenden ersten Opfermaterials; Bilden eines zweiten Opfermaterials über der Balkenstruktur und in Kontakt mit dem freiliegenden Teil des darunter liegenden ersten Opfermaterials; Bereitstellen einer Decklage auf dem zweiten Opfermaterial; und Austreiben des zweiten Opfermaterials und des darunter liegenden ersten Opfermaterials durch die Decklage, um eine obere und untere Kammer um die Balkenstruktur zu bilden.
Verfahren nach Anspruch 1, wobei der einzige Entfernungsprozess einen Ätzschritt aufweist.
Verfahren nach einem der vorherigen Ansprüche 1 bis 2, wobei der einzige Entfernungsprozess eine vertikale Kantenausrichtung der Balkenstruktur erreicht.
Verfahren nach Anspruch 1, ferner aufweisend: Bilden der ersten Isolatorschicht zwischen der ersten Metallschicht und dem darunter liegenden Opfermaterial; und Bilden der zweiten Isolatorschicht zwischen einer freiliegenden Fläche der zweiten Metallschicht und dem darunter liegenden ersten Opfermaterial, wobei: die Maske auf der zweiten Isolatorschicht gebildet wird; und der einzige Entfernungsprozess Teile der ersten Isolatorschicht und der zweiten Isolatorschicht entfernt, die zur Balkenstruktur beitragen.
Verfahren nach Anspruch 4, wobei die erste Isolatorschicht in einem Graben gebildet wird, der in dem darunter liegenden ersten Opfermaterial gebildet ist, und die erste Metallschicht in dem Graben über der ersten Isolatorschicht gebildet wird.
Verfahren nach einem der vorherigen Ansprüche 1 bis 5, wobei das Austreiben einen Oxidhöcker ergibt, der sich unter die erste Metallschicht erstreckt und zu einer auf dem Substrat gebildeten festen Elektrode weist.
Verfahren nach Anspruch 1, ferner aufweisend: – Bilden einer Verdrahtungsschicht auf einem Substrat unter dem darunter liegenden ersten Opfermaterial; und – nach dem Austreiben Bilden einer Durchkontaktierung durch die Decklage und zu der darunter liegenden Verdrahtungsschicht auf einer Seite der oberen Kammer und der unteren Kammer; und/oder – Bilden einer Verdrahtung auf derselben Ebene wie die erste Metallschicht; und – nach dem Austreiben Bilden einer Durchkontaktierung durch die Decklage und zu der Verdrahtungsschicht auf einer Seite der oberen Kammer und der unteren Kammer; und/oder – Bilden einer Verdrahtung auf einer selben Ebene wie die zweite Metallschicht; und – nach dem Austreiben Bilden einer Durchkontaktierung durch die Decklage und zu der Verdrahtung auf einer Seite der oberen Kammer und der unteren Kammer; und/oder vor der Bildung der zweiten Opferschicht Bilden eines isolierenden Abstandshalters auf den freiliegenden Seiten der Balkenstruktur.
Verfahren zum Bilden einer Balkenstruktur, aufweisend: Aufschichten von Metall- und Opfermaterialien auf einem Opfermaterial, das auf einem Substrat gebildet wurde; Maskieren der geschichteten Metall- und Isolatormaterialien; Bilden einer Öffnung in der Maskierung, die das Opfermaterial überlappt; Ätzen der geschichteten Metall- und Isolatormaterialien in einem einzigen Ätzprozess zum Bilden der Balkenstruktur, so dass die Kanten des geschichteten Metall- und Isolatormaterials aneinander ausgerichtet sind; und Bilden eines Hohlraums um die Balkenstruktur durch ein Austreiben.
Verfahren nach Anspruch 8, wobei das Aufschichten aufweist: Bilden einer ersten Metallschicht über dem Opfermaterial; Bilden eines Oxidmaterials über dem ersten Metall; und Bilden einer zweiten Metallschicht über dem Oxidmaterial.
Verfahren nach Anspruch 9, wobei das Aufschichten ferner aufweist: Bilden einer Isolatorschicht unter der ersten Metallschicht direkt in Kontakt mit dem Opfermaterial; und Bilden einer weiteren Isolatorschicht direkt auf der zweiten Metallschicht; wobei das Ätzen Ätzen von Teilen der Isolatorschicht und der anderen Isolatorschicht beinhaltet.
Verfahren nach Anspruch 8, ferner aufweisend: – Bilden einer metallischen Verdrahtungsschicht auf einem Substrat unter dem Opfermaterial; und nach der Bildung des Hohlraums Bilden einer Durchkontaktierung zu der metallischen Verdrahtungsschicht; und/oder – Bilden einer Verdrahtung auf einer selben Ebene wie die erste Metallschicht; und nach der Bildung des Hohlraums Bilden einer Durchkontaktierung zu der Verdrahtung; und/oder – Bilden einer Verdrahtung auf einer selben Ebene wie die zweite Metallschicht; und nach der Bildung des Hohlraums Bilden einer Durchkontaktierung zu der Verdrahtung; und/oder – Bilden eines Grabens in dem Opfermaterial; – Bilden eines Isolators in dem Graben vor dem Bilden der ersten Metallschicht; und Bilden der ersten Metallschicht auf dem Isolator.
Struktur, die eine Verbundbalkenstruktur mit selbstausgerichteten Kanten aufweist, die sich zwischen einer oberen Kammer und einer unteren Kammer befindet.
Struktur nach Anspruch 12, wobei die Verbundbalkenstruktur eine Aufschichtung aus Metall, Oxid und Metall aufweist.
Verfahren in einem computergestützten Entwurfssystem zum Erzeugen eines funktionalen Entwurfsmodells einer MEMS-Struktur, wobei das Verfahren aufweist: Erzeugen einer funktionalen Darstellung einer Verbundbalkenstruktur mit selbstausgerichteten Kanten, die sich zwischen einer oberen Kammer und einer unteren Kammer befindet.
Verfahren nach Anspruch 14, wobei das funktionale Entwurfsmodell – eine Netzliste aufweist; und/oder – als Datenformat auf einem Speichermedium, das für den Austausch von Layout-Daten integrierter Schaltungen verwendet wird; und/oder – in einem programmierbaren Gate-Array liegt.