DE112009005490T5

DE112009005490T5 - Verfahren für eine Phasenwechselspeichermatrix

Info

Publication number: DE112009005490T5
Application number: DE112009005490T
Authority: DE
Inventors: Ferdinando Bedeschi; Claudio Resta; Marco Ferraro
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2009-12-31
Filing date: 2009-12-31
Publication date: 2013-01-24
Also published as: JP5500468B2; KR101546890B1; WO2011080784A1; US20160162213A1; JP2013516724A; US20140376306A1; CN103222005A; US10416909B2; TWI501233B; CN103222005B; US9251897B2; US10216438B2; US9851913B2; US20180095687A1; US11003365B2; KR20120125265A; US20190155528A1; US20190391751A1; TW201142843A

Abstract

Verfahren zum Betreiben von Phasenwechselspeichermatrizen werden beschrieben. Ein Verfahren umfasst Bestimmen eines Musters, das zu einer Phasenwechselspeichermatrix geschrieben werden soll, und Ausführen gemäß dem Muster von zwei oder mehr geeigneten Rücksetz-Sequenzen auf der Phasenwechselspeichermatrix, um das Muster zu der Phasenwechselspeichermatrix zu schreiben. Ein anderes Verfahren umfasst das Ausführen einer Setz-Sequenz auf einer Phasenwechselspeichermatrix und Durchführen eines geeigneten Lesens der Phasenwechselspeichermatrix, um ein Muster zu erhalten, das von dem Ausführen der Setz-Sequenz abgeleitet ist.

Description

TECHNISCHES GEBIET
Ausführungsformen der Erfindung betreffen das Gebiet der Phasenwechselspeicherzellen und insbesondere Verfahren zum Betreiben von Phasenwechselspeichermatrizen.
HINTERGRUND
Eingebettete SRAM und DRAM haben Probleme mit Nicht-Flüchtigkeit und Softfehlerraten, während eingebettete FLASH-Speicher zusätzliche Maskierungsschichten oder Verfahrensschritte während der Herstellung erfordern, eine hohe Spannung zum Programmieren erfordern und Probleme bei der Ausdauer und Zuverlässigkeit haben. Phasenwechselspeicher (PCM) überwinden die Probleme der oben erwähnten Parameter und bieten vorteilhafte Schreibgeschwindigkeiten, kleine Zellengrößen, einfachere Schaltungen und eine Herstellungskompatibilität mit dem Complementary-Metal-Oxide-Semiconductor-(CMOS)-Prozess. Zusätzliche Verbesserungen werden jedoch bei der Evolution der PCM-Technologie benötigt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 veranschaulicht ein Flussdiagramm, das Operationen in einem Verfahren zum Betreiben einer Phasenwechselspeichermatrix in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung darstellt.
2 veranschaulicht ein Flussdiagramm, das Operationen bei einem Verfahren zum Betreiben einer Phasenwechselspeichermatrix in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung darstellt.
3 veranschaulicht ein Flussdiagramm, das Operationen bei einem Verfahren zum Betreiben einer Phasenwechselspeichermatrix in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung darstellt.
4 zeigt Ausdrucke der Programmimpulsamplitude für eine logische ”1” als eine Funktion der Zeit und der Programmimpulsamplitude für eine logische ”0” als eine Funktion der Zeit in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
5 zeigt Ausdrucke des Zellenstroms für eine logische ”1” als eine Funktion der Zeit und den Zellenstrom für eine logische ”0” als eine Funktion der Zeit in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
6 veranschaulicht eine Matrix von Phasenwechselspeicherzellen in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
7 veranschaulicht eine schematische Darstellung einer drahtlosen Architektur, die eine Matrix von Phasenwechselspeicherzellen in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung umfasst.
8 veranschaulicht ein Blockdiagramm eines Beispiels eines Computersystems, das zum Verschlüsseln und Entschlüsseln oder sowohl zum Verschlüsseln als auch Entschlüsseln eines nichtvolatilen Speichers basierend auf einer Phasenwechselspeichermatrix in Überstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung konfiguriert ist.
9 veranschaulicht ein Blockdiagramm eines Beispiels einer Speicherarchitektur, die zum Verschlüsseln oder Entschlüsseln oder sowohl zum Verschlüsseln als auch Entschlüsseln konfiguriert ist, einen nichtvolatilen Speicher basierend auf einer Phasenwechselspeichermatrix in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG
Verfahren zum Betreiben von Phasenwechselspeichermatrizen werden hierin beschrieben. In der folgenden Beschreibung werden zahlreiche spezifische Details ausgeführt, wie z. B. spezifische Verschlüsselungs- und Entschlüsselungsmöglichkeiten, um ein gründliches Verstehen der Ausführungsbeispiele der vorliegenden Erfindung bereitzustellen. Es wird für den Fachmann offensichtlich sein, dass die Ausführungsbeispiele der vorliegenden Erfindung ohne diese spezifischen Details praktiziert werden können. Bei anderen Beispielen sind wohlbekannte Verfahrensoperationen, wie z. B. Materialverarbeitungsoperationen nicht im Detail beschrieben, um die Ausführungsbeispiele der vorliegenden Erfindung nicht unnötig zu verschleiern. Außerdem muss verstanden werden, dass die verschiedenen Ausführungsbeispiele, die in den Figuren gezeigt sind, beispielhafte Darstellungen sind und nicht notwendigerweise maßstabsgetreu.
Verfahren zum Betreiben von Phasenwechselspeichermatrizen werden offenbart. In einem Ausführungsbeispiel umfasst ein Verfahren zum Betreiben einer Phasenwechselspeichermatrix das Bestimmen eines Musters, das zu der Phasenwechselspeichermatrix geschrieben werden soll. Gemäß dem Muster werden dann zwei oder mehr geeignete Rücksetz-Sequenzen auf der Phasenwechselspeichermatrix ausgeführt, um das Muster zu der Phasenwechselspeichermatrix zu schreiben. In einem Ausführungsbeispiel umfasst ein Verfahren zum Betreiben einer Phasenwechselspeichermatrix das Ausführen einer Setz-Sequenz auf der Phasenwechselspeichermatrix. Ein geeignetes Lesen der Phasenwechselspeichermatrix wird dann durchgeführt, um ein Muster zu erhalten, das von dem Ausführen der Setz-Sequenz erhalten wurde. In einem Ausführungsbeispiel umfasst ein Verfahren zum Betreiben einer Phasenwechselspeichermatrix das Bestimmen eines Musters, das zu der Phasenwechselspeichermatrix geschrieben werden soll. Gemäß dem Muster werden dann zwei oder mehr geeignete Rücksetz-Sequenzen auf der Phasenwechselspeichermatrix ausgeführt, um das Muster zu der Phasenwechselspeichermatrix zu schreiben. Eine Setz-Sequenz wird dann auf der Phasenwechselspeichermatrix ausgeführt. Ein geeignetes Lesen der Phasenwechselspeichermatrix wird dann durchgeführt, um das Muster zu erhalten, das von dem Ausführen der Setz-Sequenz abgeleitet ist.
In Übereinstimmung mit Ausführungsbeispielen der vorliegenden Erfindung werden kryptografische Verfahren basierend auf Rücksetz- und Setz-Operationen für Phasenwechselspeichervorrichtungen (PCM) beschrieben. Solche Verfahren können auf der Fähigkeit basieren, das Rücksetzen zu differenzieren (z. B. um Informationen mit harten oder weichen Impulsen zu verstecken), um geeignete Startbedingungen für unterschiedliche Setz-Zustände zu definieren (z. B. um Information zu restaurieren). In einem Ausführungsbeispiel werden PCM-Zellen mit unterschiedlichen Impulsamplituden zurückgesetzt, was eine einfachere oder härtere Setzmöglichkeit bereitstellt, sobald ein gegebener Setzimpuls festgelegt ist. Ein logischer Wert kann einer gegebenen Rücksetz-Amplitude zugeordnet sein. Wenn ein Setzen dann geliefert wird, kann dieser logische Wert umschalten oder nicht. In einem Ausführungsbeispiel führt solch eine Annäherung zu ”versteckter” Information. Ein ”falsches” Rücksetzen, z. B. ein All-Zero-Schreibbefehl kann in solch einem Fall verwendet werden, nachdem zu dem Speicher ein gegebenes zu versteckendes Muster geschickt worden ist. Zum Beispiel, wenn man von einem All-Zero-Muster ausgeht, werden, nach einem Setz-Impuls, einige der Bits, die ursprünglich als Nullen gelesen wurden, auf Eins wechseln, während andere dies nicht tun werden, wodurch das wirkliche Datenmuster enthüllt wird (z. B. (b7, ...b0) = 00000000 --> 10011011). Bei dem Beispiel haben bit6, bit5, bit2 ein härteres Rücksetzen gesehen als bit7, 4, 3, 1, 0. In diesem Fall ist 100110011 das Muster, das zu dem Speicher geschickt wird, der versteckt werden soll. Dann kann ein All-Zero-Schreibbefehl zu dem Speicher geschickt werden oder kann gegebenenfalls durch die interne Zustandsmaschine ohne zusätzliche Befehle als eine Folge der Anforderung, ein Muster zu verstecken, ausgeführt werden. Diese Annäherung stellt eine Rücksetz-Sequenz mit geeigneter Größe in Übereinstimmung mit dem logischen Zustand der Bits der zu versteckenden Muster bereit und in ein verstecktes Muster, das gleich 000000000 nach der Vervollständigung der Sequenz ist.
Kryptografie wird immer relevanter in vielen unterschiedlichen Anwendungen, wie z. B. bei Smartcard-Chips. In Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung, insbesondere bei PCM-Technologie und ihrer Kompatibilität mit durch komplementäre Metalloxidhalbleiter (CMOS) eingebetteten Prozessen, ist PCM ein sehr wahrscheinlicher Kandidat, um FLASH- oder EEPROM-Chips in solchen Systemen zu ersetzen, was kosteneffektive Lösungen bereitstellt. In einem Ausführungsbeispiel basiert ein kryptografisches Verfahren auf Rücksetz- und Setz-Operationen für PCM-Vorrichtungen, wie oben detailliert. PCM-Zellen können mit unterschiedlichen Impulsamplituden zurückgesetzt werden, was in einer einfacheren oder härteren Setz-Möglichkeit resultiert, wenn einmal ein gegebener Setz-Impuls festgelegt ist. Diese Möglichkeit kann in Relation zu dem Volumen des amorphen Materials stehen, das nach dem Rücksetz-Impulsgeben erhalten wird. Zum Beispiel ist in einem Ausführungsbeispiel je größer die Rücksetz-Amplitude, desto größer das Volumen des amorphen Materials und, daher, desto schwieriger ist es zu kristallisieren. Gemäß diesen physikalischen Eigenschaften kann ein logischer Wert einer gegebenen Rücksetz-Amplitude zugeordnet werden. Wenn dann ein Setzen geliefert wird, kann dieser logische Wert vollständig zu einer logischen 1 umschalten oder nicht, z. B. wird versteckte Information erzeugt.
In Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung basiert ein kryptografisches Verfahren auf der Fähigkeit, das Rücksetzen zu differenzieren (z. B. um Information zu verstecken), um geeignete Startbedingungen zu definieren, die in unterschiedlichen Setz-Zuständen resultieren (z. B. um Information zu restaurieren) und, ultimativ, in verschiedenen Datenlesungen. Das Muster kann durch eine Rücksetz-Operation versteckt werden, wobei, z. B. eine logische 0, nach der Entschlüsselung durch ein hartes Rücksetzen erhalten wird, während eine logische 1, nach der Entschlüsselung aus einem weichen Rücksetzen resultiert. In einem Ausführungsbeispiel erscheint das Muster vor der Entschlüsselung wie ein All-Zero-0-Muster. Ausgehend von dem All-Zero-Muster werden nach einem Setz-Impuls einige der Bits, die ursprünglich als 0en gelesen worden sind, zu 1en wechseln, einige andere werden dies nicht tun, was das reale Datenmuster enthüllt. Die Adressen der Muster können innerhalb eines einmal programmierbaren Speichers durch den Endkunden oder durch den Hersteller festgelegt sein, oder durch beide. In einem Ausführungsbeispiel wird ein zusätzliches Datenschutzniveau bereitgestellt, für den Fall, dass ein Passwort irgendwie geknackt worden ist und ein Matrixinhalt unerwünscht ausgelesen wurde. In einem spezifischen Ausführungsbeispiel, solange ein ”falsches” Setzen, z. B. ein ”all 1”-Schreibbefehl nicht ausgegeben worden ist, bleibt der wirkliche Inhalt innerhalb des Musters versteckt. Auf der anderen Seite kann diese Annäherung einen Weg bereitstellen, um ohne digitales Passwort ein Wort ”zu löschen” und ein reales Muster zwingen, zu erscheinen.
Eine Phasenwechselspeichermatrix kann verschlüsselt sein. Die 1 veranschaulicht z. B. ein Flussdiagramm 100, das Operationen in einem Verfahren zum Betreiben einer Phasenwechselspeichermatrix in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung darstellt.
Bezug nehmend auf die Operation 105 des Flussdiagramms 100 enthält ein Verfahren zum Betreiben einer Phasenwechselspeichermatrix das Bestimmen eines Musters, das zu der Phasenwechselspeichermatrix geschrieben werden soll.
Bezug nehmend auf die Operation 106 des Flussdiagramms 100 weist das Verfahren zum Betreiben einer Phasenwechselspeichermatrix auch das Ausführen gemäß dem Muster von zwei oder mehr geeigneten Rücksetz-Sequenzen auf der Phasenwechselspeichermatrix auf, um das Muster zu der Phasenwechselspeichermatrix zu schreiben. In Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung hat eine erste der geeigneten Rücksetz-Sequenzen eine erste Amplitude und einen zweite der geeigneten Rücksetz-Sequenzen hat eine zweite Amplitude, die unterschiedlich von der ersten Amplitude ist. In einem Ausführungsbeispiel ist die erste der geeigneten Rücksetz-Sequenzen, um eine logische ”0” zu schreiben, und die zweite der geeigneten Rücksetz-Sequenzen, um eine logische ”1” zu schreiben. In einem spezifischen Ausführungsbeispiel wird das Schreiben des Musters zu der Phasenwechselspeichermatrix durch eine interne Zustandsmaschine durchgeführt. In einem Ausführungsbeispiel dient das Verfahren, das die Operationen 104 und 106 umfasst, zum Verschlüsseln der Phasenwechselspeichermatrix.
Bezug nehmend auf die Operation 102 des Flussdiagramms 100 kann das Verfahren zum Betreiben einer Phasenwechselspeichermatrix optional in einem Ausführungsbeispiel weiter das Ausgeben eines geeigneten Schreib-Passwortes umfassen und das Ausführen der beiden oder mehreren geeigneten Rücksetz-Sequenzen umfasst das Bereitstellen des geeigneten Schreib-Passworts. In einem spezifischen Ausführungsbeispiel wird das geeignete Schreib-Passwort mit der Information verglichen, die in einem einmal programmierbaren Speicher gespeichert worden ist, z. B. als ein Passwort, das durch einen Hersteller aufgrund einer Kundenanfrage gespeichert worden ist. In einem Ausführungsbeispiel erzeugt ein falsches Passwort oder eine Sequenz ein ”reales” Löschen des Musters durch Auswählen eines sehr langen Setz-Impulses, wie z. B. aber nicht darauf beschränkt, ein Setz-Sweep oder ein ”stair case down”.
Eine Phasenwechselspeichermatrix kann entschlüsselt sein. Die 2 veranschaulicht beispielsweise ein Flussdiagramm 200, das Operationen in einem Verfahren zum Betreiben einer Phasenwechselspeichermatrix in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung darstellt.
Bezug nehmend auf die Operation 204 des Flussdiagramms 200 umfasst ein Verfahren zum Betreiben einer Phasenwechselspeichermatrix das Ausführen einer Setz-Sequenz auf der Phasenwechselspeichermatrix.
Bezug nehmend auf die Operation 206 des Flussdiagramms 200 umfasst das Verfahren zum Betreiben einer Phasenwechselspeichermatrix auch das Durchführen eines geeigneten Lesens der Phasenwechselspeichermatrix, um ein Muster zu erhalten, das von dem Ausführen der Setz-Sequenz abgeleitet ist. In Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung umfasst das Ausführen der Setz-Sequenz auf der Phasenwechselspeichermatrix das Ausführen der Setz-Sequenz mit einem All-Zero-Musterziel für die Phasenwechselspeichermatrix und das Muster ist ein Non-All-Zero-Muster. In einem Ausführungsbeispiel umfasst das Ausführen der Setz-Sequenz auf der Phasenwechselspeichermatrix das Ausführen der Setz-Sequenz mit einem ersten Musterziel für die Phasenwechselspeichermatrix und das Muster ist ein zweites Muster, das unterschiedlich von dem ersten Muster ist. In einem Ausführungsbeispiel umfasst das Verfahren das Einstellen einer internen Lesereferenz, um eine Reserve zum Erhalten des Musters aufrecht zu erhalten. In einem spezifischen Ausführungsbeispiel wird der interne Lese-Referenzstrom leicht erhöht. In einem Ausführungsbeispiel ist das Verfahren, das die Operationen 204 und 206 umfasst, zum Entschlüsseln der Phasenwechselspeichermatrix. In einem Ausführungsbeispiel ist ein ”Musterziel” das Muster, das in dem Ort gespeichert ist, der irgendwann ausgelesen werden kann, bevor die Sequenz ausgegeben wird, was wiederum das ”Muster” nach der Sequenz wird, wenn sie irgendwann gelesen wird.
Bezug nehmend auf die Operation 202 des Flussdiagramms 200 kann das Verfahren zum Betreiben einer Phasenwechselspeichermatrix optional in einem Ausführungsbeispiel weiter das Ausgeben eines geeigneten Lese-Passwortes umfassen, wobei das Durchführen des geeigneten Lesens das Bereitstellen des geeigneten Lese-Passwortes umfasst. In einem spezifischen Ausführungsbeispiel wird das geeignete Lese-Passwort mit Information verglichen, die in einem einmal programmierbaren Speicher gespeichert ist. In einem Ausführungsbeispiel erzeugt ein falsches Passwort oder Sequenz ein ”reales” Löschen des Musters durch Auswählen eines sehr langen Setz-Impulses, wie z. B., aber nicht darauf beschränkt, ein Setz-Sweep oder ein ”stair case down”. In einem anderen optionalen Ausführungsbeispiel umfasst das Verfahren weiter, folgend auf das Durchführen des geeigneten Lesens, das Ausführen von zwei oder mehr geeigneten Rücksetz-Sequenzen auf der Phasenwechselspeichermatrix, um das Muster in der Phasenwechselspeichermatrix wieder zu verstecken.
Eine Phasenwechselspeichermatrix kann verschlüsselt und später entschlüsselt sein. Zum Beispiel veranschaulicht die 3 ein Flussdiagramm 300, das Operationen in einem Verfahren zum Betreiben einer Phasenwechselspeichermatrix in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung darstellt.
Bezug nehmend auf die Operation 304 des Flussdiagramms 300 umfasst ein Verfahren zum Betreiben einer Phasenwechselspeichermatrix das Bestimmen eines Musters, das zu der Phasenwechselspeichermatrix geschrieben werden soll.
Bezug nehmend auf die Operation 306 des Flussdiagramms 300 umfasst das Verfahren zum Betreiben einer Phasenwechselspeichermatrix auch das Ausführen gemäß dem Muster von zwei oder mehreren geeigneten Rücksetz-Sequenzen auf der Phasenwechselspeichermatrix, um das Muster zu der Phasenwechselspeichermatrix zu schreiben. In Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung hat eine erste der geeigneten Rücksetz-Sequenzen eine erste Amplitude und eine zweite der geeigneten Rücksetz-Sequenzen hat eine zweite Amplitude, die unterschiedlich von der ersten Amplitude ist. In einem Ausführungsbeispiel ist die erste der geeigneten Rücksetz-Sequenzen, um eine logische ”0” zu schreiben, und die zweite der geeigneten Rücksetz-Sequenzen ist, um eine logische ”1” zu schreiben. In einem spezifischen Ausführungsbeispiel wird das Schreiben des Musters zu der Phasenwechselspeichermatrix durch eine interne Zustandsmaschine durchgeführt.
Bezug nehmend auf die Operation 310 des Flussdiagramms 300 umfasst ein Verfahren zum Betreiben einer Phasenwechselspeichermatrix auch das Ausführen einer Setz-Sequenz auf der Phasenwechselspeichermatrix.
Bezug nehmend auf die Operation 312 des Flussdiagramms 300 umfasst das Verfahren zum Betreiben einer Phasenwechselspeichermatrix auch das Durchführen eines geeigneten Lesens der Phasenwechselspeichermatrix, um das Muster zu erhalten, das von dem Ausführen der Setz-Sequenz abgeleitet ist. In Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung umfasst das Ausführen der Setz-Sequenz auf der Phasenwechselspeichermatrix das Ausführen der Setz-Sequenz mit einem All-Zero-Musterziel für die Phasenwechselspeichermatrix und das Muster ist ein Non-All-Zero-Muster. In einem Ausführungsbeispiel umfasst das Ausführen der Setz-Sequenz auf der Phasenwechselspeichermatrix das Ausführen der Setz-Sequenz mit einem ersten Musterziel für die Phasenwechselspeichermatrix und das Muster ist ein zweites Muster, das unterschiedlich von dem ersten Muster ist. In einem Ausführungsbeispiel umfasst das Verfahren das Einstellen einer internen Lese-Referenz, um eine Reserve zum Erhalten des Musters aufrecht zu erhalten. In einem spezifischen Ausführungsbeispiel ist der interne Lese-Referenzstrom leicht erhöht.
Bezug nehmend auf die Operation 302 des Flussdiagramms 300 kann das Verfahren zum Betreiben einer Phasenwechselspeichermatrix optional in einem Ausführungsbeispiel weiter das Ausgeben eines geeigneten Schreib-Passworts umfassen und das Ausführen der zwei oder mehr geeigneten Rücksetz-Sequenzen umfasst das Bereitstellen des geeigneten Schreib-Passwortes. In einem spezifischen Ausführungsbeispiel wird das geeignete Schreib-Passwort mit Information verglichen, die in einem einmal programmierbaren Speicher gespeichert ist, z. B. als ein Passwort, das durch einen Hersteller aufgrund einer Kundenanfrage gespeichert ist. Außerdem, Bezug nehmend auf die Operation 308 des Flussdiagramms 300, kann das Verfahren zum Betreiben einer Phasenwechselspeichermatrix optional in einem Ausführungsbeispiel das Ausgeben eines geeigneten Lese-Passwortes umfassen, wobei das Durchführen des geeigneten Lesens das Bereitstellen des geeigneten Lese-Passwortes umfasst. In einem spezifischen Ausführungsbeispiel wird das geeignete Lese-Passwort mit Information verglichen, die in einem einmal programmierbaren Speicher gespeichert ist. In einem Ausführungsbeispiel erzeugt ein falsches Passwort (ein geeignetes Lese-Passwort, geeignetes Schreib-Passwort, oder beides) oder Sequenz ein ”reales” Löschen des Musters durch Auswählen eines sehr langen Setz-Impulses wie z. B., aber nicht darauf beschränkt, ein Setz-Sweep oder ein ”stair case down”. In einem anderen optionalen Ausführungsbeispiel umfasst das Verfahren weiter, folgend dem Durchführen des geeigneten Lesens, das Ausführen von zwei oder mehr geeigneten Rücksetz-Sequenzen auf der Phasenwechselspeichermatrix, um das Muster in der Phasenwechselspeichermatrix wieder zu verstecken.
In einem Ausführungsbeispiel setzt sich das Muster aus realen Informationsbits zusammen, die sensitive Information (was immer ihre Natur ist) enthält, und durch falsche Bits mit einem Zustand und mit Lese- und Programm-Operationen, die nicht notwendigerweise wichtig sind. Informationsbits und falsche Bits werden in denselben logischen Nibbles, Bytes, Worten, Doppelworten, langen Worten oder irgendeinem der minimalen oder maximalen logischen Pakete von Bits verschmolzen, die während den Systemoperationen gehandhabt werden. Bei diesem Ausführungsbeispiel können die Rücksetz-Sequenzen und die Setz-Sequenzen nur auf den Informationsbits ausgeführt werden, während die falschen Bits mit zufälligen Mustern oder mit einigen gegebenen Mustern programmiert werden. In solch einem Fall wird die Position der falschen Bits (oder komplementär zu der Position der Informationsbits) in nicht-volatile Register geschrieben (z. B. einmal programmierbare nicht-volatile Register), die durch die Maschine gelesen werden können, die das Sequenzieren in Antwort auf geeignete Befehle, die vom System zum Speicher ausgegeben werden, ausführt, als auch durch den Systemprozessor nach dem Ausgeben von geeigneten Befehlen und Passwörtern. Das erwartete Zielmuster kann dann vor dem Entschlüsseln unterschiedlich zu einem All-Zero sein. Auch kann das zu schreibende Zielmuster einige reale Einsen und Nullen und einige falsche Einsen und Nullen enthalten. Eine interne Zustandsmaschine wird die Informationsbits gemäß den Konfigurationsbits auswählen und wird mit der geeigneten Rücksetz- oder Setz-Sequenz pulsen, wie z. B. den Rücksetz- oder Setz-Sequenzen, die hierin beschrieben sind, gemäß der bestimmten Operation, die von dem Host angefordert wird. Währenddessen werden die falschen Bits zufällig mit konventionellen Programmiertechniken gehandhabt.
4 umfasst Ausdrucke 400 von Programmimpulsamplituden für eine logische ”1” als eine Zeitfunktion und Programmimpulsamplituden für eine logische ”0” als eine Zeitfunktion in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
Bezug nehmend auf 4 stellt der Ausdruck auf der linken Seite eine Programmimpulsamplitude für eine logische ”1” als eine Zeitfunktion dar. Ein weiches Rücksetzen (Ireset soff) wird durchgeführt, das konsistent mit einer weniger resistiven Phasenwechselspeicherzelle ist. Der Ausdruck stellt auf der rechten Seite die Programmimpulsamplitude für eine logische ”0” als eine Zeitfunktion dar. Ein hartes Rücksetzen (Ireset hard) wird durchgeführt, konsistent mit einer stärker resistiven Phasenwechselspeicherzelle.
Die 5 umfasst Ausdrucke 500 des Zellenstroms für eine logische ”1” als eine Zeitfunktion und des Zellenstroms für eine logische ”0” als eine Zeitfunktion in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
Bezug nehmend auf 5 stellt der Ausdruck auf der linken Seite den Zellenstrom für eine logische ”1” als eine Zeitfunktion dar. Ein relativ hoher Lesestrom (Iread) ist unter gegebenen Lesevorspannungsbedingungen bezüglich dem gesetzten Strom (Iset) abgesunken. Der Ausdruck stellt auf der rechten Seite den Zellenstrom für eine logische ”0” als eine Zeitfunktion dar. Ein relativ niedriger Lesestrom (Iread) ist unter gegebenen Auslesevorspannungsbedingungen relativ zu dem gesetzten Strom (Iset) abgesunken. Iset ist so ausgewählt, dass er ausreichend ist, um eine weniger resistive Phasenwechselspeicherzelle zu setzen, aber nicht eine stärker resistive Phasenwechselspeicherzelle.
In einem Aspekt der vorliegenden Erfindung umfasst eine Phasenwechselspeicherzellenmatrix Speicherzellen, die aus einem Speichermaterial in Verbindung mit einer Auswahlvorrichtung zusammengesetzt sind. Zum Beispiel veranschaulicht die 6 eine Matrix 610 von Phasenwechselspeicherzellen 604 in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung. In einem Ausführungsbeispiel umfasst die Matrix 610 Phasenwechselspeicherzellen, die aus Legierungen der Elemente der Gruppe VI der periodischen Tabelle zusammengesetzt sind, Elemente, wie z. B. Te oder Se, die als Chalkogenide oder chalkogenische Materialien bezeichnet. Chalkogenide können vorteilhafterweise in Phasenwechselspeicherzellen verwendet werden, um ein Datenzurückhalten bereitzustellen und bleiben stabil, auch nachdem die Leistung von dem nicht volatilen Speicher weggenommen ist. Nimmt man beispielsweise das Phasenwechselmaterial als Ge₂Sb₂Te₅, werden zwei Phasen oder mehr gezeigt, die unterschiedliche elektrische Eigenschaften haben, die für die Speicherspeicherung nützlich sind. Die Matrix 610 weist Phasenwechselspeicherzellen auf, die jeweils eine Auswahlvorrichtung und ein Speicherelement haben. Obwohl die Matrix mit bipolaren Auswahlvorrichtungen veranschaulicht ist, soll angemerkt werden, dass alternative Ausführungsbeispiele CMOS-Auswahlvorrichtungen oder Dioden verwenden können, um die elektrischen Eigenschaften (z. B. Widerstand, Kapazitanz, usw.) des chalkogeniden Materials durch die Anwendung von Energie wie z. B. Hitze, Licht, Spannungspotential oder elektrischer Strom, zu identifizieren und selektiv zu ändern. Das chalkogenische Material kann elektrisch zwischen unterschiedlichen Zuständen, die zwischen den amorphen und kristallinen Zuständen liegen, umgeschaltet werden, was zu einer Multiniveauspeicherfähigkeit führt. Um den Zustand oder die Phase des Speichermaterials zu verändern, veranschaulicht dieses Ausführungsbeispiel ein Programmierspannungspotential, das größer als die Schwellwertspannung der Speicherauswahlvorrichtung ist, die bei der Speicherzelle angewandt werden kann. Ein elektrischer Strom fließt durch das Speichermaterial und erzeugt Hitze, die die elektrischen Eigenschaften verändert und den Speicherzustand oder die Phase des Speichermaterials verändert.
Beispielsweise platziert Erhitzen des Phasenwechselmaterials auf eine Temperatur von über 900°C bei einer Schreiboperation das Phasenwechselmaterial über seine Schmelztemperatur (T_M). Dann bringt ein schnelles Abkühlen das Phasenwechselmaterial in den amorphen Zustand, der als Rücksetz-Zustand bezeichnet wird, wobei gespeicherte Daten einen ”0”-Wert haben können. Nimmt man Ge₂Sb₂Te₅ als ein Beispiel, kann die Zeit zwischen dem Erreichen der Schmelztemperatur T_m und dem Abschrecken nach dem lokalen Erhitzen, um die amorphe Phase zu erreichen, kleiner als 60 Nanosekunden sein. Auf der anderen Seite wird, um eine Speicherzelle vom Rücksetzen auf Setzen zu programmieren, die lokale Temperatur höher als die Kristallisationstemperatur (Tx) erhöht über einen Zeitraum, der länger als 50 Nanosekunden ist (für Ge₂Sb₂Te₅), um eine vollständige Kristallisierung zu erlauben. Das Phasenwechselmaterial in der kristallinen Form wird als ein Setz-Zustand bzw. gesetzter Zustand bezeichnet und gespeicherte Daten können einen ”1”-Wert haben. Daher kann die Zelle durch Einstellen der Amplitude und der Impulsbreite des Stromes, der durch die Zelle fließen darf, programmiert werden. Zusammengefasst wird ein schneller Impuls mit hoher Größe die Zelle amorphisieren, wohingegen ein längerer Impuls mit moderater Größe der Zelle erlaubt, zu kristallisieren. Bei einer Lese-Operation werden die Bitleitung (BL) und die Wortleitung (WL) ausgewählt und eine externe Vorspannung wird an die ausgewählte Speicherzelle angelegt. Um eine chalkogenide Speichervorrichtung auszulesen, wird die Stromdifferenz zwischen dem Zellenstrom und einem gegebenen Referenzstrom, der sich aus dem unterschiedlichen Vorrichtungswiderstand ergibt, erfasst. Es wird dann bestimmt, ob Daten, die in der ausgewählten Speicherzelle gespeichert sind, eine ”1” oder ”0” sind, basierend auf diesem Spannungsunterschiedswechsel, der durch einen Widerstand des Phasenwechselmaterials der ausgewählten Speicherzelle verursacht ist. Es wird geschätzt, dass die Assoziierung des Rücksetzens und des Setzens mit amorphen und kristallinen Zuständen, jeweils eine Konvention ist, und dass zumindest eine gegensätzliche Konvention angewandt werden kann. Auch können andere Verfahren zum Lesen des Widerstands (z. B. des Zustands) implementiert werden, wie z. B. einen Strom zu zwingen und eine Spannung auszulesen oder eine Kapazitanz vorzuladen und sie über die Zelle zu entladen. Die oben beschriebenen Annäherungen sind nicht notwendigerweise abhängig von dem Weg wie die Daten ausgelesen werden.
Bei einem anderen Aspekt der vorliegenden Erfindung veranschaulicht die 7 einen schematische Darstellung einer drahtlosen Architektur, die eine Matrix von Phasenwechselspeicherzellen beinhaltet, in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung. Das Ausführungsbeispiel der drahtlosen Architektur, das in der 7 veranschaulicht ist, zeigt eine Kommunikationsvorrichtung 710. Es muss angemerkt werden, dass die vorliegende Erfindung nicht auf drahtlose Kommunikationsausführungsbeispiele beschränkt ist und andere, nicht drahtlose Anwendungen in Verbindung mit Ausführungsbeispielen der vorliegenden Erfindung verwendet werden können (wie z. B. Computing, Datenspeicherung, Verbraucherprodukte, Automotive, usw.). Wie bei diesem drahtlosen Ausführungsbeispiel gezeigt, umfasst die Kommunikationsvorrichtung 710 eine oder mehr Antennenstrukturen 714, um Funkwellen zu erlauben, mit anderen Kommunikationsvorrichtungen über die Luft zu kommunizieren. Zum Beispiel kann die Kommunikationsvorrichtung 710 als eine Zellenvorrichtung operieren oder eine Vorrichtung, die in drahtlosen Netzwerken arbeitet, wie z. B. Wireless Fidelity (Wi-Fi), das die darunterliegende Technologie des Wireless Local Area Networks (WLAN) basierend auf den Normen IEEE 802.11, WiMax und Mobile WiMax basierend auf IEEE 802.16-2005, Wideband Code Division Multiple Access (WCDMA) und Global System for Mobile Communications (GSM) Netzwerken bereitstellt, obwohl die vorliegende Erfindung nicht darauf beschränkt ist, nur in diesen Netzwerken zu arbeiten. Die Funkuntersysteme, die zusammen auf derselben Plattform der Kommunikationsvorrichtung 710 angeordnet sind, stellen die Möglichkeit des Kommunizierens mit unterschiedlichen Frequenzbändern in einem Hochfrequenz/Ortsraum mit anderen Vorrichtungen in einem Netzwerk bereit.
Es sollte verstanden werden, dass der Schutzbereich der vorliegenden Erfindung nicht auf die Typen, die Anzahl oder die Frequenz der Kommunikationsprotokolle beschränkt ist, die durch die Kommunikationsvorrichtung 710 verwendet werden können. Beispielhaft veranschaulicht jedoch das Ausführungsbeispiel das Koppeln der Antennenstruktur 714 an einen Transceiver 712, um eine Modulation/Demodulation aufzunehmen. Im Allgemeinen kann der analoge Front-End-Transceiver 712 ein alleinstehender diskreter oder integrierter analoger Hochfrequenzschaltkreis (RF) sein oder der Transceiver 712 kann mit einem Prozessor eingebettet sein, der einen oder mehrere Prozessorkerne 716 und 718 hat. Die mehreren Kerne erlauben, dass zu verarbeitende Arbeitslasten über die Kerne verteilt werden können und Baseband-Funktionen und Anwendungsfunktionen gehandhabt werden können. Eine Schnittstelle kann verwendet werden, um Kommunikation oder Information zwischen dem Prozessor und der Speicherspeicherung in einem Systemspeicher 720 bereitzustellen. Obwohl der Schutzbereich der vorliegenden Erfindung nicht diesbezüglich beschränkt ist, kann die Schnittstelle serielle und/oder parallele Busse umfassen, um sich Information zusammen mit den Steuersignalleitungen zu teilen, die verwendet werden sollen, um ein Handshaking zwischen dem Prozessor und dem Systemspeicher 720 bereitzustellen.
Der Systemspeicher 720 kann optional verwendet werden, um Anweisungen zu speichern, die durch den Prozessor während des Betriebs der drahtlosen Kommunikationsvorrichtung 710 ausgeführt werden, und kann verwendet werden, um Nutzerdaten, wie die Bedingungen, dafür wann eine Nachricht durch die drahtlose Kommunikationsvorrichtung 710 übertragen werden soll, oder die tatsächlich zu übertragenden Daten, zu speichern. Zum Beispiel können die Anweisungen, die im Systemspeicher 720 gespeichert sind, dazu verwendet werden, um drahtlose Kommunikation durchzuführen, Sicherheitsfunktionalität für die Kommunikationsvorrichtung 710 bereitzustellen, User-Funktionalität wie z. B. Kalender, Email, Internetbrowsen usw. bereitzustellen. Der Systemspeicher 720 kann durch einen oder mehrere unterschiedliche Typen von Speichern bereitgestellt werden und kann sowohl volatile als auch nicht volatile Speicher 722 umfassen, die ein Phasenwechselmaterial haben. Nicht volatile Speicher 722 können als ein Phasenwechselspeicher (Phase Change Memory – PCM), Phase-Change Random Access Memory (PRAM oder PCRAM), Ovonic Unified Memory (OUM) oder Chalcogenide Random Access Memory (C-RAM) bezeichnet werden. Die volatilen und nicht volatilen Speicher können in einem Stapelprozess kombiniert werden, um den Fußabdruck auf einer Platine zu reduzieren, getrennt packetiert oder in einer Multichip-Packung angeordnet werden, wobei die Speicherkomponenten auf dem Prozessor angeordnet sind. Das Ausführungsbeispiel veranschaulicht auch, dass einer oder mehrere der Prozessorkerne mit nicht volatilen Speichern 732 eingebettet sein kann.
In einem Ausführungsbeispiel ist die vorliegende Erfindung als ein Computerprogrammprodukt bereitgestellt und/oder ein Softwareprodukt, das ein maschinenlesbares Medium aufweist, auf dem Anweisungen gespeichert sind, das verwendet wird, um ein Computersystem (oder andere elektronische Vorrichtungen) zu programmieren, um ein Verfahren gemäß Ausführungsbeispielen der vorliegenden Erfindung durchzuführen. Ein maschinenlesbares Medium kann jeden Mechanismus umfassen, um Information in einer von einer Maschine (z. B. einem Computer) lesbaren Form zu speichern oder zu übertragen. Beispielsweise umfasst in einem Ausführungsbeispiel ein maschinenlesbares (z. B. computerlesbares) Medium eine durch eine Maschine (z. B. einen Computer) lesbares Speichermedium (z. B. einen Nur-Lese-Speicher (”ROM”), ein Random Access Memory (”RAM”), magnetische Plattenspeichermedien, optische Speichermedien, Flash-Speichervorrichtungen, usw.), ein durch eine Maschine (z. B. Computer) lesbares Übertragungsmedium (elektrische, optische, akustische oder andere Formen von ausgebreiteten Signalen (z. B. Trägerwellen, Infrarotsignale, digitale Signale, usw.)) usw. In einem Ausführungsbeispiel bedeutet die Verwendung des Begriffes ”computer implemented” hierin prozessorimplementiert. In einem Ausführungsbeispiel wird eines der Verfahren, die hier beschrieben werden, in einer tragbaren Vorrichtung implementiert, wie z. B. einem Mobiltelefon, das keinen Computer an sich aufweist, aber einen Prozessor.
Die 8 veranschaulicht eine Diagrammdarstellung einer Maschine in der Form eines Computersystems 800, in der ein Satz Anweisungen ausgeführt wird, um die Maschine zu veranlassen, jede oder mehr der hier diskutierten Methoden durchzuführen. Zum Beispiel veranschaulicht die 8 in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung ein Blockdiagramm eines Beispiels eines Computersystems, das konfiguriert ist, um eine Phasenwechselspeichermatrix zu verschlüsseln oder zu entschlüsseln oder beides. Bei alternativen Ausführungsbeispielen ist die Maschine mit anderen Maschinen in einem Local Area Network (LAN), einem Intranet, einem Extranet oder dem Internet verbunden (vernetzt). In einem Ausführungsbeispiel operiert die Maschine in der Eigenschaft eines Servers oder einer Client Maschine in einer Client Server Netzwerkumgebung oder als eine Peer-Maschine in einer Peer-to-Peer-Netzwerkumgebung (oder einer verteilten Netzwerkumgebung). In einem Ausführungsbeispiel ist die Maschine ein Personal Computer (PC), ein Tablet PC, eine Set-Top-Box (STB), ein Personal Digital Assistant (PDA), ein Mobiltelefon, eine Webanwendung, ein Server, ein Netzwerkrouter, ein Switch oder eine Brücke, oder irgendeine Maschine, die in der Lage ist, einen Satz von Anweisungen auszuführen (sequenziell oder anders), die Aktionen spezifiziert, die durch diese Maschine gemacht werden sollen. Außerdem, während nur eine einzelne Maschine veranschaulicht ist, soll der Begriff ”Maschine” auch so verstanden werden, dass er jede Ansammlung von Maschinen (z. B. Computer oder Prozessoren) umfasst, die individuell oder gemeinsam einen Satz (oder mehrere Sätze) von Anweisungen ausführen, um irgendeine oder mehrere der hier diskutierten Methoden durchzuführen.
Das Beispiel eines Computersystems 800 umfasst einen Prozessor 802, einen Hauptspeicher 804 (z. B. einen Nur-Lese-Speicher (ROM), einen Flashspeicher, einen Dynamic Random Access Speicher (DRAM), wie z. B. ein synchrones DRAM (SDRAM) oder Rambus DRAM (RDRAM), usw.), einen statischen Speicher 806 (z. B. einen Flashspeicher, einen Static Random Access Memory (SRAM), usw.), und einen zweiten Speicher 818 (z. B. eine Datenspeichervorrichtung), die miteinander über einen Bus 830 kommunizieren.
Der Prozessor 802 stellt eine oder mehrere Allzweckverarbeitungsvorrichtungen wie z. B. einen Mikroprozessor, eine zentrale Verarbeitungseinheit oder Ähnliches dar. Insbesondere ist in einem Ausführungsbeispiel der Prozessor 802 ein Mikroprozessor, der einen komplexen Anweisungssatz berechnet (CISC), ein Mikroprozessor, der einen reduzierten Anweisungssatz berechnet (RISC), ein Mikroprozessor, der sehr lange Anweisungsworte (VLIW), ein Prozessor, der andere Anweisungssätze implementiert, oder Prozessoren, die eine Kombination von Anweisungssätzen implementieren. In einem Ausführungsbeispiel ist der Prozessor 802 eine oder mehrere Spezialverarbeitungsvorrichtungen, wie z. B. eine anwendungsspezifische integrierte Schaltung (ASIC), eine feldprogrammierbare Gattermatrix (FPGA), ein digitaler Signalprozessor (DSP), ein Netzwerkprozessor oder Ähnliches. Der Prozessor 802 führt die Verarbeitungslogik 526 zum Durchführen der hierin diskutierten Operationen durch.
In einem Ausführungsbeispiel umfasst das Computersystem 800 weiter eine Netzwerkschnittstellenvorrichtung 808. In einem Ausführungsbeispiel umfasst das Computersystem 500 auch eine Videoanzeigeeinheit 810 (z. B. eine Flüssigkristallanzeige (LCD) oder eine Kathodenstrahlröhre (CRT)), eine alphanumerische Eingabevorrichtung 812 (z. B. eine Tastatur), eine Cursorsteuervorrichtung 814 (z. B. eine Maus), und eine Signalerzeugungsvorrichtung 816 (z. B. einen Lautsprecher).
In einem Ausführungsbeispiel weist der zweite Speicher 818 ein Speichermedium 831 mit Maschinenzugriff auf (oder spezifischer ein computerlesbares Speichermedium), auf dem einer oder mehrere Sätze von Anweisungen gespeichert ist (z. B. Software 822), die eine oder mehrere der hier beschriebenen Methoden und/oder Funktionen verkörpert. In einem Ausführungsbeispiel ruht die Software 822 vollständig oder zumindest teilweise in dem Hauptspeicher 804 oder in dem Prozessor 802 während ihrer Ausführung durch das Computersystem 800, wobei der Hauptspeicher 804 und der Prozessor 802 auch maschinenlesbare Speichermedien bilden. In einem Ausführungsbeispiel wird die Software 822 weiter über ein Netzwerk 820 über die Netzwerkschnittstellenvorrichtung 808 übertragen oder empfangen.
Während das Speichermedium 831 mit Maschinenzugriff in einem Ausführungsbeispiel als ein einzelnes Medium gezeigt ist, soll der Begriff ”maschinenlesbares Speichermedium” verstanden werden, ein einzelnes Medium oder mehrere Medien zu umfassen (z. B. eine zentralisierte oder verteilte Datenbank oder assoziierte Cachespeicher und Server), die einen oder mehrere Anweisungssätze speichern. Der Begriff ”maschinenlesbares Speichermedium” soll auch verstanden werden, jedes Medium zu umfassen, das in der Lage ist, einen Satz von Anweisungen zur Ausführung durch die Maschine zu speichern oder zu codieren, und der diese Maschine veranlasst, eine oder mehrere der Methoden der Ausführungsbeispiele der vorliegenden Erfindung durchzuführen. Der Begriff ”maschinenlesbares Speichermedium” soll entsprechend verstanden werden, Festzustandsspeicher und optische und magnetische Medien zu umfassen, aber nicht darauf beschränkt sein.
9 veranschaulicht ein Blockdiagramm eines Beispiels einer Speicherarchitektur, die zum Verschlüsseln oder Entschlüsseln oder sowohl zum Verschlüsseln als auch Entschlüsseln eines nicht volatilen Speichers basierend auf einer Phasenwechselspeichermatrix in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung konfiguriert ist. Bezug nehmend auf 9 umfasst eine Speicherarchitektur 900 ein I/O 902, das mit einer Befehlsschnittstelle 904 gekoppelt ist. Die Befehlsschnittstelle 904 ist mit einem Block 906 gekoppelt, der Information aufweist, wie z. B., aber nicht darauf beschränkt, Adressen für spezielle Information, falsche Bitposition, Lese-Passwörter, Schreibe-Passwörter und nicht volatile Konfigurationsbits. Die Befehlsschnittstelle 904 ist auch mit einer Schreib-Zustandsmaschine 908 gekoppelt zum Setz- und Rücksetzsequenzieren. Ein RAM 910 und ein ROM 912 sind mit der Schreib-Zustandsmaschine 908 gekoppelt. Die Schreib-Zustandsmaschine 908 ist mit einem Setz- und Rücksetz-Impulsgenerator 916 gekoppelt, der an Hochspannungsgeneratoren (HV) 918 gekoppelt ist. Die Schreib-Zustandsmaschine 908 ist auch an einen Block 914 gekoppelt, der eine Phasenwechselspeichermatrix, X-Decoder, Y-Decoder, Schreibschaltungen und Leseschaltkreise umfasst. Die Schreib-Zustandsmaschine 908 ist auch mit einer zusätzlichen I/O gekoppelt. Andere Merkmale können in der Speicherarchitektur 900 umfasst sein, wie z. B. logische und andere analoge Schaltungen 920.
Daher sind Verfahren zum Betreiben von Phasenwechselspeichermatrizen offenbart worden. In Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung umfasst ein Verfahren zum Betreiben einer Phasenwechselspeichermatrix das Bestimmen eines Musters, das zu einer Phasenwechselspeichermatrix geschrieben werden soll. Gemäß dem Muster werden dann zwei oder mehr geeignete Rücksetz-Sequenzen auf der Phasenwechselspeichermatrix ausgeführt, um das Muster zu der Phasenwechselspeichermatrix zu schreiben. Eine Setz-Sequenz wird dann auf der Phasenwechselspeichermatrix ausgeführt. Ein geeignetes Lesen der Phasenwechselspeichermatrix wird dann durchgeführt, um das Muster zu erhalten, das von der Ausführung der Setz-Sequenz abgeleitet ist. In einem Ausführungsbeispiel umfasst das Verfahren weiter das Ausgeben eines geeigneten Schreib-Passworts, wobei das Ausführen der zwei oder mehreren geeigneten Rücksetz-Sequenzen das Bereitstellen des geeigneten Schreib-Passworts umfasst. In einem Ausführungsbeispiel umfasst das Verfahren außerdem das Ausgeben eines geeigneten Lese-Passwortes, wobei das Durchführen des geeigneten Lesens das Bereitstellen des geeigneten Lese-Passworts umfasst. Nützliche Information, wie z. B. spezielle Adressen, Passwörter oder Informationsbitpositionen können in internen nicht volatilen Registern gespeichert werden oder davon zurückgeholt werden, wie z. B. einmal programmierbare Bits.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

Normen IEEE 802.11 [0038]
IEEE 802.16-2005 [0038]

Claims

Verfahren zum Betreiben einer Phasenwechselspeichermatrix, wobei das Verfahren aufweist: Bestimmen eines Musters, das zu der Phasenwechselspeichermatrix geschrieben werden soll; und Ausführen gemäß dem Muster von zwei oder mehr geeigneten Rücksetz-Sequenzen auf der Phasenwechselspeichermatrix, um das Muster zu der Phasenwechselspeichermatrix zu schreiben.
Verfahren gemäß Anspruch 1, wobei das Verfahren zum Verschlüsseln der Phasenwechselspeichermatrix dient.
Verfahren gemäß Anspruch 1, das weiter aufweist: Ausgeben eines geeigneten Schreib-Passwortes, wobei das Ausführen der zwei oder mehr geeigneten Rücksetz-Sequenzen das Bereitstellen des geeigneten Schreib-Passwortes umfasst.
Verfahren gemäß Anspruch 1, wobei eine erste der geeigneten Rücksetz-Sequenzen eine erste Amplitude hat und eine zweite der geeigneten Rücksetz-Sequenzen eine zweite Amplitude hat, die unterschiedlich von der ersten Amplitude ist.
Verfahren gemäß Anspruch 4, wobei die erste der geeigneten Rücksetz-Sequenzen dazu dient, eine logische ”0” zu schreiben, und wobei die zweite der geeigneten Rücksetz-Sequenzen dazu dient, eine logische ”1” zu schreiben.
Verfahren gemäß Anspruch 5, wobei das Schreiben des Musters zu der Phasenwechselspeichermatrix durch eine interne Zustandsmaschine durchgeführt wird.
Verfahren zum Betreiben einer Phasenwechselspeichermatrix, wobei das Verfahren aufweist: Ausführen einer Setz-Sequenz auf der Phasenwechselspeichermatrix; und Durchführen eines geeigneten Lesens der Phasenwechselspeichermatrix, um ein Muster zu erhalten, das von dem Ausführen der Setz-Sequenz abgeleitet ist.
Verfahren gemäß Anspruch 7, wobei das Verfahren zum Entschlüsseln der Phasenwechselspeichermatrix ist.
Verfahren gemäß Anspruch 7, weiter aufweisend: Ausgeben eines geeigneten Lese-Passwortes, wobei das Durchführen des geeigneten Lesens Bereitstellen des geeigneten Lese-Passworts umfasst.
Verfahren gemäß Anspruch 7, wobei das Ausführen der Setz-Sequenz auf der Phasenwechselspeichermatrix das Ausführen der Setz-Sequenz mit einem All-Zero-Musterziel für die Phasenwechselspeichermatrix umfasst, und wobei das Muster ein Non-All-Zero-Muster ist.
Verfahren gemäß Anspruch 7, wobei das Ausführen der Setz-Sequenz auf der Phasenwechselspeichermatrix das Ausführen der Setz-Sequenz mit einem ersten Musterziel für die Phasenwechselspeichermatrix umfasst und wobei das Muster ein zweites Muster ist, das unterschiedlich von dem ersten Muster ist.
Verfahren gemäß Anspruch 7, das weiter aufweist: Einstellen einer internen Lesereferenz, um eine Reserve zum Erhalten des Musters aufrecht zu halten.
Verfahren gemäß Anspruch 7, das weiter aufweist: nachfolgend zum Durchführen des geeigneten Lesens, Ausführen von zwei oder mehr geeigneten Rücksetz-Sequenzen auf der Phasenwechselspeichermatrix, um das Muster in der Phasenwechselspeichermatrix neu zu verstecken.
Verfahren zum Betreiben einer Phasenwechselspeichermatrix, wobei das Verfahren aufweist: Bestimmen eines Musters, das zu der Phasenwechselspeichermatrix geschrieben werden soll; Ausführen gemäß dem Muster von zwei oder mehr geeigneten Rücksetz-Sequenzen auf der Phasenwechselspeichermatrix, um das Muster zu der Phasenwechselspeichermatrix zu schreiben; Ausführen einer Setz-Sequenz auf der Phasenwechselspeichermatrix; und Durchführen eines geeigneten Lesens der Phasenwechselspeichermatrix, um das Muster zu erhalten, das von dem Ausführen der Setz-Sequenz abgeleitet ist.
Verfahren gemäß Anspruch 14, weiter aufweisend: Ausgeben eines geeigneten Schreib-Passwortes, wobei das Ausführen der zwei oder mehr geeigneten Rücksetz-Sequenzen Bereitstellen des geeigneten Schreib-Passwortes umfasst.
Verfahren gemäß Anspruch 14, weiter aufweisend: Ausgeben eines geeigneten Lese-Passwortes, wobei das Durchführen des geeigneten Lesens Bereitstellen des geeigneten Lese-Passwortes umfasst.
Verfahren gemäß Anspruch 14, wobei eine erste der geeigneten Rücksetz-Sequenzen eine erste Amplitude hat und eine zweite der geeigneten Rücksetz-Sequenzen eine zweite Amplitude hat, die unterschiedlich von der ersten Amplitude ist.
Verfahren gemäß Anspruch 17, wobei die erste der geeigneten Rücksetz-Sequenzen ist, eine logische ”0” zu schreiben und wobei die zweite der geeigneten Rücksetz-Sequenzen ist, eine logische ”1” zu schreiben.
Verfahren gemäß Anspruch 18, wobei das Schreiben des Musters zu der Phasenwechselspeichermatrix durch eine interne Zustandsmaschine durchgeführt wird.
Verfahren gemäß Anspruch 14, wobei das Ausführen der Setz-Sequenz auf der Phasenwechselspeichermatrix das Ausführen der Setz-Sequenz mit einem All-Zero-Musterziel für die Phasenwechselspeichermatrix umfasst und wobei das Muster ein Non-All-Zero-Muster ist.
Verfahren gemäß Anspruch 14, wobei das Ausführen der Setz-Sequenz auf der Phasenwechselspeichermatrix das Ausführen der Setz-Sequenz mit einem ersten Musterziel für die Phasenwechselspeichermatrix umfasst und wobei das Muster ein zweites Muster ist, das unterschiedlich von dem ersten Muster ist.
Verfahren gemäß Anspruch 14, das weiter aufweist: Einstellen einer internen Lesereferenz, um eine Marge zum Erhalten der Muster aufrecht zu erhalten.
Verfahren gemäß Anspruch 14, das weiter aufweist: nachfolgend zum Durchführen des geeigneten Lesens, Ausführen von zwei oder mehr zusätzlichen geeigneten Rücksetz-Sequenzen auf der Phasenwechselspeichermatrix, um das Muster in der Phasenwechselspeichermatrix neu zu verstecken.