JP2010282630A - 実行可能な不揮発性メモリにおいて実行可能プログラムの一部を動作させる方法 - Google Patents

実行可能な不揮発性メモリにおいて実行可能プログラムの一部を動作させる方法 Download PDF

Info

Publication number
JP2010282630A
JP2010282630A JP2010139896A JP2010139896A JP2010282630A JP 2010282630 A JP2010282630 A JP 2010282630A JP 2010139896 A JP2010139896 A JP 2010139896A JP 2010139896 A JP2010139896 A JP 2010139896A JP 2010282630 A JP2010282630 A JP 2010282630A
Authority
JP
Japan
Prior art keywords
executable
volatile memory
memory
executable program
executable non
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010139896A
Other languages
English (en)
Inventor
Edward Doller
ドーラー エドワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2010282630A publication Critical patent/JP2010282630A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44568—Immediately runnable code
    • G06F9/44573—Execute-in-place [XIP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • User Interface Of Digital Computer (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

【課題】実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させる方法を提供すること。
【解決手段】実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法が説明される。この方法は、ユーザ入力によって、実行可能な不揮発性メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定することを含む。実行可能プログラムの一部が、実行可能な不揮発性メモリにピン止めされる。次に、実行可能な不揮発性メモリから実行可能プログラムの一部が実行される。
【選択図】図１

Description

本発明の実施形態は、不揮発性メモリセルの分野に関し、具体的には、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させる方法に関する。
組み込みＳＲＡＭ及びＤＲＡＭは、不揮発性及びソフトエラー率に関する問題を抱えているが、組み込みＦＬＡＳＨメモリは、製造の際に付加的なマスキング層又は処理ステップが必要であり、プログラミングに高電圧が必要であり、耐久性及び信頼性に関する問題がある。相変化メモリ（ＰＣＭ）は、上述したパラメータの危険度を克服し、好ましい書き込み速度、小さいセル・サイズ、より単純な回路、及び相補型金属酸化膜半導体（ＣＭＯＳ）プロセスとの製造適合性を示す。
しかしながら、ＰＣＭ技術の進化において、更なる改善が必要とされる。
本発明の１つの実施形態による、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法の動作を表すフローチャートを示す。 本発明の１つの実施形態による、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法の動作を表すフローチャートを示す。 本発明の１つの実施形態による、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるように構成されたコンピュータ・システムの例のブロック図を示す。 本発明の１つの実施形態による、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法内に含まれるように構成された実行可能メモリを組み込む無線アーキテクチャの概略図を示す。 本発明の１つの実施形態による、相変化メモリセル・アレイにおいて実行可能プログラムの少なくとも一部を動作させるための方法内に含まれるように構成された相変化メモリセルのアレイにおける相変化メモリセルを示す。
実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法がここに説明される。以下の説明において、本発明の実施形態の完全な理解を与えるために、特定の相変化メモリセル・アレイのサイズといった多数の特定の詳細が示される。当業者には、これらの特定の詳細なしに本発明の実施形態を実施できることが明らかであろう。他の例では、本発明の実施形態を必要以上に不明瞭にしないように、プログラム実行方法のような周知の動作は詳細には説明されていない。さらに、図に示される種々の実施形態は、例証であり、必ずしも縮尺に合わせて描かれていないことを理解すべきである。
実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法が開示される。１つの実施形態において、この方法は、ユーザ入力によって、実行可能な不揮発性メモリ内にピン止めする（ｐｉｎ）ために実行可能プログラムの少なくとも一部を決定することを含む。実行可能プログラムの一部が、実行可能な不揮発性メモリにピン止めされる。その後、実行可能な不揮発性メモリから実行可能プログラムの一部が実行される。別の実施形態においては、オペレーティング・システムによりプロファイリングを行なって、実行可能な不揮発性メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定する。実行可能プログラムの一部が、実行可能な不揮発性メモリにピン止めされる。続いて、実行可能な不揮発性メモリから、実行可能プログラムの一部が実行される。１つの実施形態において、データ処理システムに、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させる方法を実行させる命令が、機械によりアクセス可能な記憶媒体に格納されている。この方法は、ユーザ入力又はオペレーティング・システム・プロファイルを適用して、実行可能な不揮発性メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定することを含む。実行可能プログラムの一部が、実行可能な不揮発性メモリにピン止めされる。続いて、実行可能な不揮発性メモリから、実行可能プログラムの一部が実行される。別の実施形態において、無線通信装置が、無線信号を受信するための送受信機と、該送受信機に結合されたプロセッサコアと、少なくとも第１のプロセッサコアが組み込まれた実行可能な不揮発性メモリとを含む。実行可能な不揮発性メモリは、該実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させる方法内に含まれるように構成される。この方法は、ユーザ入力又はオペレーティング・システム・プルファイルを適用して、実行可能な不揮発性メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定することを含む。実行可能プログラムの一部が、実行可能な不揮発性メモリにピン止めされる。続いて、実行可能な不揮発性メモリから、実行可能プログラムの一部が実行される。
例えば、ソフトウェア・アプリケーション等の典型的なコンピューティング及び通信プラットフォーム・コードは、実行されるとき、「ｎｏｔ−ＯＲ」（ＮＯＲ）型メモリ又はダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のような実行可能メモリ内にロードされることが多い。ユーザの優先順位が存在する可能性にもかかわらず、アプリケーションからの電力の遮断又は除去時、実行可能メモリからのコードの運命（例えば、消去されるか又は消去されないか）は、オペレーティング・システム（Ｏ／Ｓ）の制御下に置かれる場合がある。本発明の実施形態によれば、別個のプログラム又はＯ／Ｓを構成して、ユーザが、実行可能アプリケーションに優先順位を付け、実行可能アプリケーションをメモリ内に保持すること可能にする。１つの実施形態において、この手法は、実行のための時間をより迅速にすることができる。１つの実施形態において、ユーザの優先順位によって、実行可能プログラムのどの部分か（又は、実行可能プログラムのメニューからのどの実行可能プログラム全体か）の決定が行なわれる。別の実施形態において、例えば、過去にアプリケーションが実行された回数といった、アプリケーションのプロファイリングに基づいてＯ／Ｓに優先順位を付けることによって、実行可能プログラムのどの部分か（又は、実行可能プログラムのメニューからのどの実行可能プログラム全体か）の決定が行なわれる。
コンピューティング業界は、例えば、ハードドライブとの間を行ったり来たりするのではなく又は別個のランダム・アクセス・メモリ（ＲＡＭ）に行く必要があるのでもなく、不揮発性メモリ・デバイスにおいて実行可能プログラムの実行を行なうシステムに向かっている。しかしながら、本発明の実施形態によれば、不揮発性メモリ・デバイスを、ユーザが選択する又は関連したオペレーティング・システムが要求する全ての実行可能プログラムを処理するのに使用可能なサイズに製造することができない（又は、あまりにも高価で生産することができない）。従って、１つの実施形態においては、ユーザ・インタフェース又はオペレーティング・システムによって、特定の実行可能プログラム又はその一部を実行可能な不揮発性メモリにピン止めする。１つの実施形態において、実行可能メモリは、ピン止めされた実行可能ソフトウェアを保持しながら、電源遮断及び電源投入イベントのホストとして働くことができる。これは、例えば、ＲＡＭ上に常駐し、次いで電源遮断及び電源投入イベント中に消える実行可能プログラム（又はその一部）を有するのとは対照的である。従って、１つの実施形態においては、単にデータセットをピン止めするだけでなく、実行可能プログラム又はその一部をピン止めされ、ピン止めされた位置から実行する。特定の実施形態において、実行可能プログラム又はその一部は、これらに限定されるものではないが、従来の実行可能プログラム、ソフトウェア・コードの一部、又はオペレーティング・システムの一部のような、実行可能プログラムである。
ユーザ入力を利用することによって、実行可能メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定することを行なうことができる。図１は、本発明の実施形態による、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させる方法における動作を表すフローチャート１００を示す。
フローチャート１００の動作１０２を参照すると、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるためのコンピュータにより実施される方法が、ユーザ入力によって、実行可能な不揮発性メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定することを含む。本発明の実施形態によれば、実行可能メモリは、本明細書において、例えば、コードを実行するための効率を有するメモリのような、関連したプロセッサとペースを合わせるのに十分に速いランダム初期アクセスを有する又は示すメモリとして定義される。１つの実施形態において、実行可能プログラムは、これらに限定されるものではないが、Ｅｘｃｅｌ、ＰｏｗｅｒＰｏｉｎｔ、Ｗｏｒｄ又はポータブル・ドキュメント・フォーマット（ＰＤＦ）プログラム等のプログラムである。１つの実施形態において、実行可能プログラムの「少なくとも一部」という用語は、本明細書において、単一の実行可能プログラムの一部、又は、複数の実行可能プログラムのメニューから選択された１つの実行可能プログラム全体のような１つの実行可能プログラム全体として定義される。１つの実施形態において、「ユーザ入力」という用語は、これらに限定されるものではないが、実行可能メモリ内に残すために、どのアプリケーション（実行可能な）かを選択する、システムからのもののような入力を指すように用いられる。
本発明の実施形態によれば、実行可能な不揮発性メモリは、相変化メモリ・アレイを含むか又は相変化メモリ・アレイである。特定の実施形態において、相変化メモリ・アレイは、これらに限定されるものではないが、４ギガバイト、８ギガバイト、又は１６ギガバイト等のサイズを有する。相変化メモリは、他の不揮発性メモリよりも大きいランダム・アクセス・メモリ様（ＲＡＭ様）とすることができる。また、相変化メモリは、書き込む前に消去する必要がなく、相変化メモリを消去できる回数は、他の不揮発性メモリよりも大幅に多くなり得る。しかしながら、本発明の代替的な実施形態において、実行可能な不揮発性メモリは、ＮＯＲ型フラッシュ・メモリ・デバイスである。
フローチャート１００の動作１０４を参照すると、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるためのコンピュータにより実施される方法が、実行可能プログラムの一部を実行可能な不揮発性メモリにピン止めすることを含む。本発明の１つの実施形態によれば、「ピン止め（ｐｉｎｎｉｎｇ）」という用語は、本明細書においては、実行準備が完了した、実行可能メモリ内に常駐したままの実行可能コードとして定義される。１つの実施形態において、コンピュータにより実施される方法は、ピン止めする前及び実行した後に（後者は、フローチャート１００の動作１０６と関連して後述される）、実行可能な不揮発性メモリから電力を除去し、続いて実行可能な不揮発性メモリに電力を復旧させることをさらに含む。従って、１つの実施形態において、実行可能プログラムの選択された部分又は実行可能プログラム全体は、電力がない場合でも、実行可能メモリ内に保持される。その実施形態においては、実行可能メモリの電源投入時に、Ｏ／Ｓは、実行可能プログラム（又はその一部）の実行可能メモリを参照することだけを必要とし、貴重な計算時間を節約し、このような電源投入イベントをより効率的にする。
フローチャート１００の動作１０６を参照すると、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるためのコンピュータにより実施される方法が、続いて、実行可能な不揮発性メモリから実行可能プログラムの一部を実行することを含む。本発明の１つの実施形態によれば、実行可能メモリと関連したＯ／Ｓが、他のどこか他の場所ではなく、実行可能メモリから実行可能プログラムの一部を参照するように構成される。従って、１つの実施形態において、Ｏ／Ｓは、実行可能プログラムのその部分を別個にコンパイルするのではなく、実行可能メモリに行って実行可能メモリ内に格納された実行可能プログラムの一部を実行するように構成される。１つの実施形態において、「Ｏ／Ｓ」という用語は、本明細書においては、例えば、ハードウェア・アプリケーションとユーザ制御との間でレイヤを制御するソフトウェアのような、１つのコンピュータ・プログラム又は複数のコンピュータ・プログラムの実行を制御するソフトウェアとして定義される。１つの実施形態において、Ｏ／Ｓは、これらに限定されるものではないが、Ｍａｃ Ｏ／Ｓ、ＵＮＩＸ Ｏ／Ｓ、ＬＩＮＵＸ Ｏ／Ｓ、又はＷｉｎｄｏｗｓ Ｏ／Ｓ等のソフトウェアである。
実行可能メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定することは、オペレーティング・システムを介してプロファイルすることによって実行することができる。図２は、本発明の１つの実施形態による、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法の動作を表すフローチャート２００を示す。
フローチャート２００の動作２０２を参照すると、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるためのコンピュータにより実施される方法が、オペレーティング・システムによって、プロファイリングを行なって実行可能メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定することを含む。本発明の１つの実施形態によれば、プロファイリングを行なうことは、過去の時間フレームにおいて実行可能プログラムにアクセスされた回数を求めることを含む。１つの実施形態において、「実行可能プログラム」、実行可能プログラムの「少なくとも一部」及び「ユーザ入力」という用語は、フローチャート１００の動作１０２と関連して与えられる定義に従って定められる。１つの実施形態において、実行可能プログラムは、これらに限定されるものではないが、Ｅｘｃｅｌ、ＰｏｗｅｒＰｏｉｎｔ、Ｗｏｒｄ又はポータブル・ドキュメント・フォーマット（ＰＤＦ）プログラム等のプログラムである。
本発明の実施形態によれば、実行可能な不揮発性メモリは、相変化メモリ・アレイを含むか又は相変化メモリ・アレイである。特定の実施形態において、相変化メモリ・アレイは、これらに限定されるものではないが、４ギガバイト、８ギガバイト、又は１６ギガバイト等のサイズを有する。相変化メモリは、他の不揮発性メモリよりも大きいランダム・アクセス・メモリ様（ＲＡＭ様）とすることができる。また、相変化メモリは、書き込む前に消去する必要がなく、相変化メモリを消去できる回数は、他の不揮発性メモリよりも大幅に多くなり得る。しかしながら、本発明の代替的な実施形態において、実行可能な不揮発性メモリは、ＮＯＲ型フラッシュ・メモリ・デバイスである。
フローチャート２００の動作２０４を参照すると、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるためのコンピュータにより実施される方法は、実行可能プログラムの一部を実行可能な不揮発性メモリにピン止めすることを含む。本発明の１つの実施形態によれば、「ピン止め」という用語は、フローチャート１００の動作１０４と関連して与えられる定義に従って定められる。１つの実施形態において、コンピュータにより実施される方法は、ピン止めする前及び実行した後に（後者は、フローチャート２００の動作２０６と関連して後述される）、実行可能な不揮発性メモリから電力を除去し、続いて実行可能な不揮発性メモリに電力を復旧させることをさらに含む。従って、１つの実施形態において、実行可能プログラムの選択された部分又は実行可能プログラム全体は、電力がない場合でも、実行可能メモリ内に保持される。その実施形態においては、実行可能メモリの電源投入時に、Ｏ／Ｓは、実行可能プログラム（又はその一部）の実行可能メモリを参照することだけを必要とし、貴重な計算時間を節約し、このような電源投入イベントをより効率的にする。
フローチャート２００の動作２０６を参照すると、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるためのコンピュータにより実施される方法が、続いて、実行可能な不揮発性メモリから実行可能プログラムの一部を実行することを含む。本発明の１つの実施形態によれば、実行可能メモリと関連したＯ／Ｓが、他のどこか他の場所ではなく、実行可能メモリから実行可能プログラムの一部を参照するように構成される。従って、１つの実施形態において、Ｏ／Ｓは、実行可能プログラムのその部分を別個にコンパイルするのではなく、実行可能メモリ内に格納された実行可能プログラムの一部を実行するために、実行可能メモリに行くように構成される。１つの実施形態において、「Ｏ／Ｓ」という用語は、本明細書においては、例えば、ハードウェア・アプリケーションとユーザ制御との間でレイヤを制御するソフトウェアのような、１つのコンピュータ・プログラム又は複数のコンピュータ・プログラムの実行を制御するソフトウェアとして定められる。１つの実施形態において、Ｏ／Ｓは、これらに限定されるものではないが、Ｍａｃ Ｏ／Ｓ、ＵＮＩＸ Ｏ／Ｓ、ＬＩＮＵＸ Ｏ／Ｓ又はＷｉｎｄｏｗｓ Ｏ／Ｓ等のソフトウェアである。
１つの実施形態において、本発明は、本発明の実施形態によるプロセスを実行するようにコンピュータ・システム（又は、他の電子装置）をプログラムするために用いられる命令が上に格納された機械可読媒体を含む、コンピュータ・プログラム製品又はソフトウェア製品として提供される。機械可読媒体は、機械（例えば、コンピュータ）により読み取り可能な形態で情報を格納又は送信するためのいずれの機構を含むこともできる。例えば、１つの実施形態において、機械可読（例えば、コンピュータ可読）媒体は、機械（例えば、コンピュータ）可読記憶媒体（例えば、読み出し専用メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）、磁気ディスク記憶媒体、光学記憶媒体、フラッシュ・メモリ・デバイス等）、機械（例えば、コンピュータ）可読伝送媒体（電気、光学、音響又は他の形態の信号（例えば、赤外線信号、デジタル信号等））等を含む。１つの実施形態において、「コンピュータにより実施される（ｃｏｍｐｕｔｅｒ−ｉｍｐｌｅｍｅｎｔｅｄ）」という用語の使用は、本明細書においては、プロセッサにより実施されることを意味する。１つの実施形態において、本明細書に説明される方法の少なくとも１つは、コンピュータ自体は有していないもののプロセッサを有している、携帯電話等の携帯機器に実装される。
本発明の実施形態によれば、データ処理システムに、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法を実行させる命令が、機械アクセス可能記憶媒体に格納されている。１つの実施形態において、この方法は、ユーザ入力又はオペレーティング・システム・プロファイルを適用して、実行可能な不揮発性メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定することを含む。この方法は、実行可能プログラムの一部を実行可能な不揮発性メモリにピン止めすることを含む。この方法はまた、続いて、実行可能な不揮発性メモリから実行可能プログラムの一部を実行することも含む。１つの実施形態において、オペレーティング・システムのプロファイリングが適用され、オペレーティング・システム・プロファイルを作成することは、過去の時間フレームにおいて実行可能プログラムにアクセスされた回数を求めることを含む。別の実施形態において、この方法は、ピン止めする前及び実行した後に、実行可能な不揮発性メモリから電力を除去し、次いで実行可能な不揮発性メモリに電力を復旧させることをさらに含む。１つの実施形態において、実行可能な不揮発性メモリは、相変化メモリ・アレイを含む。別の実施形態において、実行可能な不揮発性メモリは、ＮＯＲ型フラッシュ・メモリ・デバイスである。
図３は、機械に、本明細書に説明された方法のいずれか１つ又はそれ以上を実行させるための命令のセットが実行される、コンピュータ・システム３００の形態の機械の概略図を示す。例えば、本発明の１つの実施形態によれば、図３は、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるように構成されたコンピュータ・システムの例のブロック図を示す。代替的な実施形態において、機械は、ローカル・エリア・ネットワーク（ＬＡＮ）、イントラネット、エクストラネット、又はインターネット内の他の機械に接続される（例えば、ネットワーク接続される）。１つの実施形態において、機械は、クライアント−サーバ・ネットワーク環境におけるサーバ又はクライアント機械の容量内で、或いはピア・ツー・ピア（又は分散型）ネットワーク環境におけるピア機械として動作する。１つの実施形態において、機械は、パーソナル・コンピュータ（ＰＣ）、タブレットＰＣ、セットトップ・ボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、携帯電話、ウェブ・アプライアンス、サーバ、ネットワーク・ルータ、スイッチ又はブリッジ、或いはその機械がとるべき措置を指定する命令のセット（連続的な又はその他）を実行できるいずれかの機械である。さらに、単一の機械のみが示されるが、「機械」という用語はまた、本明細書に説明される方法のいずれか１つ又はそれ以上を実行するために命令のセット（又は、複数のセット）を個々に又は一緒に実行する、機械（例えば、コンピュータ又はプロセッサ）の任意の集まりを含むようにも解釈されるべきである。
コンピュータ・システム３００の例は、バス３３０を介して互いに通信する、プロセッサ３０２と、メイン・メモリ３０４（例えば、読み出し専用メモリ（ＲＯＭ）、フラッシュ・メモリ、同期ＤＲＡＭ（ＳＤＲＡＭ）又はランバスＤＲＡＭ（ＲＤＲＡＭ）等のダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）等）と、スタティック・メモリ３０６（例えば、フラッシュ・メモリ、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）等）と、二次メモリ３１８（例えば、データ格納装置）とを含む。
プロセッサ３０２は、マイクロプロセッサ、中央処理装置等のような１つ又はそれ以上の汎用処理装置を表す。より特定的には、１つの実施形態において、プロセッサ３０２は、複合命令セット・コンピューティング（ｃｏｍｐｌｅｘ ｉｎｓｔｒｕｃｔｉｏｎ ｓｅｔ ｃｏｍｐｕｔｉｎｇ、ＣＩＳＣ）マイクロプロセッサ、縮小命令セット・コンピューティング（ｒｅｄｕｃｅｄ ｉｎｓｔｒｕｃｔｉｏｎ ｓｅｔ ｃｏｍｐｕｔｉｎｇ、ＲＩＳＣ）マイクロプロセッサ、超長命令語（ｖｅｒｙ ｌｏｎｇ ｉｎｓｔｒｕｃｔｉｏｎ ｗｏｒｄ、ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実行するプロセッサ、又は命令セットの組み合わせを実行するプロセッサである。１つの実施形態において、プロセッサ３０２は、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワーク・プロセッサ等のような１つ又はそれ以上の専用処理装置である。プロセッサ３０２は、処理論理３２６を実行して、本明細書に説明される動作を実行する。
１つの実施形態において、コンピュータ・システム３００は、ネットワーク・インターフェース装置３０８をさらに含む。１つの実施形態において、コンピュータ・システム３００はまた、ビデオ・ディスプレイ・ユニット３１０（例えば、液晶ディスプレイ（ＬＣＤ）又は陰極線管（ＣＲＴ））、文字数字入力装置３１２（例えば、キーボード）、カーソル制御装置３１４（例えば、マウス）及び信号生成装置３１６（例えば、スピーカー）を含む。
１つの実施形態において、二次メモリ３１８は、本明細書に説明される方法又は機能のいずれか１つ又はそれ以上を具体化する命令（例えば、ソフトウェア３２２）の１つ又はそれ以上のセットが格納された機械アクセス可能記憶媒体（又はより特定的には、コンピュータ可読記憶媒体）を含む。１つの実施形態において、ソフトウェア３２２は、コンピュータ・システム３００による実行中、完全に又は少なくとも部分的に、メイン・メモリ３０４又はプロセッサ３０２内に常駐し、メイン・メモリ３０４及びプロセッサ３０２はまた、機械可読記憶媒体を構成している。１つの実施形態において、ソフトウェア３２２は、ネットワーク・インターフェース装置３０８を介してネットワーク３２０上でさらに伝送又は受信される。
機械アクセス可能記憶媒体３３１は、１つの実施形態において、単一の媒体であるように示されるが、「機械可読記憶媒体」という用語は、命令の１つ又はそれ以上のセットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、或いは関連したキャッシュ及びサーバ）を含むように解釈されるべきである。「機械可読記憶媒体」という用語はまた、機械による実行のために命令のセットを格納又はエンコードすることができ、かつ、機械に、本発明の実施形態のいずれか１つ又はそれ以上の方法を実行させるいずれかの媒体を含むようにも解釈されるべきである。従って、「機械可読記憶媒体」という用語はまた、これらに限定されるものではないが、ソリッドステート・メモリ、並びに光学及び磁気媒体を含むように解釈されるべきである。
本発明の別の実施形態によれば、無線通信装置が、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法を実行するように構成される。１つの実施形態において、無線通信装置は、無線信号を受信するための送受信機と、送受信機に結合されたプロセッサコアと、少なくとも第１のプロセッサコアが組み込まれた実行可能な不揮発性メモリとを含む。１つの実施形態において、実行可能な不揮発性メモリは、該実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法に含まれるように構成される。１つの実施形態において、この方法は、ユーザ入力又はオペレーティング・システム・プロファイルを適用して、実行可能な不揮発性メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定することを含む。この方法はまた、実行可能プログラムの一部を実行可能な不揮発性メモリにピン止めすることも含む。次に、この方法は、次いで、実行可能な不揮発性メモリから実行可能プログラムの一部を実行することを含む。
無線通信装置の１つの実施形態において、オペレーティング・システムのプロファイリングが適用され、オペレーティング・システム・プロファイルを作成することは、過去の時間フレームにおいて実行可能プログラムにアクセスされた回数を求めることを含む。無線通信装置の別の実施形態において、この方法は、ピン止めする前及び実行した後に、実行可能な不揮発性メモリから電力を除去し、続いて実行可能な不揮発性メモリに電力を復旧させることをさらに含む。無線通信装置の１つの実施形態において、実行可能な不揮発性メモリは、相変化メモリ・アレイを含む。無線通信装置の別の実施形態において、実行可能な不揮発性メモリは、ＮＯＲ型フラッシュ・メモリ・デバイスである。
図４は、本発明の実施形態による、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法内に含まれるように構成された実行可能メモリを組み込む無線アーキテクチャの概略図を示す。しかしながら、本発明の実施形態は、無線通信の実施形態に限定されるものではなく、他の非無線用途を本発明の実施形態と併せて用いることができることに留意すべきである。
図４を参照すると、通信装置４１０が、無線機が他の無線通信装置と通信することを可能にするための１つ又はそれ以上のアンテナ構造体４１４を含む。従って、通信装置４１０は、例えば、ＩＥＥＥ８０２．１１規格に基づいた無線ローカル・エリア・ネットワーク（ＷＬＡＮ）、ＩＥＥＥ８０２．１６−２００５に基づいたＷｉＭａｘ及びＭｏｂｉｌｅ ＷｉＭａｘ、Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ，ＷＣＤＭＡ及びモバイル通信のためのグローバル・システム（ＧＳＭ）ネットワークの基礎技術を提供するＷｉｒｅｌｅｓｓ Ｆｉｄｅｌｉｔｙ（Ｗｉ−Ｆｉ）のような無線ネットワークにおいて動作するセルラー式装置として機能することができるが、本発明の実施形態は、これらのネットワークのみにおいて動作することに限定されるものではない。１つの実施形態において、通信装置４１０と同じプラットフォーム内に一緒に配置された無線サブシステムは、ネットワーク内の他の装置とＲＦ／位置空間において異なる周波数帯域で通信する能力を提供する。
本発明の実施形態の範囲は、通信装置４１０が用いることができる通信プロトコルのタイプ、数又は周波数によって制限されないことを理解すべきである。しかしながら、一例として、この実施形態は、アンテナ構造体４１４を送受信機４１２に結合して、変調又は復調に適合させることを示す。一般に、アナログ・フロントエンド送受信機４１２は、独立型無線周波数（ＲＦ）の離散又は集積アナログ回路とすることができ、或いは、送受信機４１２に、１つ又はそれ以上のプロセッサコア４１６及び４１８を有するプロセッサを組み込むこともできる。１つの実施形態において、複数のコアにより、コアにわたって処理の作業負荷を共有し、ベースバンド機能及びアプリケーション機能を処理することが可能になる。インターフェースを使用して、プロセッサとシステム・メモリ４２０内の記憶装置との間に通信又は情報を提供することができる。本発明の実施形態の範囲は、この点に限定されるものではないが、インターフェースは、プロセッサとシステム・メモリ４２０との間にハンドシェイキングを提供するために用いられるように制御信号ラインと共に情報を共有するために、シリアル・バス及び／又はパラレル・バスを含むことができる。
無線通信装置４１０の動作中、システム・メモリ４２０を随意的に用いて、プロセッサによって実行される命令を格納することができ、また、該システム・メモリ４２０を用いて、メッセージが無線通信装置４１０によって伝送されるときの状況又は実際のデータが伝送されるときの状況のようなユーザ・データを格納することができる。例えば、システム・メモリ４２０内に格納された命令を用いて、無線通信を実行し、通信装置４１０に安全機能を与え、スケジュール機能、電子メール、インターネットの閲覧等のユーザ機能を与えることができる。システム・メモリ４２０は、１つ又はそれ以上の異なるタイプのメモリによって提供されてもよく、相変化材料を有する揮発性及び不揮発性のいずれのメモリ４２２を含んでもよい。不揮発性メモリ４２２は、相変化メモリ（ＰＣＭ）、相変化ランダム・アクセス・メモリ（ＰＲＡＭ又はＰＣＲＡＭ）、Ｏｖｏｎｉｃ Ｕｎｉｆｉｅｄ Ｍｅｍｏｒｙ（ＯＵＭ）、又はカルコゲニド・ランダム・アクセス・メモリ（Ｃ−ＲＡＭ）と呼ぶことができる。
揮発性及び不揮発性メモリを、積層プロセスで組み合わせて基板上のフットプリントを減少させ、別個にパッケージ化し、又はプロセッサの上部に配置されたメモリ・コンポーネント共にマルチチップ・パッケージ内に配置することができる。本実施形態はまた、プロセッサコアのうちの１つ又はそれ以上を不揮発性メモリ４３２に組み込むことができることも示す。本発明の実施形態によれば、図４に示されるように、少なくとも１つの不揮発性メモリ４２２又は４３２は、実行可能な不揮発性メモリ４２２又は４３２において実行可能プログラムの少なくとも一部４４０を動作させるように構成される。
上述のように、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるように構成された実行可能メモリは、相変化メモリセルのアレイを含むことができる。図５は、本発明の実施形態による、相変化メモリセルのアレイにおいて実行可能プログラムの少なくとも一部を動作させるための方法に含まれるように構成された相変化メモリセルのアレイにおける相変化メモリセルを示す。
本発明の実施形態の１つの態様において、相変化メモリセル・アレイ５００は、セレクタ装置と組み合わせた記憶物質で構成されたメモリセルを含む。１つの実施形態において、相変化メモリセル５１０は、カルコゲニド又はカルコゲニド材料と呼ばれるＴｅ又はＳｅ等の周期表のＶＩ族の元素の合金で構成される。相変化メモリセルにおいてカルコゲニドを有利に用いてデータ保持を提供し、不揮発性メモリから電力を除去した後でさえも安定した状態を維持することができる。例えば、相変化材料をＧｅ2Ｓｂ2Ｔｅ5とすると、記憶装置に有用な別個の電気特性を有する２つ又はそれ以上の位相が示される。１つの実施形態において、各々の相変化メモリセル５１０は、セレクタ装置と、記憶要素とを含む／有する。アレイ５００はバイポーラ・セレクタ装置を有するように示されるが、代替的な実施形態は、ＣＭＯＳセレクタ装置又はダイオードを用いて、例えば、熱、光、電圧電位又は電流等のエネルギーの印加によってカルコゲニド材料の電気特性（例えば、抵抗、容量等）を識別し、これを選択的に変化させることができることに留意すべきである。カルコゲニド材料は、アモルファス状態と結晶状態との中間の異なる状態間で電気的に切り換えることができ、これによりマルチレベルの記憶能力をもたらすことができる。記憶材料の状態又は相を変えるために、本実施形態は、メモリセルに印加できる記憶セレクタ装置の閾値電圧より大きいプログラミング電圧電位を説明する。電流は、記憶材料を通って流れ、熱を発生させて、記憶材料の電気特性を変化させ、記憶材料の記憶状態又は相を変える。
一例として、書き込み操作において相変化材料を９００℃より高い温度に加熱することにより、相変化材料は、その溶融温度（ＴM）より高い温度になる。次に、急冷により、相変化材料は、格納されたデータが「１」の値を有することができるリセット状態と呼ばれるアモルファス状態に置かれる。Ｇｅ2Ｓｂ2Ｔｅ5を例にとると、アモルファス相を達成するための、溶融温度Ｔｍの達成と局部加熱後の急冷との間の時間は、５０ナノ秒より短くすることができる。他方、メモリセルをリセットからセットにプログラムするために、５０ナノ秒より長い時間、局所温度を結晶化温度（Ｔｘ）より高い温度に上げて（Ｇｅ2Ｓｂ2Ｔｅ5について）、完全な結晶化を可能にすることができる。結晶形態にある相変化材料は、セット状態と呼ばれ、格納されたデータは、「０」の値を有することができる。従って、セルを通ることが許容される電流の振幅及びパルス幅をセットすることによって、セルをプログラムすることができる。要約すれば、振幅の大きさが大きく高速のパルスは、セルをアモルファス化し、振幅の大きさが中程度で長いパルスは、セルの結晶化を可能にする。読み取り操作において、ビットライン（ＢＬ）及びワードライン（ＷＬ）が選択され、外部電流が選択されたメモリセルに与えられる。カルコゲニド記憶装置を読み取るために、異なる装置抵抗の結果生じる電流の差が感知される。次に、選択されたメモリセルの相変化材料の抵抗によって生じた電圧の変化に基づいて、選択されたメモリセル内に格納されたデータが、「１」であるか又は「０」であるかが判断される。リセット及びセットとそれぞれアモルファス状態及び結晶状態との関連付けは慣習であり、少なくとも逆の慣習を採用できることを認識すべきである。
このように、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法が開示された。本発明の１つの実施形態によれば、この方法は、ユーザ入力によって、実行可能な不揮発性メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定することを含む。実行可能プログラムの一部が、実行可能な不揮発性メモリにピン止めされる。次に、実行可能な不揮発性メモリから実行可能プログラムの一部が実行される。１つの実施形態においては、ピン止めする前及び実行した後に、実行可能な不揮発性メモリから電力を除去し、次いで実行可能な不揮発性メモリに電力を復旧させる。１つの実施形態において、実行可能な不揮発性メモリは、相変化メモリ・アレイを含む。
１００、２００：フローチャート
３００：コンピュータ・システム
３０２：プロセッサ
３０４：メイン・メモリ
３０８：ネットワーク・インターフェース装置
３１８：二次メモリ
３２０：ネットワーク
３２２：ソフトウェア
３３０：バス
３３１：機械アクセス可能記憶媒体
４１０：通信装置
４１２：送受信機
４１４：アンテナ構造体
４１６、４１８：プロセッサコア
４２０：システム・メモリ
４２２、４３２：不揮発性メモリ
５００：相変化メモリセル・アレイ
５１０：相変化メモリセル

Claims (20)

  1. 実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるためのコンピュータにより実施される方法であって、
    ユーザ入力によって、前記実行可能な不揮発性メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定し、
    前記実行可能プログラムの前記一部を前記実行可能な不揮発性メモリにピン止めし、
    その後、前記実行可能な不揮発性メモリから前記実行可能プログラムの前記一部を実行する、
    ステップを含むことを特徴とするコンピュータにより実施される方法。
  2. 前記ピン止めするステップの前及び前記実行するステップの後に、
    前記実行可能な不揮発性メモリから電力を除去し、
    前記実行可能な不揮発性メモリに電力を復旧させる、
    ステップをさらに含むことを特徴とする、請求項１に記載のコンピュータにより実施される方法。
  3. 前記実行可能な不揮発性メモリは、相変化メモリ・アレイを含むことを特徴とする、請求項１に記載のコンピュータにより実施される方法。
  4. 前記相変化メモリ・アレイは、４ギガバイト、８ギガバイト及び１６ギガバイトから成る群から選択されるサイズを有することを特徴とする、請求項３に記載のコンピュータにより実施される方法。
  5. 前記実行可能な不揮発性メモリは、ＮＯＲ型フラッシュ・メモリ・デバイスであることを特徴とする、請求項１に記載のコンピュータにより実施される方法。
  6. 実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるためのコンピュータにより実施される方法であって、
    オペレーティング・システムにより、プロファイリングを行なって、前記実行可能な不揮発性メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定し、
    前記実行可能プログラムの前記一部を前記実行可能な不揮発性メモリにピン止めし、
    その後、前記実行可能な不揮発性メモリから前記実行可能プログラムの前記一部を実行する、
    ステップを含むことを特徴とするコンピュータにより実施される方法。
  7. 前記プロファイリングを行なうステップは、前記実行可能プログラムが過去の時間フレームにおいてアクセスされた回数を求めるステップを含むことを特徴とする、請求項６に記載のコンピュータにより実施される方法。
  8. 前記ピン止めするステップの前及び前記実行するステップの後に、
    前記実行可能な不揮発性メモリから電力を除去し、
    前記実行可能な不揮発性メモリに電力を復旧させる、
    ステップをさらに含むことを特徴とする、請求項６に記載のコンピュータにより実施される方法。
  9. 前記実行可能な不揮発性メモリは、相変化メモリ・アレイを含むことを特徴とする、請求項６に記載のコンピュータにより実施される方法。
  10. 前記実行可能な不揮発性メモリは、ＮＯＲ型フラッシュ・メモリ・デバイスであることを特徴とする、請求項６に記載のコンピュータにより実施される方法。
  11. データ処理システムに、実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法を実行させる命令が格納された機械アクセス可能記憶媒体であって、前記方法は、
    ユーザ入力又はオペレーティング・システムのプロファイリングを適用して、前記実行可能な不揮発性メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定し、
    前記実行可能プログラムの前記一部を前記実行可能な不揮発性メモリにピン止めし、
    その後、前記実行可能な不揮発性メモリから前記実行可能プログラムの前記一部を実行する、
    ステップを含むことを特徴とする機械アクセス可能記憶媒体。
  12. 前記オペレーティング・システム・プロファイリングが適用され、該オペレーティング・システム・プロファイリングを作成するステップは、前記実行可能プログラムが過去の時間フレームにおいてアクセスされた回数を求めるステップを含むことを特徴とする、請求項１１に記載の機械アクセス可能記憶媒体。
  13. 前記方法は、
    前記ピン止めするステップの前及び前記実行するステップの後に、
    前記実行可能な不揮発性メモリから電力を除去し、
    前記実行可能な不揮発性メモリに電力を復旧させる、
    ステップをさらに含むことを特徴とする、請求項１１に記載の機械アクセス可能記憶媒体。
  14. 前記実行可能な不揮発性メモリは、相変化メモリ・アレイを含むことを特徴とする、請求項１１に記載の機械アクセス可能記憶媒体。
  15. 前記実行可能な不揮発性メモリは、ＮＯＲ型フラッシュ・メモリ・デバイスであることを特徴とする、請求項１１に記載の機械アクセス可能記憶媒体。
  16. 無線信号を受信するための送受信機と、
    前記送受信機に結合されたプロセッサコアと、
    前記実行可能な不揮発性メモリにおいて実行可能プログラムの少なくとも一部を動作させるための方法に含まれるように構成された、少なくとも第１のプロセッサコアが組み込まれた実行可能な不揮発性メモリと、
    を含み、前記方法は、
    ユーザ入力又はオペレーティング・システム・プロファイルを適用して、前記実行可能な不揮発性メモリ内にピン止めするために実行可能プログラムの少なくとも一部を決定し、
    前記実行可能プログラムの前記一部を前記実行可能な不揮発性メモリにピン止めし、
    その後、前記実行可能な不揮発性メモリから前記実行可能プログラムの前記一部を実行する、
    ステップを含むことを特徴とする無線通信装置。
  17. 前記オペレーティング・システム・プロファイルが適用され、該オペレーティング・システム・プロファイリングを作成するステップは、前記実行可能プログラムが過去の時間フレームにおいてアクセスされた回数を求めるステップを含むことを特徴とする、請求項１６に記載の無線通信装置。
  18. 前記方法は、
    前記ピン止めするステップの前及び前記実行するステップの後に、
    前記実行可能な不揮発性メモリから電力を除去し、
    前記実行可能な不揮発性メモリに電力を復旧させる、
    ステップをさらに含むことを特徴とする、請求項１６に記載の無線通信装置。
  19. 前記実行可能な不揮発性メモリは、相変化メモリ・アレイを含むことを特徴とする、請求項１６に記載の無線通信装置。
  20. 前記実行可能な不揮発性メモリは、ＮＯＲ型フラッシュ・メモリ・デバイスであることを特徴とする、請求項１６に記載の無線通信装置。
JP2010139896A 2009-06-02 2010-06-02 実行可能な不揮発性メモリにおいて実行可能プログラムの一部を動作させる方法 Pending JP2010282630A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/477,017 US20100306453A1 (en) 2009-06-02 2009-06-02 Method for operating a portion of an executable program in an executable non-volatile memory

Publications (1)

Publication Number Publication Date
JP2010282630A true JP2010282630A (ja) 2010-12-16

Family

ID=43221565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010139896A Pending JP2010282630A (ja) 2009-06-02 2010-06-02 実行可能な不揮発性メモリにおいて実行可能プログラムの一部を動作させる方法

Country Status (6)

Country Link
US (1) US20100306453A1 (ja)
JP (1) JP2010282630A (ja)
KR (1) KR20100130146A (ja)
CN (1) CN101907995A (ja)
DE (1) DE102010019486A1 (ja)
TW (1) TW201103024A (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8892808B2 (en) * 2011-04-22 2014-11-18 Hewlett-Packard Development Company, L.P. Retention-value associated memory
US8607089B2 (en) 2011-05-19 2013-12-10 Intel Corporation Interface for storage device access over memory bus
US9294224B2 (en) 2011-09-28 2016-03-22 Intel Corporation Maximum-likelihood decoder in a memory controller for synchronization
CN103946816B (zh) 2011-09-30 2018-06-26 英特尔公司 作为传统大容量存储设备的替代的非易失性随机存取存储器（nvram）
EP2761464B1 (en) 2011-09-30 2018-10-24 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy having different operating modes
EP2761467B1 (en) 2011-09-30 2019-10-23 Intel Corporation Generation of far memory access signals based on usage statistic tracking
US9317429B2 (en) 2011-09-30 2016-04-19 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy over common memory channels
EP2761476B1 (en) 2011-09-30 2017-10-25 Intel Corporation Apparatus, method and system that stores bios in non-volatile random access memory
EP3712774B1 (en) 2011-09-30 2023-02-15 Tahoe Research, Ltd. Apparatus and method for implementing a multi-level memory hierarchy
WO2013048493A1 (en) 2011-09-30 2013-04-04 Intel Corporation Memory channel that supports near memory and far memory access
WO2013048485A1 (en) 2011-09-30 2013-04-04 Intel Corporation Autonomous initialization of non-volatile random access memory in a computer system
CN103946824B (zh) 2011-11-22 2016-08-24 英特尔公司 一种用于非易失性随机访问存储器的访问控制方法、装置及系统
WO2013089685A1 (en) 2011-12-13 2013-06-20 Intel Corporation Enhanced system sleep state support in servers using non-volatile random access memory
CN104106057B (zh) 2011-12-13 2018-03-30 英特尔公司 用非易失性随机存取存储器提供对休眠状态转变的即时响应的方法和系统
CN103999161B (zh) 2011-12-20 2016-09-28 英特尔公司 用于相变存储器漂移管理的设备和方法
WO2013095404A1 (en) 2011-12-20 2013-06-27 Intel Corporation Dynamic partial power down of memory-side cache in a 2-level memory hierarchy
WO2013095465A1 (en) 2011-12-21 2013-06-27 Intel Corporation High-performance storage structures and systems featuring multiple non-volatile memories
WO2013095530A1 (en) 2011-12-22 2013-06-27 Intel Corporation Efficient pcms refresh mechanism background
DE112011106032B4 (de) 2011-12-22 2022-06-15 Intel Corporation Energieeinsparung durch Speicherkanal-Abschaltung
US9396118B2 (en) 2011-12-28 2016-07-19 Intel Corporation Efficient dynamic randomizing address remapping for PCM caching to improve endurance and anti-attack
US9152428B2 (en) 2012-09-28 2015-10-06 Intel Corporation Alternative boot path support for utilizing non-volatile memory devices
US10204047B2 (en) 2015-03-27 2019-02-12 Intel Corporation Memory controller for multi-level system memory with coherency unit
US10073659B2 (en) 2015-06-26 2018-09-11 Intel Corporation Power management circuit with per activity weighting and multiple throttle down thresholds
US10387259B2 (en) 2015-06-26 2019-08-20 Intel Corporation Instant restart in non volatile system memory computing systems with embedded programmable data checking
US10108549B2 (en) 2015-09-23 2018-10-23 Intel Corporation Method and apparatus for pre-fetching data in a system having a multi-level system memory
US10185501B2 (en) 2015-09-25 2019-01-22 Intel Corporation Method and apparatus for pinning memory pages in a multi-level system memory
US10261901B2 (en) 2015-09-25 2019-04-16 Intel Corporation Method and apparatus for unneeded block prediction in a computing system having a last level cache and a multi-level system memory
US9792224B2 (en) 2015-10-23 2017-10-17 Intel Corporation Reducing latency by persisting data relationships in relation to corresponding data in persistent memory
US10033411B2 (en) 2015-11-20 2018-07-24 Intel Corporation Adjustable error protection for stored data
US10095618B2 (en) 2015-11-25 2018-10-09 Intel Corporation Memory card with volatile and non volatile memory space having multiple usage model configurations
US9747041B2 (en) 2015-12-23 2017-08-29 Intel Corporation Apparatus and method for a non-power-of-2 size cache in a first level memory device to cache data present in a second level memory device
US10007606B2 (en) 2016-03-30 2018-06-26 Intel Corporation Implementation of reserved cache slots in computing system having inclusive/non inclusive tracking and two level system memory
US10185619B2 (en) 2016-03-31 2019-01-22 Intel Corporation Handling of error prone cache line slots of memory side cache of multi-level system memory
US10120806B2 (en) 2016-06-27 2018-11-06 Intel Corporation Multi-level system memory with near memory scrubbing based on predicted far memory idle time
US10915453B2 (en) 2016-12-29 2021-02-09 Intel Corporation Multi level system memory having different caching structures and memory controller that supports concurrent look-up into the different caching structures
US10445261B2 (en) 2016-12-30 2019-10-15 Intel Corporation System memory having point-to-point link that transports compressed traffic
US10304814B2 (en) 2017-06-30 2019-05-28 Intel Corporation I/O layout footprint for multiple 1LM/2LM configurations
US11188467B2 (en) 2017-09-28 2021-11-30 Intel Corporation Multi-level system memory with near memory capable of storing compressed cache lines
US10860244B2 (en) 2017-12-26 2020-12-08 Intel Corporation Method and apparatus for multi-level memory early page demotion
US11099995B2 (en) 2018-03-28 2021-08-24 Intel Corporation Techniques for prefetching data to a first level of memory of a hierarchical arrangement of memory
CN109669438B (zh) * 2018-12-14 2020-07-21 北京东土科技股份有限公司 飞行器伺服弹性测试分析系统和介质
US11055228B2 (en) 2019-01-31 2021-07-06 Intel Corporation Caching bypass mechanism for a multi-level memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105011A (ja) * 1993-09-30 1995-04-21 Hitachi Software Eng Co Ltd プログラムロード方法
JP2002268903A (ja) * 2001-03-14 2002-09-20 Ricoh Co Ltd プログラム管理方式
JP2006268370A (ja) * 2005-03-23 2006-10-05 Nec Corp 組み込み機器ソフトウェアの実行形式最適化方式
JP2007164964A (ja) * 2005-12-09 2007-06-28 Samsung Electronics Co Ltd 相変化メモリ装置及びそのプログラム方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US7103718B2 (en) * 2002-09-03 2006-09-05 Hewlett-Packard Development Company, L.P. Non-volatile memory module for use in a computer system
US7103746B1 (en) * 2003-12-31 2006-09-05 Intel Corporation Method of sparing memory devices containing pinned memory
US7620773B2 (en) * 2005-04-15 2009-11-17 Microsoft Corporation In-line non volatile memory disk read cache and write buffer
US7363456B2 (en) * 2005-04-15 2008-04-22 International Business Machines Corporation System and method of allocating contiguous memory in a data processing system
CN101063943A (zh) * 2006-04-24 2007-10-31 华晶科技股份有限公司 利用nand闪存来开机的开机系统
US20080162821A1 (en) * 2006-12-27 2008-07-03 Duran Louis A Hard disk caching with automated discovery of cacheable files
US8359423B2 (en) * 2008-03-14 2013-01-22 Spansion Llc Using LPDDR1 bus as transport layer to communicate to flash
CN101266577B (zh) * 2008-03-27 2010-06-16 上海交通大学 可编程片上带有存储器接口的nor闪存读取控制方法
US8621144B2 (en) * 2008-06-26 2013-12-31 Intel Corporation Accelerated resume from hibernation in a cached disk system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105011A (ja) * 1993-09-30 1995-04-21 Hitachi Software Eng Co Ltd プログラムロード方法
JP2002268903A (ja) * 2001-03-14 2002-09-20 Ricoh Co Ltd プログラム管理方式
JP2006268370A (ja) * 2005-03-23 2006-10-05 Nec Corp 組み込み機器ソフトウェアの実行形式最適化方式
JP2007164964A (ja) * 2005-12-09 2007-06-28 Samsung Electronics Co Ltd 相変化メモリ装置及びそのプログラム方法

Also Published As

Publication number Publication date
DE102010019486A1 (de) 2011-04-07
TW201103024A (en) 2011-01-16
KR20100130146A (ko) 2010-12-10
US20100306453A1 (en) 2010-12-02
CN101907995A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
JP2010282630A (ja) 実行可能な不揮発性メモリにおいて実行可能プログラムの一部を動作させる方法
JP5834303B2 (ja) 作動温度範囲を拡張した不揮発性メモリ
US20190391751A1 (en) Methods and related devices for operating a memory array
US7986549B1 (en) Apparatus and method for refreshing or toggling a phase-change memory cell
EP2973579B1 (en) Phase change memory mask
EP3180789B1 (en) Threshold voltage expansion
KR102114875B1 (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템
KR102465169B1 (ko) 전자 장치
US10163502B2 (en) Selective performance level modes of operation in a non-volatile memory
WO2015062227A1 (zh) 一种相变存储器的写操作方法及设备
KR102080542B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US10090029B2 (en) Electronic device for suppressing read disturbance and method of driving the same
US20150009765A1 (en) Latency control device and semiconductor device including the same
KR101858930B1 (ko) 상변화 메모리 장치 및 이를 포함하는 컴퓨팅 시스템
US10783981B1 (en) Semiconductor memory capable of reducing an initial turn-on voltage of a memory cell using a stress pulse in a test mode, and method for driving the same
US20080285332A1 (en) Bit-Alterable, Non-Volatile Memory Management
KR20140108984A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130603

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150525