CN101907995A - 操作可执行非易失性存储器中的部分可执行程序的方法 - Google Patents

操作可执行非易失性存储器中的部分可执行程序的方法 Download PDF

Info

Publication number
CN101907995A
CN101907995A CN2010101885269A CN201010188526A CN101907995A CN 101907995 A CN101907995 A CN 101907995A CN 2010101885269 A CN2010101885269 A CN 2010101885269A CN 201010188526 A CN201010188526 A CN 201010188526A CN 101907995 A CN101907995 A CN 101907995A
Authority
CN
China
Prior art keywords
nonvolatile memory
executable program
carrying
carry out
part executable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101885269A
Other languages
English (en)
Inventor
E·多勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN101907995A publication Critical patent/CN101907995A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44568—Immediately runnable code
    • G06F9/44573—Execute-in-place [XIP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • User Interface Of Digital Computer (AREA)
  • Memory System (AREA)

Abstract

描述了一种用于操作可执行非易失性存储器中的至少部分可执行程序的方法。方法包括通过用户输入来确定至少部分可执行程序以用于锁定在可执行非易失性存储器中。部分可执行程序被锁定到可执行非易失性存储器中。部分可执行程序然后从可执行非易失性存储器被执行。

Description

操作可执行非易失性存储器中的部分可执行程序的方法
技术领域
本发明的实施方式涉及非易失性存储器单元的领域，更具体地，涉及用于操作可执行非易失性存储器中的至少部分可执行程序的方法。
背景技术
嵌入式静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)有非易失性和软性错误率的问题，而嵌入式闪存(FLASH)存储器在制造过程中需要另外的掩蔽层或处理步骤，需要高电压以用于编程，以及在持久性和可靠性上有问题。相变存储器(PCM)克服了上述因素的危险性并显示出良好的写入速度、较小的单元尺寸、更简单的电路以及与互补金属氧化物半导体(CMOS)过程的制造兼容性。然而，在PCM技术的演变中还需要进一步的改进。
发明内容
本发明提供一种用于操作可执行非易失性存储器中的至少部分可执行程序的计算机实施的方法，该方法包括：通过用户输入来确定至少部分可执行程序以用于锁定在所述可执行非易失性存储器中；将所述部分可执行程序锁定到所述可执行非易失性存储器中；以及，随后从所述可执行非易失性存储器执行所述部分可执行程序。
本发明还提供一种用于操作可执行非易失性存储器中的至少部分可执行程序的计算机实施的方法，该方法包括：由操作系统进行配置文件来确定至少部分可执行程序以用于锁定在可执行非易失性存储器中；将所述部分可执行程序锁定到所述可执行非易失性存储器中；以及，随后从所述可执行非易失性存储器执行所述部分可执行程序。
本发明还提供一种具有存储在其上的指令的机器可存取存储介质，所述指令使得数据处理系统执行用于操作可执行非易失性存储器中的至少部分可执行程序的方法，该方法包括：应用用户输入或操作系统配置文件来确定至少部分可执行程序以用于锁定在所述可执行非易失性存储器中；将所述部分可执行程序锁定到所述可执行非易失性存储器中；以及，随后从所述可执行非易失性存储器执行所述部分可执行程序。
本发明还提供一种无线通信设备，该无线通信设备包括：用于接收无线电信号的收发机；耦合到所述收发机的处理器；以及被嵌入至少第一处理器核心的可执行非易失性存储器，所述可执行非易失性存储器被配置为包括在用于操作所述可执行非易失性存储器中的至少部分可执行程序的方法中，所述方法包括：应用用户输入和操作系统配置文件来确定所述至少部分可执行程序以用于锁定在所述可执行非易失性存储器中；将所述部分可执行程序锁定到所述可执行非易失性存储器中；以及，随后从所述可执行非易失性存储器执行所述部分可执行程序。
附图说明
图1示出了根据本发明的实施方式，表示用于操作可执行非易失性存储器中的至少部分可执行程序的方法中的操作的流程图；
图2示出了根据本发明的实施方式，表示用于操作可执行非易失性存储器中的至少部分可执行程序的方法中的操作的流程图；
图3示出了根据本发明的实施方式，被配置为用于操作可执行非易失性存储器中的至少部分可执行程序的计算机系统的示例的框图；
图4示出了根据本发明的实施方式，包含可执行存储器的无线机构的示意图，所述可执行存储器被配置为包括在用于操作可执行非易失性存储器中的至少部分可执行程序的方法中；以及
图5示出了根据本发明的实施方式，被配置为包括在用于操作相变存储器单元阵列中的至少部分可执行程序的方法中的相变存储器单元阵列中的相变存储器单元。
具体实施方式
在此描述了一种用于操作可执行非易失性存储器中的至少部分可执行程序的方法。在下面的描述中，列出了多个特定细节，诸如特定的相变存储器单元阵列尺寸，以用于提供对本发明的实施方式的透彻的理解。对于本领域的技术人员来说显而易见的是，本发明的实施方式可以在没有这些特定细节的情况下被实施。在其他示例中，诸如程序执行的方法的已知操作没有被详细描述，以避免不必要地模糊本发明的实施方式。而且，可以理解，附图中显示的各种实施方式是示例性的表示，而不必根据比例画附图。
在此公开了一种用于操作可执行非易失性存储器中的至少部分可执行程序的方法。在一个实施方式中，方法包括通过用户输入确定至少部分可执行程序以用于锁定(pin)在可执行非易失性存储器中。部分可执行程序可以被锁定到可执行非易失性存储器。然后从可执行非易失性存储器执行部分可执行程序。在另一个实施方式中，由操作系统进行配置文件(profile)来确定至少部分可执行程序，以用于锁定在可执行非易失性存储器中。部分可执行程序可以被锁定到可执行非易失性存储器。随后，从可执行非易失性存储器中执行部分可执行程序。在一个实施方式中，机器可存取存储介质具有存储在其上的指令，所述指令使得数据处理系统执行用于操作在可执行非易失性存储器中的至少部分可执行程序的方法。方法包括应用用户输入或操作系统配置文件来确定至少部分可执行程序以锁定在可执行非易失性存储器中。部分可执行程序被锁定到可执行非易失性存储器中。随后，从可执行非易失性存储器中执行部分可执行程序。在另一个实施方式中，无线通信设备包括用于接收无线电信号的收发机、耦合到收发机的处理器核心和嵌入至少第一处理器核心的可执行非易失性存储器。可执行非易失性存储器被配置成包括在用于操作可执行非易失性存储器中的至少部分可执行程序的方法中。方法包括应用用户输入或操作系统配置文件来确定至少部分可执行程序以锁定在可执行非易失性存储器中。部分可执行程序被锁定到可执行非易失性存储器。随后，从可执行非易失性存储器中执行部分可执行程序。
一般的计算和通信平台代码(例如软件应用程序)在被执行时通常被加载到可执行存储器中，诸如“或非(NOR)”存储器或动态随机存取存储器(DRAM)。在从应用程序关闭或者移除电源时，不管存在用户优先权的可能性，来自可执行存储器的代码的命运(例如，被清除或未被清除)都在操作系统(O/S)的控制下。根据本发明的实施方式，单独的程序或者O/S被配置为允许用户优先化和保存在存储器中的可执行应用程序。在一个实施方式中，该方法能够实现快速执行。在一个实施方式中，确定哪部分可执行程序(或者可执行程序菜单中的哪个完整的可执行程序)被用户优先化来执行。在另一个实施方式中，确定哪部分可执行程序(或者可执行程序菜单中的哪个完整的可执行程序)通过基于应用程序配置文件(例如应用程序在过去被执行的次数)使O/S优先化来被执行。
计算产业一直向着在非易失性存储器设备中进行可执行程序的执行的系统的方向发展，相反的是，比如说，从硬件驱动反复或者必须去分离随机存取存储器(RAM)。然而，根据本发明的实施方式，非易失性存储器设备不能够被制造成(或者可能很高成本地制造)可用于处理用户选择的或者关联操作系统需要的所有可执行程序的大小。因此，在一个实施方式中，经由用户接口或者操作系统，其某些可执行程序或者部分被锁定到可执行非易失性存储器。在一个实施方式中，当保持所锁定的可执行软件时可执行存储器可以经历大量掉电和上电事件。相比之下，比如说，使可执行程序(或者其部分)位于RAM上然后在掉电和上电事件期间不再存在。所以，在一个实施方式中，除了仅仅锁定数据组以外，可执行程序或者其部分被锁定然后从其被锁定的位置被执行。在特定实施方式中，可执行程序或者其部分是诸如传统的可执行程序、部分软件代码或者部分操作系统的可执行程序，但不局限于这些。
确定至少部分可执行程序以用于锁定在可执行存储器中可以通过应用用户输入来执行。图1示出了根据本发明的实施方式，表示用于操作可执行非易失性存储器中的至少部分可执行程序的方法中的操作的流程图100。
参考流程图100的操作102，用于操作可执行非易失性存储器中的至少部分可执行程序的计算机实施的方法包括通过用户输入确定至少部分可执行程序以用于锁定在可执行非易失性存储器中。根据本发明的实施方式，可执行存储器在此被限定为具有或者显示出初始随机存取的存储器，所述初始随机存取足够快以与关联处理器保持同步，所述存储器例如具有用于执行代码的效率的存储器。在一个实施方式中，可执行程序是例如Excel(表格处理)、PowerPoint(幻灯片制作)、Word(文字处理)或者PDF(便携文件格式)程序的程序，但不局限于这些。在一个实施方式中，术语“至少部分”可执行程序在此被限定为单个可执行程序的一部分或者整个可执行程序，诸如从多个可执行程序的菜单中选择的整个可执行程序。在一个实施方式中，术语“用户输入”在此用于指诸如来自系统用于选择哪个应用程序(可执行)保持在可执行存储器中的输入，但不局限于这些。
根据本发明的实施方式，可执行非易失性存储器包括或者是相变存储器阵列。在特定的实施方式中，相变存储器阵列具有诸如4G字节、8G字节或16G字节的大小，但不局限于这些。相变存储器可以比其他非易失性存储器更加像随机存取存储器(RAM-like)。而且，相变存储器可能不需要在写入之前先擦除，并且相变存储器可以被擦除的次数可以比其他非易失性存储器大得多。然而，在本发明的可替代实施方式中，可执行非易失性存储器是NOR闪存存储器设备。
参考流程图100的操作104，用于操作可执行非易失性存储器中的至少部分可执行程序的计算机实施的方法包括将部分可执行程序锁定到可执行非易失性存储器中。根据本发明的实施方式，术语“锁定”在此被限定为保持位于在可执行存储器中的可执行代码、准备用于执行的可执行代码。在一个实施方式中，计算机实施的方法还包括，在锁定之前和执行之后(后者将在下面结合流程图100的操作106来描述)，从可执行非易失性存储器移除电源并将电源恢复到可执行非易失性存储器。从而，在一个实施方式中，即使没有电源，可执行程序的所选部分或者整个可执行程序也被保持在可执行存储器中。在该实施方式中，当对可执行存储器上电时，O/S只需要参考用于可执行程序(或者部分可执行程序)的可执行存储器，节约宝贵的计算时间并使上电事件更有效率。
参考流程图100的操作106，用于操作可执行非易失性存储器中的至少部分可执行程序的计算机实施的方法包括随后从可执行非易失性存储器中执行部分可执行程序。根据本发明的实施方式，与可执行存储器关联的O/S被配置为参考来自可执行存储器而不是其他任何地方的部分可执行程序。从而，在一个实施方式中，O/S被配置为去可执行存储器执行存储在可执行存储器中的部分可执行程序，而不是独立地编译部分可执行程序。在一个实施方式中，术语“O/S”在此被限定为控制计算机程序或多个计算机程序的执行的软件，例如控制硬件应用程序和用户控制之间的层的软件。在一个实施方式中，O/S是诸如Mac(苹果)O/S、UNIX O/S、LINUX O/S或WindowsO/S的软件，但不局限于这些。
确定至少部分可执行程序以用于锁定在可执行存储器中可以通过由操作系统配置文件来被执行。图2示出了根据本发明的实施方式，表示用于操作可执行非易失性存储器中的至少部分可执行程序的方法中的操作的流程图200。
参考流程图200的操作202，用于操作可执行非易失性存储器中的至少部分可执行程序的计算机实施的方法包括：由操作系统配置文件来确定至少部分可执行程序以用于锁定在可执行非易失性存储器中。根据本发明的实施方式，配置文件包括确定在过去的时段中可执行程序被访问过的次数。在一个实施方式中，术语“可执行存储器”、“至少部分”可执行程序和“用户输入”根据与流程图100的操作102关联提供的限定被限定。在一个实施方式中，可执行程序是诸如Excel(表格处理)、PowerPoint(幻灯片制作)、Word(文字处理)或者PDF(便携文件格式)程序的程序，但不局限于这些。
根据本发明的实施方式，可执行非易失性存储器包括或者是相变存储器阵列。在特定的实施方式中，相变存储器阵列具有诸如4G字节、8G字节或16G字节的大小，但不局限于这些。相变存储器可以比其他非易失性存储器更加像随机存取存储器(RAM-like)。而且，相变存储器可能不需要在写入之前先擦除，并且相变存储器可以被擦除的次数可以比其他非易失性存储器大得多。然而，在本发明的可替换实施方式中，可执行非易失性存储器是NOR闪存存储器设备。
参考流程图200的操作204，用于操作可执行非易失性存储器中的至少部分可执行程序的计算机实施的方法包括将部分可执行程序锁定到可执行非易失性存储器中。根据本发明的实施方式，术语“锁定”根据与流程图100的操作104关联提供的限定被限定。在一个实施方式中，计算机实施的方法还包括，在锁定之前和执行之后(后者将在下面结合流程图200的操作206来描述)，从可执行非易失性存储器移除电源并将电源恢复到可执行非易失性存储器。从而，在一个实施方式中，即使没有电源，可执行程序的所选部分或者整个可执行程序也被保持在可执行存储器中。在该实施方式中，当对可执行存储器上电时，O/S只需要参考用于可执行程序(或者部分可执行程序)的可执行存储器，节约宝贵的计算时间并使上电事件更有效率。
参考流程图200的操作206，用于操作可执行非易失性存储器中的至少部分可执行程序的计算机实施的方法包括随后从可执行非易失性存储器中执行部分可执行程序。根据本发明的实施方式，与可执行存储器关联的O/S被配置为参考来自可执行存储器而不是其他任何地方的部分可执行程序。从而，在一个实施方式中，O/S被配置为去可执行存储器执行存储在可执行存储器中的部分可执行程序，而不是独立地编译部分可执行程序。在一个实施方式中，术语“O/S”在此被限定为控制多个计算机程序或一个计算机程序的执行的软件，例如控制硬件应用程序和用户控制之间的层的软件。在一个实施方式中，O/S是诸如Mac O/S、UNIX O/S、LINUX O/S或Windows O/S的软件，但不局限于这些。
在一个实施方式中，本发明被提供作为计算机程序产品或软件产品，该产品包括具有存储器其上的指令的机器可读介质，所述指令被用于对计算机系统(或其他电子设备)编程以执行根据本发明的实施方式的过程。机器可读介质可以包括用于存储或传送机器(例如计算机)可读形式的信息的任意机构。例如，在一个实施方式中，计算可读(例如计算机可读)介质包括机器(例如计算机)可读存储介质(例如只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光存储介质和闪存存储设备等)、机器(例如计算机)可读传输介质(电、光、声或其他形式的信号(例如红外线信号、数字信号等))等。在一个实施方式中，术语“计算机实施的”的使用在此表示处理器实施的。在一个实施方式中，至少一个在此所述的方法在例如移动电话的便携式设备中被实施，每个所述便携式设备不具有计算机但是具有处理器。
根据本发明的实施方式，机器可存取存储介质具有存储在其上的指令，所述指令使数据处理系统执行用于操作可执行非易失性存储器中的至少部分可执行程序的方法。在一个实施方式中，方法包括应用用户输入或操作系统配置文件来确定至少部分可执行程序以用于锁定在可执行非易失性存储器中。方法包括将部分可执行程序锁定在可执行非易失性存储器中。方法还包括，随后从可执行非易失性存储器中执行部分可执行程序。在一个实施方式中，应用操作系统配置文件，生成操作系统配置文件包括确定在过去的时间段中可执行程序被访问过的次数。在另一个实施方式中，方法还包括，在锁定之前和在执行之后，从可执行非易失性存储器移除电源，然后将电源恢复到可执行非易失性存储器。在一个实施方式中，可执行非易失性存储器包括相变存储器阵列。在另一个实施方式中，可执行非易失性存储器是NOR闪存存储器设备。
图3示出了计算机系统300形式的机器的示意表示，在所述计算机系统300中用于使机器执行在此讨论的任意一个或多个方法的一组指令被执行。例如，根据本发明的实施方式，图3示出了被配置为用于操作可执行非易失性存储器中的至少部分可执行程序的计算机系统的示例的框图。在可替换的实施方式中，机器被连接(例如通过网络连接)到局域网(LAN)、内联网、外联网或因特网中的其他机器。在一个实施方式中，机器在客户-服务器网络环境中在服务器或客户机器的容量内操作，或者在点对点(或分布式)网络环境中作为对等机器操作。在一个实施方式中，机器是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助手(PDA)、移动电话、网络装置、服务器、网络路由器、开关或桥、或能够执行指定由机器采取的特定行为的一组指令(按次序或者不按次序)的任何机器。而且，当只示出了单个机器时，术语“机器”应该被认为包括单独或共同执行一组(或多组)指令以执行在此讨论的任意一个或多个方法的机器(例如计算机或处理器)的任意集合。
计算机系统300的示例包括处理器302、主存储器304(例如只读存储器(ROM)、闪存存储器、诸如同步DRAM(SDRAM)或存储总线DRAM(RDRAM)等的动态随机存取存储器(DRAM)、静态存储器306(例如闪存存储器、静态随机存取存储器(SRAM)等)、以及经由总线330彼此通信的次级存储器318(例如数据存储设备)。
处理器302表示一个或多个通用处理设备，诸如微处理器、中央处理单元等等。更具体地，在一个实施方式中，处理器302是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、执行其他指令集的处理器、或执行指令集的结合的处理器。在一个实施方式中，处理器302是一个或多个通用处理设备，诸如特定用途集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等等。处理器302执行处理逻辑326，所述处理逻辑326用于执行在此所述的操作。
在一个实施方式中，计算机系统300还包括网络接口设备308。在一个实施方式中，计算机系统300还包括视频显示器单元310(例如液晶显示器(LCD)或阴极射线管(CRT))、文字数字输入设备312(例如键盘)、光标控制设备314(例如鼠标)、以及信号生成设备316(例如扩音器)。
在一个实施方式中，次级存储器318包括机器可存取存储介质(或更具体地是计算机可读存储介质)331，该机器可存取存储介质331上存储有实施在此描述的任意一个或多个方法或功能的一组或多组指令(例如软件322)。在一个实施方式中，软件322在其被计算机系统300执行时全部或至少部分位于主存储器304或处理器302中，主存储器304和处理器302还包括机器可读存储介质。在一个实施方式中，软件322还通过网络320经由网络接口设备308被发送或接收。
当在一个实施方式中机器可读存储介质331被显示为单个介质时，术语“机器可读存储介质”应该被认为包括存储一组或多组指令的单个介质或多个介质(例如集中式或分布式数据库、或关联的缓存和服务器)。术语“机器可读存储介质”应该被认为包括能够存储或编码一组用于被机器执行的指令的任意介质，所述指令使得机器执行任意一个或多个本发明的实施方式的技术。术语“机器可读存储介质”因此应该被认为包括固态存储器，以及光和磁媒质，但不局限于这些。
根据本发明的另一个实施方式，无线通信设备被配置为执行用于操作可执行非易失性存储器中的至少部分可执行程序的方法。在一个实施方式中，无线通信设备包括用于接收无线电信号的收发机，耦合到收发机的处理器核心，以及嵌入至少第一处理器核心的可执行非易失性存储器。在一个实施方式中，可执行非易失性存储器被配置为包括在用于操作可执行非易失性存储器中的至少部分可执行程序的方法中。在一个实施方式中，方法包括应用用户输入或操作系统配置文件来确定至少部分可执行程序，以用于锁定在可执行非易失性存储器中。方法还包括将部分可执行程序锁定在可执行非易失性存储器中。方法然后包括随后从可执行非易失性存储器中执行部分可执行程序。
在无线通信设备的一个实施方式中，操作系统配置文件被应用，并且生成操作系统配置文件包括确定在过去的时间段中可执行程序被访问过的次数。在无线通信设备的另一个实施方式中，方法还包括，在锁定之前和在执行之后，从可执行非易失性存储器移除电源并且然后将电源恢复到可执行非易失性存储器。在无线通信设备的一个实施方式中，可执行非易失性存储器包括相变存储器阵列。在无线通信设备的另一个实施方式中，可执行非易失性存储器是NOR闪存存储器设备。
图4示出了根据本发明的实施方式，包含可执行存储器的无线机构的示意表示，所述可执行存储器被配置为包括在用于操作可执行非易失性存储器中的至少部分可执行程序的方法中。应该注意，然而，本发明的实施方式不局限于无线通信实施方式，而是非无线应用也可以被用于与本发明的实施方式相结合。
参考图4，通信设备410包括一个或多个电线结构414，用于允许无线电设备与其他无线电通信设备进行通信。这样，通信设备410可以用作移动设备或者在无线网络中操作的设备，所述无线网络诸如基于IEEE 802.11规范提供无线局域网(WLAN)的基础技术的无线保真(Wi-Fi)、基于IEEE802.16-2005的WiMax和移动WiMax、宽带码分多址(WCDMA)和全球移动通讯系统(GSM)网络，虽然本发明的实施方式不局限于只在这些网络中操作。在一个实施方式中，共同位于通信设备410的相同平台中的无线电子系统给网络中的其他设备提供与RF/位置空间中的不同频带进行通信的性能。
应该被理解的是，本发明的实施方式的范围不被可以由通信设备410使用的通信协议的类型、数量和频率所限制。然而，通过实例的方式，实施方式示出了天线结构414耦合到收发机412以提供调制或解调。总的来说，模拟前端收发机412可以是单机射频(RF)离散或集成模拟电路，或者收发机412可以嵌入具有一个或多个处理器核心416和418的处理器。在一个实施方式中，多个核心允许处理工作量在核心上共享以及处理基带功能和应用功能。接口可以被用于提供在处理器和系统存储器420中的存储器存储之间的通信或信息。虽然本发明的实施方式的范围不局限于该方面，但是接口可以包括串行或并行总线以共享信息，还可以包括控制信号线以用于在处理器和系统存储器420之间提供握手。
系统存储器420可以可选择地用于存储在无线通信设备410的操作期间被处理器执行的指令，以及可以用于存储诸如消息何时被无线通信设备410发送或实际数据被发送的条件的用户数据。例如，存储在系统存储器420中的指令可以被用于执行无线铜线，提供用于通信设备410的安全功能，提供诸如日历、电子邮件、互联网浏览等的用户功能。系统存储器420可以由一个或多个不同类型的存储器提供，并且可以包括具有相变材料的易失性和非易失性存储器422。非易失性存储器422可以被称为相变存储器(PCM)、相变随机存取存储器(PRAM或PCRAM)、双向通用存储器(OUM)或硫族化合物随机存取存储器(C-RAM)。
易失性和非易失性存储器可以在叠加过程中结合以减少板上的器件封装、可以被单独地封装、或者可以位于多芯片封装中(其中存储器组件被置于处理器的顶部)。实施方式还示出了一个或多个处理器核心可以被嵌入非易失性存储器432。根据本发明的实施方式，至少一个非易失性存储器422或432被配置为操作可执行非易失性存储器422或432中的至少部分可执行程序440，如图4中所示。
如上所述，被配置为操作可执行非易失性存储器中的至少部分可执行程序的可执行存储器可以包括相变存储器单元阵列。图5示出了根据本发明的实施方式，在相变存储器单元阵列中的相变存储器单元被配置为包括在用于操作相变存储器单元阵列中的至少部分可执行程序的方法中。
在本发明的实施方式的一个方面中，相变存储器单元阵列500包括由存储材料与选择器设备结合在一起组成的存储器单元。在一个实施方式中，相变存储器单元510由周期表的VI族元素(诸如被称为硫族元素或氧属元素材料的碲或硒)的合金组成。硫族元素可以有利地被用于相变存储器单元中以提供数据记忆和即使电源从非易失性存储器被移除也能保持稳定。拿Ge2Sb2Te5相变材料为例，显示了具有完全不同的用于存储器存储的电特性的两相或多相。在一个实施方式中，每个相变存储器单元510包括选择器设备和存储器元件。虽然用双极选择器设备示出了阵列500，应该注意，可替换的实施方式可以使用CMOS选择器设备或二极管通过应用能量(例如热、光、电压或电流)来识别和选择性地改变硫族材料的电特性(例如，电阻、电容等)。硫族元素材料可以在非结晶和结晶状态之间的不同的状态之间被电力切换，从而产生多级存储性能。为了改变存储器材料的状态或相，该实施方式示出了高于可以被应用到存储器单元的存储器选择设备的阈值电压的编程电压。电流流过存储器材料并生成热，所述热改变电特性并更改了存储器材料的存储器状态或相。
通过实例，在写入操作中将相变材料加热到高于900℃的温度将使相变材料高于其熔化温度(TM)。然后，快速冷却将使相变材料处于非结晶状态，所述非结晶状态被称为复位状态(其中存储的数据具有值“1”)。拿Ge2Sb2Te5为例，达到熔化温度TM和在本地加热达到非结晶相位之后硬化之间的时间可能少于50纳秒。另一方面，为了从复位到设置对存储器单元进行编程，在多余50纳秒的一段时间(对于Ge2Sb2Te5)本地温度被提升到高于结晶温度(Tx)以允许完全的结晶。结晶形式的相变材料被称为设置状态，以及存储的数据可以具有值“0”。从而，可以通过设置允许通过单元的电流的幅值和脉宽来对单元编程。总的来说，较高的幅值、快的脉冲将会使单元不结晶，而中等的幅值、长的脉冲将会允许单元结晶。在读取操作中，位线(BL)和字线(WL)被选择并且外部电流被提供到所选的存储器单元。为了读取硫族化合物存储器设备，来自不同设备电阻的电流差被感测。然后基于所选存储器单元的相变材料的电阻引起的电压变化来确定存储在所选存储器单元中的数据是“1”还是“0”。可以理解，复位和设置与非结晶和结晶状态的关联分别是常规，并且至少相反的常规可以被采用。
从而，公开了用于操作可执行非易失性存储器中的至少部分可执行程序的方法。根据本发明的实施方式，方法包括通过用户输入确定至少部分可执行程序以用于锁定在可执行非易失性存储器中。部分可执行程序被锁定到可执行非易失性存储器。部分可执行程序然后从可执行非易失性存储器被执行。在一个实施方式中，在锁定之前和在执行之后，从可执行非易失性存储器移除电源，然后给可执行非易失性存储器恢复电源。在一个实施方式中，可执行非易失性存储器包括相变存储器阵列。

Claims (20)

1.一种用于操作可执行非易失性存储器中的至少部分可执行程序的计算机实施的方法，该方法包括：
通过用户输入来确定至少部分可执行程序以用于锁定在所述可执行非易失性存储器中；
将所述部分可执行程序锁定到所述可执行非易失性存储器中；以及，随后
从所述可执行非易失性存储器执行所述部分可执行程序。
2.根据权利要求1所述的计算机实施的方法，该方法还包括：
在所述锁定之前和在所述执行之后，从所述可执行非易失性存储器移除电源；以及
对所述可执行非易失性存储器恢复电源。
3.根据权利要求1所述的计算机实施的方法，其中所述可执行非易失性存储器包括相变存储器阵列。
4.根据权利要求3所述的计算机实施的方法，其中所述相变存储器阵列具有选自由4千兆字节、8千兆字节和16千兆字节所组成的组中的大小。
5.根据权利要求1所述的计算机实施的方法，其中所述可执行非易失性存储器是或非闪存存储器设备。
6.一种用于操作可执行非易失性存储器中的至少部分可执行程序的计算机实施的方法，该方法包括：
由操作系统进行配置文件来确定至少部分可执行程序以用于锁定在可执行非易失性存储器中；
将所述部分可执行程序锁定到所述可执行非易失性存储器中；以及，随后
从所述可执行非易失性存储器执行所述部分可执行程序。
7.根据权利要求6所述的计算机实施的方法，其中所述配置文件包括确定在过去的时间段中所述可执行程序被访问过的次数。
8.根据权利要求6所述的计算机实施的方法，该方法还包括：
在所述锁定之前和在所述执行之后，从所述可执行非易失性存储器移除电源；以及
对所述可执行非易失性存储器恢复电源。
9.根据权利要求6所述的计算机实施的方法，其中所述可执行非易失性存储器包括相变存储器阵列。
10.根据权利要求6所述的计算机实施的方法，其中所述可执行非易失性存储器是或非闪存存储器设备。
11.一种具有存储在其上的指令的机器可存取存储介质，所述指令使得数据处理系统执行用于操作可执行非易失性存储器中的至少部分可执行程序的方法，该方法包括：
应用用户输入或操作系统配置文件来确定至少部分可执行程序以用于锁定在所述可执行非易失性存储器中；
将所述部分可执行程序锁定到所述可执行非易失性存储器中；以及，随后
从所述可执行非易失性存储器执行所述部分可执行程序。
12.根据权利要求11所述的机器可存取存储介质，其中所述操作系统配置文件被应用，以及其中生成所述操作系统配置文件包括确定在过去的时间段中所述可执行程序被访问过的次数。
13.根据权利要求11所述的机器可存取存储介质，所述方法还包括：
在所述锁定之前和在所述执行之后，从所述可执行非易失性存储器移除电源；以及
对所述可执行非易失性存储器恢复电源。
14.根据权利要求11所述的机器可存取存储介质，其中所述可执行非易失性存储器包括相变存储器阵列。
15.根据权利要求11所述的机器可存取存储介质，其中所述可执行非易失性存储器是或非闪存存储器设备。
16.一种无线通信设备，该无线通信设备包括：
用于接收无线电信号的收发机；
耦合到所述收发机的处理器；以及
被嵌入至少第一处理器核心的可执行非易失性存储器，所述可执行非易失性存储器被配置为包括在用于操作所述可执行非易失性存储器中的至少部分可执行程序的方法中，所述方法包括：
应用用户输入和操作系统配置文件来确定所述至少部分可执行程
序以用于锁定在所述可执行非易失性存储器中；
将所述部分可执行程序锁定到所述可执行非易失性存储器中；以
及，随后
从所述可执行非易失性存储器执行所述部分可执行程序。
17.根据权利要求16所述的无线通信设备，其中所述操作系统配置文件被应用，以及其中生成所述操作系统配置文件包括确定在过去的时间段中所述可执行程序被访问过的次数。
18.根据权利要求16所述的无线通信设备，其中所述方法还包括：
在所述锁定之前和在所述执行之后，从所述可执行非易失性存储器移除电源；以及
对所述可执行非易失性存储器恢复电源。
19.根据权利要求16所述的无线通信设备，其中所述可执行非易失性存储器包括相变存储器阵列。
20.根据权利要求16所述的无线通信设备，其中所述可执行非易失性存储器是或非闪存存储器设备。
CN2010101885269A 2009-06-02 2010-05-31 操作可执行非易失性存储器中的部分可执行程序的方法 Pending CN101907995A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/477,017 2009-06-02
US12/477,017 US20100306453A1 (en) 2009-06-02 2009-06-02 Method for operating a portion of an executable program in an executable non-volatile memory

Publications (1)

Publication Number Publication Date
CN101907995A true CN101907995A (zh) 2010-12-08

Family

ID=43221565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101885269A Pending CN101907995A (zh) 2009-06-02 2010-05-31 操作可执行非易失性存储器中的部分可执行程序的方法

Country Status (6)

Country Link
US (1) US20100306453A1 (zh)
JP (1) JP2010282630A (zh)
KR (1) KR20100130146A (zh)
CN (1) CN101907995A (zh)
DE (1) DE102010019486A1 (zh)
TW (1) TW201103024A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109669438A (zh) * 2018-12-14 2019-04-23 北京东土科技股份有限公司 飞行器伺服弹性测试分析系统和介质

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8892808B2 (en) * 2011-04-22 2014-11-18 Hewlett-Packard Development Company, L.P. Retention-value associated memory
US8607089B2 (en) 2011-05-19 2013-12-10 Intel Corporation Interface for storage device access over memory bus
KR101612202B1 (ko) 2011-09-28 2016-04-12 인텔 코포레이션 동기화를 위한 메모리 컨트롤러 내의 최대 공산 디코더
WO2013048493A1 (en) 2011-09-30 2013-04-04 Intel Corporation Memory channel that supports near memory and far memory access
CN107608910B (zh) 2011-09-30 2021-07-02 英特尔公司 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
CN103946812B (zh) 2011-09-30 2017-06-09 英特尔公司 用于实现多级别存储器分级体系的设备和方法
US9317429B2 (en) 2011-09-30 2016-04-19 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy over common memory channels
EP2761467B1 (en) 2011-09-30 2019-10-23 Intel Corporation Generation of far memory access signals based on usage statistic tracking
EP2761465B1 (en) 2011-09-30 2022-02-09 Intel Corporation Autonomous initialization of non-volatile random access memory in a computer system
EP2761469B1 (en) 2011-09-30 2019-11-13 Intel Corporation Non-volatile random access memory (nvram) as a replacement for traditional mass storage
CN104115136B (zh) 2011-09-30 2017-12-08 英特尔公司 非易失性随机访问存储器中存储bios的装置、方法和系统
CN103946824B (zh) 2011-11-22 2016-08-24 英特尔公司 一种用于非易失性随机访问存储器的访问控制方法、装置及系统
US9958926B2 (en) 2011-12-13 2018-05-01 Intel Corporation Method and system for providing instant responses to sleep state transitions with non-volatile random access memory
US9829951B2 (en) 2011-12-13 2017-11-28 Intel Corporation Enhanced system sleep state support in servers using non-volatile random access memory
US9286205B2 (en) 2011-12-20 2016-03-15 Intel Corporation Apparatus and method for phase change memory drift management
KR101915073B1 (ko) 2011-12-20 2018-11-06 인텔 코포레이션 2-레벨 메모리 계층구조에서 메모리측 캐쉬의 동적인 부분적 전원 차단
US9448922B2 (en) 2011-12-21 2016-09-20 Intel Corporation High-performance storage structures and systems featuring multiple non-volatile memories
US9202548B2 (en) 2011-12-22 2015-12-01 Intel Corporation Efficient PCMS refresh mechanism
WO2013095559A1 (en) 2011-12-22 2013-06-27 Intel Corporation Power conservation by way of memory channel shutdown
CN104137084B (zh) 2011-12-28 2017-08-11 英特尔公司 提高耐久性和抗攻击性的用于pcm缓存的有效动态随机化地址重映射
US9152428B2 (en) 2012-09-28 2015-10-06 Intel Corporation Alternative boot path support for utilizing non-volatile memory devices
US10204047B2 (en) 2015-03-27 2019-02-12 Intel Corporation Memory controller for multi-level system memory with coherency unit
US10073659B2 (en) 2015-06-26 2018-09-11 Intel Corporation Power management circuit with per activity weighting and multiple throttle down thresholds
US10387259B2 (en) 2015-06-26 2019-08-20 Intel Corporation Instant restart in non volatile system memory computing systems with embedded programmable data checking
US10108549B2 (en) 2015-09-23 2018-10-23 Intel Corporation Method and apparatus for pre-fetching data in a system having a multi-level system memory
US10261901B2 (en) 2015-09-25 2019-04-16 Intel Corporation Method and apparatus for unneeded block prediction in a computing system having a last level cache and a multi-level system memory
US10185501B2 (en) 2015-09-25 2019-01-22 Intel Corporation Method and apparatus for pinning memory pages in a multi-level system memory
US9792224B2 (en) 2015-10-23 2017-10-17 Intel Corporation Reducing latency by persisting data relationships in relation to corresponding data in persistent memory
US10033411B2 (en) 2015-11-20 2018-07-24 Intel Corporation Adjustable error protection for stored data
US10095618B2 (en) 2015-11-25 2018-10-09 Intel Corporation Memory card with volatile and non volatile memory space having multiple usage model configurations
US9747041B2 (en) 2015-12-23 2017-08-29 Intel Corporation Apparatus and method for a non-power-of-2 size cache in a first level memory device to cache data present in a second level memory device
US10007606B2 (en) 2016-03-30 2018-06-26 Intel Corporation Implementation of reserved cache slots in computing system having inclusive/non inclusive tracking and two level system memory
US10185619B2 (en) 2016-03-31 2019-01-22 Intel Corporation Handling of error prone cache line slots of memory side cache of multi-level system memory
US10120806B2 (en) 2016-06-27 2018-11-06 Intel Corporation Multi-level system memory with near memory scrubbing based on predicted far memory idle time
US10915453B2 (en) 2016-12-29 2021-02-09 Intel Corporation Multi level system memory having different caching structures and memory controller that supports concurrent look-up into the different caching structures
US10445261B2 (en) 2016-12-30 2019-10-15 Intel Corporation System memory having point-to-point link that transports compressed traffic
US10304814B2 (en) 2017-06-30 2019-05-28 Intel Corporation I/O layout footprint for multiple 1LM/2LM configurations
US11188467B2 (en) 2017-09-28 2021-11-30 Intel Corporation Multi-level system memory with near memory capable of storing compressed cache lines
US10860244B2 (en) 2017-12-26 2020-12-08 Intel Corporation Method and apparatus for multi-level memory early page demotion
US11099995B2 (en) 2018-03-28 2021-08-24 Intel Corporation Techniques for prefetching data to a first level of memory of a hierarchical arrangement of memory
US11055228B2 (en) 2019-01-31 2021-07-06 Intel Corporation Caching bypass mechanism for a multi-level memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030164515A1 (en) * 2001-10-11 2003-09-04 Daniel Xu Carbon-containing interfacial layer for phase-change memory
US7103718B2 (en) * 2002-09-03 2006-09-05 Hewlett-Packard Development Company, L.P. Non-volatile memory module for use in a computer system
US20060248387A1 (en) * 2005-04-15 2006-11-02 Microsoft Corporation In-line non volatile memory disk read cache and write buffer
CN101063943A (zh) * 2006-04-24 2007-10-31 华晶科技股份有限公司 利用nand闪存来开机的开机系统
CN101266577A (zh) * 2008-03-27 2008-09-17 上海交通大学 可编程片上存储器接口的nor闪存读取加速控制的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105011A (ja) * 1993-09-30 1995-04-21 Hitachi Software Eng Co Ltd プログラムロード方法
JP2002268903A (ja) * 2001-03-14 2002-09-20 Ricoh Co Ltd プログラム管理方式
US7103746B1 (en) * 2003-12-31 2006-09-05 Intel Corporation Method of sparing memory devices containing pinned memory
JP2006268370A (ja) * 2005-03-23 2006-10-05 Nec Corp 組み込み機器ソフトウェアの実行形式最適化方式
US7363456B2 (en) * 2005-04-15 2008-04-22 International Business Machines Corporation System and method of allocating contiguous memory in a data processing system
KR100773095B1 (ko) * 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
US20080162821A1 (en) * 2006-12-27 2008-07-03 Duran Louis A Hard disk caching with automated discovery of cacheable files
US8359423B2 (en) * 2008-03-14 2013-01-22 Spansion Llc Using LPDDR1 bus as transport layer to communicate to flash
US8621144B2 (en) * 2008-06-26 2013-12-31 Intel Corporation Accelerated resume from hibernation in a cached disk system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030164515A1 (en) * 2001-10-11 2003-09-04 Daniel Xu Carbon-containing interfacial layer for phase-change memory
US7103718B2 (en) * 2002-09-03 2006-09-05 Hewlett-Packard Development Company, L.P. Non-volatile memory module for use in a computer system
US20060248387A1 (en) * 2005-04-15 2006-11-02 Microsoft Corporation In-line non volatile memory disk read cache and write buffer
CN101063943A (zh) * 2006-04-24 2007-10-31 华晶科技股份有限公司 利用nand闪存来开机的开机系统
CN101266577A (zh) * 2008-03-27 2008-09-17 上海交通大学 可编程片上存储器接口的nor闪存读取加速控制的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109669438A (zh) * 2018-12-14 2019-04-23 北京东土科技股份有限公司 飞行器伺服弹性测试分析系统和介质

Also Published As

Publication number Publication date
KR20100130146A (ko) 2010-12-10
DE102010019486A1 (de) 2011-04-07
US20100306453A1 (en) 2010-12-02
TW201103024A (en) 2011-01-16
JP2010282630A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
CN101907995A (zh) 操作可执行非易失性存储器中的部分可执行程序的方法
CN100449642C (zh) 对相变存储器进行编程的方法、装置和系统
US9021227B2 (en) Drift management in a phase change memory and switch (PCMS) memory device
US10216438B2 (en) Methods and related devices for operating a memory array
US8446758B2 (en) Variable resistance memory programming
US20170206961A1 (en) Electronic device and method for driving the same
Egami et al. Investigation of multi-level-cell and set operations on super-lattice phase change memories
US20070238225A1 (en) Phase change memory with improved temperature stability
KR20150002949A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
JP5456779B2 (ja) プログラミング後の回復遅延を短縮するための相変化セル読み出しに対する電位極性の反転
US10090029B2 (en) Electronic device for suppressing read disturbance and method of driving the same
US11164654B2 (en) Method for driving an electronic device including a semiconductor memory in a test mode
US10678438B2 (en) Schedulers and scheduling methods related to memory systems
US20080285332A1 (en) Bit-Alterable, Non-Volatile Memory Management
US10706927B1 (en) Electronic device and operating method thereof
CN110858499B (zh) 电子设备
TWI453744B (zh) 反轉極性以讀取相變單元致使縮短程式化後之延遲
US8560902B1 (en) Writing scheme for phase change material-content addressable memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101208