TWI453744B - 反轉極性以讀取相變單元致使縮短程式化後之延遲 - Google Patents

Description

反轉極性以讀取相變單元致使縮短程式化後之延遲

相變記憶體(PCM)因其良好的寫入速度、小單元尺寸、較簡單之電路及一與互補金屬氧化物半導體(CMOS)製程之製造兼容性而成為一有前景之下一代非揮發性記憶體技術。PCM係基於一硫族化物材料之一相轉變，該硫族化物材料可藉由以可將該記憶體單元轉變為高及低電阻狀態之電流脈衝進行電阻式加熱來程式化。需要對在自不同電阻讀取所儲存資料中減少延遲之改良。

在下文詳細說明中闡述大量特定細節以提供對本發明之充分理解。然而，熟悉此項技術者將瞭解無需此等特定細節亦可實施本發明。在其他情況中，未詳細闡述眾所周知之方法、程序、組件及電路，不致使本發明含糊不清。

圖1中所圖解闡釋之實施例顯示一通信裝置10，其可包括在無線架構內具有根據本發明之極性反轉能力(隨後圖中將闡述極性反轉)之非揮發性記憶體。通信裝置10可包括一或多個天線結構14以允許無線電與其他空中傳輸通信裝置進行通信。如此，通信裝置10可運作為一蜂窩式裝置或一在無線網路中運作之裝置，無線網路例如係：無線保真度(Wi-Fi)，其提供基於IEEE 802.11規格之無線區域網路(WLAN)之根本技術；基於IEEE 802.16-2005之WiMax及行動WiMax；寬頻分碼多重存取(WCDMA)及全球行動通信系統(GSM)網路，但本發明不僅限於在此等網路中運作。配置於通信裝置10之相同平臺中之無線電子系統提供以不同頻帶在一RF/位置空間中與一網路中之其他裝置進行通信之能力。

該實施例圖解闡釋天線結構14耦合至一收發器12以適於調變/解調變。大體而言，類比前端收發器12可係一獨立射頻(RF)離散或積體類比電路，或收發器12可於其中內嵌有一具有一或多個處理器核心16及18之處理器。此多個核心允許跨越該等核心分擔處理工作負載及處理基頻功能及應用程式功能。可經由處理器與一系統記憶體20中之記憶體儲存器之間的一介面傳送資料及指令。

系統記憶體20可包括揮發性記憶體22及一具有一相變材料之非揮發性記憶體22兩者。非揮發性記憶體22可稱為一相變記憶體(PCM)、相變隨機存取記憶體(PRAM或PCRAM)、雙向通用記憶體(OUM)或硫族化物隨機存取記憶體(C-RAM)。揮發性及非揮發性記憶體可透過一堆疊程序加以組合以減少一電路板上之佔用面積，亦可單獨地封裝，或置於在處理器上設置記憶體組件之一多晶片封裝中。該實施例亦圖解闡釋非揮發性記憶體32可於其中內嵌有該等處理器核心中之一者。

該等PCM單元包括週期表中VI族元素之合金，諸如Te或Se之元素稱為硫族化物或硫族材料。硫族化物可有利地用於相變記憶體單元中以提供資料保持且甚至在自非揮發性記憶體移除電力之後仍保持穩定性。將Ge₂ Sb₂ Te₅ 作為相變材料為例，兩個相呈現出對記憶體儲存有用之不同電特性，亦即，一非晶相(重設狀態)顯示一高電阻且一結晶相(設定狀態)顯示一低電阻。

用於相變記憶體(PCM)中之硫族化物材料之電行為係定義記憶體單元之運作電壓及回應時間之關鍵。用於非晶硫族化物材料之電子轉換之臨限電壓係一存在於程式化與讀出作業之間的邊界之指示符。例如，當程式化作業將記憶體單元自結晶相轉換至非晶相時，存在一使電阻穩定為一象徵硫族化物材料之電子現象之恢復時間週期。

圖2圖解闡釋一臨限電壓Vth之時間解析分析，其顯示在使PCM材料變為非晶之程式化作業之後PCM裝置之電阻恢復。自結晶相開始，驅動至硫族化物材料中之充足能量使局部溫度升高至熔化溫度(Tm)之上。該合金之受激原子移動成隨機佈置，其中一能量脈衝之突然停止提供將該等原子冷凍成一隨機、非晶或半非晶"重設"狀態之快速驟冷。

如上所述，該圖顯示程式化作業之後之時間。標記為"電阻恢復時間週期"之時間週期之特徵在於該位元之一低臨限電壓及一低電阻。因此，應注意在電阻恢復時間週期期間並不能依據處於結晶(設定)相之PCM裝置之特徵而容易地區分剛被程式化至非晶相之PCM裝置。PCM裝置僅在電阻恢復時間週期(一約30ns之讀取作業延遲)之後呈現高Vth及高電阻(其皆為非晶相之特徵)。該恢復時間係一不可用於讀取之"時間暗區域"，因為不能可靠地區分一重設位元與一設定位元，應注意兩個位元皆係低電阻率(高導電 性)。

圖3顯示一用於一正所施加偏壓及一負所施加偏壓兩者之恢復時間。該圖圖解闡釋在以一正電壓執行一記憶體單元重設作業之後一"負"及一"正"讀取電壓兩者之臨限電壓Vth演變，其中"負"及"正"係參照作為接地節點之儲存元件之底部電極而言。應注意，若根據本發明在程式化之後向選擇器裝置施加一反轉極性，則恢復時間將急劇減少。

圖4顯示一記憶體單元，其包括結合有一經偏壓用於正程式化之選擇器裝置之儲存材料。該偏壓避免將增加選擇器裝置之臨限電壓及減少其電流驅動能力之MOSFET體效應。由於在儲存材料中流動以將一位元重設為通常高之電流I_RESET 在某些情形中高至1mA，因此較佳以一正電壓重設儲存元件。

另一方面，在讀取期間流動之電流通常係一較低電流且可具有一約100μA之值，且因此，可反轉極性而不負面影響該選擇裝置之體效應。圖5圖解闡釋偏壓該記憶體單元以進行負讀取。每一源極線垂直於字線伸展且保持與其他字線分離以在讀取作業期間選擇一個單個位元。

應注意該選擇器裝置並非係一整流器，例如一二極體，因為電流在程式化期間沿一個方向流動且在讀取期間沿一相反方向流動。圖4及圖5中所示之N-通道MOSFET裝置因源極與汲極端子可互換而允許電流沿任一方向流動。亦應注意可以任一極性執行一結晶位元之讀取作業，因為結晶位元不經歷恢復時間。

圖6顯示一3 x 3記憶體陣列組織，其包括一選擇器裝置及一記憶體儲存元件以在每一記憶體單元位置處儲存一或多個位元之資訊。應注意該3 x 3陣列提供一過分簡單化之記憶體陣列且本發明之範疇在此方面不做限制。

位於該陣列之一特定列中之選擇器裝置之閘極接收一選擇器電壓，其在不同的列中表示為WL_m-1 、WL_m 及WL_m+1 。將儲存元件定址於行位置處之程式化線係由BpL_n-1 、BPL_n 及BPL_n+1 所表示之位元程式化線(BPL)。沿一行之記憶體單元位置定址選擇器裝置導電端子之讀取線係由BRL_n-1 、BRL_n 及BRL_n+1 所表示之位元讀取線(BRL)。

圖7顯示圖6中所圖解闡釋經偏壓用於將所選記憶體單元程式化至一非晶相之記憶體陣列組織。在程式化至重設狀態(或設定狀態)期間，將一介於1伏至5伏之電壓範圍內之正電壓V_RESET (或V_SET )施加至所選位元程式化線(BPL)，以使所有其他BPL及位元讀取線(亦即，源極線)保持在接地電位(GND)。在1伏至5伏之電壓範圍內偏壓所選字線V_WL 以導通所期望之選擇器裝置。當所施加之電壓電位高於相變材料之臨限電壓時，一電流I_RESET 會通過該相變材料。一旦所施加偏壓大於臨限電壓且電流I_RESET 將儲存材料加熱，即發生臨限切換且該材料變為一動態導通狀態。

圖8顯示圖6中所圖解闡釋之根據本發明經偏壓以實施負讀取之記憶體陣列組織。在讀取作業期間，將一介於0.2伏至0.4伏之電壓範圍內之正讀取電壓V_READ 施加至所選位元讀取線(BRL)，以使所有其他BRL及所有BPL保持在接地。可在1伏至5伏之電壓範圍內偏壓一字線V_wL 以選擇所期望之選擇器裝置。感測在儲存材料中流動之電流I_READ 以確定所選位元之相位。

該等圖圖解闡釋一MOSFET選擇器，但應注意可使用任一雙向選擇器裝置。一雙向選擇器裝置之一個此類實例係一具有對稱I-V特性之雙向臨限開關(OTS)。應瞭解重設及設定各自與非晶及結晶狀態之關聯係一慣例且可採用至少一相反慣例。

至此，顯而易見本發明之實施例包括一連接至一硫族化物材料之MOSFET裝置，其中在一程式化作業之後將一供應至一記憶體單元之電位反轉極性以抑制一恢復時間且為一讀取作業提供裝置穩定性。然而，在一程式化作業中，由於所選記憶體單元在硫族化物側接收一正電壓V_RESET 且在選擇器裝置側接收一接地電位，因此在讀取作業期間供應一經反轉極性使得硫族化物材料接收接地電位且選擇器裝置接收一正電壓V_READ 。

儘管本文已圖解闡釋及闡述了本發明之某些特徵，然而熟習此項技術者現在將能想出許多修改、替代、改變及等效形式。因此，應瞭解隨附申請專利範圍意欲涵蓋歸屬於本發明之真正精神內之所有此等修改及改變。

10‧‧‧通信裝置

12．．．RF收發器

14．．．天線

16．．．第一核心

18．．．第二核心

20．．．系統記憶體

22．．．非揮發性記憶體

32．．．非揮發性記憶體

本說明書之結論部分中已特別指出及清晰地主張了關於本發明之標的物。然而，結合閱讀附圖來參考以上詳細說明可最佳理解本發明之組織及運作方法兩者、以及其目的、特徵及優點。

圖1圖解闡釋一根據本發明之併入具有極性反轉之相變記憶體(PCM)之無線架構；圖2圖解闡釋一臨限電壓Vth之時間解析分析，其顯示在一使PCM材料變成非晶之程式化作業之後一PCM裝置之電阻恢復；圖3顯示一用於一正所施加偏壓及一負所施加偏壓兩者之恢復時間；圖4顯示一記憶體單元，其包括結合有一經偏壓用於正程式化之選擇器裝置之儲存材料；圖5圖解闡釋偏壓該記憶體單元以進行負讀取；圖6顯示一記憶體陣列組織，其包括一選擇器裝置及一記憶體儲存元件以在每一記憶體單元位置處儲存一或多個位元之資訊；圖7顯示經偏壓以程式化至一非晶相之記憶體陣列組織；及圖8顯示根據本發明經偏壓以實施負讀取之記憶體陣列組織。

應瞭解為簡潔及清晰圖解起見，圖中所圖解闡釋之元件未必係按比例繪製。例如，為清晰起見，可相對於其他元件誇大某些元件之尺寸。另外，在認為適當之處，重複參考編號來指示圖中對應或類似之元件。

10．．．通信裝置

12．．．RF收發器

14．．．天線

16．．．第一核心

18．．．第二核心

20．．．系統記憶體

22．．．非揮發性記憶體

32．．．非揮發性記憶體

Claims (17)

1. 一種儲存系統，其包含：多個記憶體單元，其通常連接至一記憶體陣列之一行中之一程式化線，該等記憶體單元之每一者具有串聯耦合之一選擇器裝置及一儲存裝置，該選擇器裝置具有一導電端子，該導電端子通常連接至一讀取線以在一讀取作業期間接收一第一電壓電位，該程式化線用以在該讀取作業期間接收一接地電位；該讀取線用以在一程式化作業期間接收該接地電位且該程式化線用以在該程式化作業期間接收一第二電壓電位，該程式化作業可選自一設定狀態及一重設狀態，繼在該第二電壓電位被施加至該程式化線之後，該第一電壓電位被施加至該讀取線，以在程式化之後藉由提供一反向電流至該選擇器裝置而縮減一恢復時間。
2. 如請求項1之儲存系統，其中該第二電壓電位之一值係大於該第一電壓電位之一值。
3. 如請求項1之儲存系統，其中在該儲存系統之一讀取作業期間待由該讀取線接收之該第一電壓電位係一高於該接地電位之電位。
4. 如請求項1之儲存系統，其中在該儲存系統之該讀取作業期間待由該讀取線接收之該第一電壓電位介於一0.2伏至0.4伏之範圍內。
5. 一種儲存單元，其包含：一選擇器裝置，其具有一第一導電端子，該第一導電 端子耦合至一儲存元件之一第一端子且經由該儲存元件而耦合至一程式化線，該儲存元件之一第二端子用以在一程式化作業期間透過該程式化線接收一第一正電位且在一讀取作業期間透過該程式化線接收一接地電位，該選擇器裝置之一第二導電端子耦合至一讀取線以在該程式化作業期間接收該接地電位且在該讀取作業期間接收一第二正電位，該程式化作業可選自一設定狀態及一重設狀態，繼在該程式化作業之後，該第二正電位待被接收，以縮減該儲存單元之一恢復時間。
6. 如請求項5之儲存單元，其中該第二正電位在程式化後將一反轉極性提供至該選擇器裝置。
7. 如請求項5之儲存單元，其中該選擇器裝置係一金屬氧化物半導體場效電晶體(MOSFET)裝置。
8. 如請求項5之儲存單元，其中該選擇器裝置係一雙向臨限開關(OTS)。
9. 如請求項5之儲存單元，其中該儲存元件係用於相變記憶體(PCM)中之硫族化物材料。
10. 一種相變記憶體(PCM)，其包含：一記憶體單元，其具有一連接至一選擇器裝置之一源極之第一端子及一連接至一硫族化物材料之第二端子，該選擇器裝置及該硫族化物材料串聯耦合，該第一端子及該第二端子經組態以具有耦合至第一端子及該第二端子之電壓電位之若干值，使得在繼一程式化作業之後將流過該選擇器裝置及該硫族化物材料之電流反向，以抑 減一恢復時間且為一讀取作業提供穩定性，該程式化作業可選自一設定狀態及一重設狀態。
11. 如請求項10之PCM，其中該第一端子用以在該PCM之該程式化作業期間接收一接地電位且該第二端子用以在該程式化作業期間接收一正電壓電位。
12. 如請求項10之PCM，其中該第一端子用以在該PCM之該讀取作業期間接收一正電壓電位且該第二端子用以在該讀取作業期間接收一接地電位。
13. 一種無線通信系統，其包含：一收發器；及各自耦合至該收發器之一第一處理器核心及一第二處理器核心，該第一處理器核心用以將資訊儲存至一具有記憶體單元之嵌入式相變記憶體(PCM)中，該等記憶體單元包含在一第一端子與一第二端子之間串聯耦合之一選擇器裝置及一硫族化物材料，該選擇器裝置及該硫族化物材料用以在一讀取作業中接收一第一電壓電位及在一程式化作業中接收一第二電壓電位，該第二電壓電位用以致使電流以與在該讀取作業期間施加之該第一電壓電位所誘發之一電流反向之一方向流過該選擇器裝置及該硫族化物材料，繼在該第二電壓電位被施加至該程式化線之後，該第一電壓電位被施加至該讀取線，以在程式化之後藉由提供該反向電流至該選擇器裝置而縮減一恢復時間，該程式化作業可選自一設定狀態及一重設狀態。
14. 如請求項13之無線通信系統，其中該第一端子用以在該PCM之該程式化作業期間接收一接地電位且該第二端子用以在該程式化作業期間接收一正電壓電位。
15. 如請求項13之無線通信系統，其中在該PCM之該程式化作業期間該第二端子用以接收介於一1.0伏至5.0伏之範圍內之該第一電壓電位。
16. 如請求項13之無線通信系統，其中該第一端子用以在該PCM之該讀取作業期間接收一正電壓電位且該第二端子用以在該讀取作業期間接收該接地電位。
17. 如請求項13之無線通信系統，其中在該PCM之該讀取作業期間該第一端子用以接收介於一0.2伏至0.4伏之範圍內之該正電壓電位。