KR20080091682A - 메모리 장치 및 그 제조방법 - Google Patents

메모리 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20080091682A
KR20080091682A KR1020070034841A KR20070034841A KR20080091682A KR 20080091682 A KR20080091682 A KR 20080091682A KR 1020070034841 A KR1020070034841 A KR 1020070034841A KR 20070034841 A KR20070034841 A KR 20070034841A KR 20080091682 A KR20080091682 A KR 20080091682A
Authority
KR
South Korea
Prior art keywords
drain
electrode
region
substrate
source
Prior art date
Application number
KR1020070034841A
Other languages
English (en)
Inventor
박병은
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020070034841A priority Critical patent/KR20080091682A/ko
Publication of KR20080091682A publication Critical patent/KR20080091682A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상변화 물질 등의 저항성 물질을 이용한 메모리 장치 및 그 제조방법에 관한 것이다. 본 발명에 따른 메모리 장치는 데이터를 비휘발적으로 저장하고, 그 저장된 데이터를 독출할 수 있는 메모리 장치에 있어서, 기판(50)과, 상기 기판(50)에 형성되는 드레인 영역(51) 및 소오스 영역(52), 상기 드레인 및 소오스 영역 사이에 형성되는 채널 영역(53), 상기 드레인 영역, 소오스 영역 및 채널 영역상에 각각 형성되는 드레인 전극(11), 소오스 전극(12) 및 게이트 전극(13), 상기 게이트 전극 상에 형성되는 저항층(20) 및, 상기 저항층 상에 형성되는 접지 전극(32)을 포함하여 구성되는 것을 특징으로 한다.
상전이, 메모리

Description

메모리 장치 및 그 제조방법{Memory device and manufacturing method thereof}
도 1은 본 발명에 따른 메모리 장치의 등가회로를 나타낸 회로도.
도 2는 본 발명의 일실시예에 따른 메모리 장치의 구조를 나타낸 구조도.
*** 도면의 주요 부분에 대한 간단한 설명 ***
10 : 트랜지스터, 11 : 드레인 전극,
12 : 소오스 전극, 13 : 게이트 전극,
20 : 저항.
본 발명은 메모리 장치에 관한 것으로, 특히 상변화 물질 등의 저항성 물질을 이용한 메모리 장치 및 그 제조방법에 관한 것이다.
현재, 다양한 종류의 메모리 장치가 개발되어 있다. 이들 메모리 장치는 기본적으로 캐패시터를 충방전하는 동작을 통해 캐패시터에 "1" 또는 "0"의 데이터를 저장하고, 이와 같이 저장된 데이터를 트랜지스터 등의 스위칭 수단을 통해 선택적으로 독출하는 방법이나 구조를 채택하고 있다.
또한, 최근에는 상기한 캐패시터 대신에 결정상태에 따라 저항값이 변동되는 상변화 물질이나 저항물질 등을 이용하여 메모리 장치를 구성하고자 하는 시도가 이루어지고 있다. 여기서, 상변화 물질을 이용하는 메모리 장치를 PRAM, 결정성 저항물질을 이용하는 메모리 장치를 RRAM이라 칭하고 있다.
상기한 바와 같이 종래의 메모리 장치는 기본적으로 트랜지스터 등의 스위칭 소자와 저항성 물질이나 캐패시터 등의 데이터 저장소자를 구비하여 구성된다. 즉, 1개의 메모리 셀은 스위칭 소자와 데이터 저장소자를 구비하여 구성된다. 그리고, 이들 소자들은 실리콘 웨이퍼 등의 기판상에 형성되게 된다.
메모리 장치가 개발된 이후로 메모리 셀의 크기를 축소하여 단위 면적에 보다 많은 메모리 셀을 형성하고자 하는 연구가 지속적으로 이루어지고 있다. 이러한 기술적 연구는 주로 회로선폭을 줄이는 등과 같이 스위칭 소자와 데이터 저장소자의 크기를 줄이는 부분에 집중되고 있다. 그러나, 이와 같이 메모리 장치를 구성하는 소자의 크기를 줄이는 방법은 기술적으로나 물리적으로 한계에 도달되어 있기 때문에 보다 근본적인 문제에 대한 연구가 요구된다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 데이터 저장수단을 제거하여 메모리 셀의 크기를 대폭 축소할 수 있도록 된 메모리 장치 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 메모리 장치는 데이 터를 비휘발적으로 저장하고, 그 저장된 데이터를 독출할 수 있는 메모리 장치에 있어서, 기판과, 상기 기판상에 형성됨과 더불어 인가 전압에 따라 온/오프가 결정되는 스위칭 수단 및, 상기 스위칭 수단에 인가되는 인가 전압의 레벨을 설정하기 위한 저항 수단을 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 스위칭 수단은 트랜지스터이고, 상기 트랜지스터는 기판에 형성되는 드레인 및 소오스 영역과, 상기 드레인 및 소오스 영역 사이에 형성되는 채널 영역, 상기 드레인 영역, 소오스 영역 및 채널 영역상에 각각 형성되는 드레인 전극, 소오스 전극 및 게이트 전극을 포함하여 구성되며, 상기 저항 수단은 상기 게이트 전극 상에 형성되는 저항층과, 상기 저항층 상에 형성되는 접지 전극을 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제2 관점에 따른 메모리 장치는 데이터를 비휘발적으로 저장하고, 그 저장된 데이터를 독출할 수 있는 메모리 장치에 있어서, 기판과, 상기 기판에 형성되는 드레인 및 소오스 영역, 상기 드레인 및 소오스 영역 사이에 형성되는 채널 영역, 상기 드레인 영역, 소오스 영역 및 채널 영역상에 각각 형성되는 드레인 전극, 소오스 전극 및 게이트 전극, 상기 게이트 전극 상에 형성되는 저항층 및, 상기 저항층 상에 형성되는 접지 전극을 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제3 관점에 따른 메모리 장치의 제조방법은 반도체 기판에 드레인 및 소오스 영역을 형성하는 단계와, 상기 드레인 및 소오스 영역 사이에 채널 영역을 형성하는 단계, 상기 드레인 영역, 소오스 영역 및 채널 영역상에 각각 드레인 전극, 소오스 전극 및 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 저항층을 형성하는 단계 및, 상기 저항층 상에 접지 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 저항층이 상전이 물질을 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 상전이 물질이 GexSbyTez을 포함하는 것을 특징으로 한다.
또한, 상기 저항층이 높은 저항값을 갖는 비결정 상태와 낮은 저항값을 갖는 결정상태의 안정적인 가역구조상태를 갖는 저항성 물질을 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 저항성 물질이 칼코게나이트 합금을 포함하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
우선, 본 발명의 기본 개념을 설명한다.
도 1은 본 발명에 따른 메모리 장치의 등가회로를 나타낸 회로도이다. 도 1에서 본 발명에 따른 메모리 장치는 1개의 메모리 셀이 1개의 스위칭 소자(10)로 구성된다. 이때, 스위칭 소자(10)로서는 통상적인 메모리 장치와 마찬가지로 바이폴라 트랜지스터, 전계효과 트랜지스터(FET) 및 MOS 트랜지스터 등이 사용될 수 있고, 그 밖에 구동전압을 이용하여 온/오프가 설정되는 다른 임의의 스위칭 수단이 사용될 수 있다. 도 1에 나타낸 실시예에 있어서는 상기 스위칭 소자(10)로서 MOS 트랜지스터를 채용한다.
또한, 상기 트랜지스터의 게이트와 접지 사이에는 저항(20)이 결합된다. 이 저항(20)은 트랜지스터의 온/오프 조건을 설정하기 위한 것이다. 상기 저항(20)으로서는 비정질(amorphous)상태 또는 결정(crystalline)상태로 상(phase)이 변동됨에 따라 저항값이 변동되는 예컨대 GexSbyTez 등의 상변화(phase change) 물질이나, 높은 저항값을 갖는 비결정 상태와 낮은 저항값을 갖는 결정상태의 안정적인 가역구조상태를 갖는 예컨대 칼코게나이트 합금(chalcogenide alloy) 등의 저항성 물질로 구성된다.
이때, 상기 저항(20)은 해당 트랜지스터(10)의 게이트 전극(13)으로 인가되는 전류 또는 전류 펄스에 의해 프로그램되어 고저항 상태 또는 저저항 상태로 설정된다.
상기 구성에서 MOS 트랜지스터(10)는 그 게이트전압, 즉 게이트(13)와 소오스(12) 간의 전압에 의해 온/오프 상태가 설정된다. 그리고, 이때 MOS 트랜지스터(10)의 게이트 전압은 저항(20)의 저항값에 의해 설정된다. 만일 상기 저항(20)의 저항값이 매우 낮게 설정된다면 이와 더불어 트랜지스터(10)의 게이트와 소오스간 전압이 낮아지게 된다. 따라서, 트랜지스터(10)는 동일한 게이트 전압에 대하여 상기 저항(20)의 저항값에 따라 그 온/오프 상태가 변경될 수 있게 된다.
도 1의 구조에 있어서, MOS 트랜지스터(10)의 드레인단에는 데이터 출력단(40)이 결합된다. 따라서, 트랜지스터(10)가 온상태로 설정되면 데이터 출력단(40)의 전압레벨을 접지레벨, 즉 "0"레벨이 되고, 트랜지스터(10)가 오프상태로 설정되면 데이터 출력단(40)의 전압레벨은 VDD레벨, 즉 "1"레벨이 된다. 이러한 출력단(40)의 전압레벨은 데이터 "0", "1"로서 사용된다.
상술한 바와 같이, 본 발명은 저항(20)의 저항값을 적절하게 설정하여 스위칭 수단으로서 사용되는 트랜지스터(10)의 온/오프 조건을 설정한다. 그리고, 이에 따른 트랜지스터(10)의 온/오프 상태를 이용하여 데이터 "0" 또는 "1"을 출력한다. 특히, 여기서 상기 저항(20)의 저항값은 트랜지스터(10)의 게이트 전극으로 인가되는 전류 또는 전류 펄스에 의해 프로그램되어 고저항 상태 또는 저저항 상태로 설정되고, 이러한 저항 상태는 이후에 다시 전류 또는 전류 펄스가 인가될 때까지 일정한 값으로 유지된다.
따라서, 본 발명에 따른 구조는 비휘발성 메모리로서 동작하게 된다.
도 2는 도 1에 나타낸 메모리 장치를 구현하는 경우의 구조를 나타낸 구조도이다. 또한, 도 2에서 도 1과 동일한 부분에는 동일한 참조번호가 부가되어 있다.
도 2에서 예컨대 Si 등의 기판(50)에 스위칭 수단으로서 트랜지스터(10)가 형성된다. 즉, 기판(50)에 드레인 영역(51) 및 소오스 영역(52)이 형성되고, 이 드레인 영역(51) 및 소오스 영역(52)의 사이에는 채널 영역(53)이 형성된다. 그리고, 상기 드레인 영역(51) 및 소오스 영역(52)과 채널 영역(53) 상에는 각각 드레인 전극(11), 소오스 전극(12) 및 게이트 전극(13)이 형성된다. 이들 구조는 일반적인 트랜지스터의 구조와 동일한 것이다.
특히, 도 2에 있어서는 상기 게이트 전극(13)상에 저항층(20)이 형성된다. 이 저항층(20)은 상술한 바와 같이 GexSbyTez 등의 상변화 물질이나, 칼코게나이트 합금(chalcogenide alloy) 등의 저항성 물질로 구성된다. 그리고, 이 저항층(20)의 상측에 접지전극(32)으로서 금속층이 형성된다.
상술한 구조로 된 트랜지스터에 있어서는 그 동작시에 우선 게이트 전극(13)에 소정의 프로그래밍 전류 또는 전류 펄스를 공급하게 된다. 이때 공급되는 전류는 게이트 전극(13)으로부터 저항층(20)을 통해 접지전극(32)을 통해서 흐름으로써 저항층(20)이 소정의 저항값을 갖도록 하게 된다. 그리고, 이후에는 게이트 전극(13)을 통해 일정한 구동전류를 공급하면서 드레인 전극의 전압레벨을 독출함으로써 메모리 셀에 저장되어 있는 데이터값을 읽게 된다.
상기한 바와 같이 저항층(20)의 저항값이 설정된 후에는 게이트 전극(13)에 일정 레벨의 구동전류가 공급되면, 해당 구동전류는 게이트 전극(13)으로부터 저항층(20)을 통해 접지전극(32)으로 흐르게 되고, 이때 저항층(20)의 저항값에 따라 게이트 전극(13)의 전압 레벨이 가변적으로 설정됨으로써 트랜지스터(10)가 온 또는 오프되게 된다. 즉, 트랜지스터(10)는 저항층(20)의 저항값에 따라 동일한 게이트 전압에 대하여 트랜지스터가 온 또는 오프 상태로 설정되게 된다.
그리고, 이와 같이 트랜지스터(10)가 온상태인지 오프상태인지에 따라 드레인 전극의 전압레벨이 설정되고, 이러한 전압레벨은 저장된 데이터값으로서 외부로 출력된다.
도 2에서 알 수 있는 바와 같이 본 발명에 따른 메모리 장치에 있어서는 기 존과 달리 데이터 저장을 위한 별도의 캐패시터가 불필요하게 되고, 이에 따라 기판(50)상에 캐패시터를 형성하기 위한 영역이 불필요하게 된다. 따라서, 기존에 비하여 메모리 셀의 크기가 대폭 축소되게 된다. 다시 말하면 동일한 기판영역에 대하여 보다 많은 수효의 메모리 셀을 형성할 수 있게 된다.
이상으로 본 발명에 따른 실시예를 설명하였다. 그러나, 상술한 실시예는 본 발명의 하나의 바람직한 구성예를 나타낸 것으로서, 이러한 실시예의 예시는 본 발명의 권리범위를 제한하기 위한 것이 아니다. 본 발명은 그 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 메모리 셀의 크기를 대폭 축소하여 동일한 영역에 대량의 메모리 셀을 구현할 수 있는 메모리 장치 및 그 제조방법을 구현할 수 있게 된다.

Claims (16)

  1. 데이터를 비휘발적으로 저장하고, 그 저장된 데이터를 독출할 수 있는 메모리 장치에 있어서,
    기판과,
    상기 기판상에 형성됨과 더불어 인가 전압에 따라 온/오프가 결정되는 스위칭 수단 및,
    상기 스위칭 수단에 인가되는 인가 전압의 레벨을 설정하기 위한 저항 수단을 포함하여 구성되는 것을 특징으로 하는 메모리 장치.
  2. 제1항에 있어서,
    상기 스위칭 수단은 트랜지스터이고,
    상기 트랜지스터는 기판에 형성되는 드레인 및 소오스 영역과, 상기 드레인 및 소오스 영역 사이에 형성되는 채널 영역, 상기 드레인 영역, 소오스 영역 및 채널 영역상에 각각 형성되는 드레인 전극, 소오스 전극 및 게이트 전극을 포함하여 구성되며,
    상기 저항 수단은 상기 게이트 전극 상에 형성되는 저항층과, 상기 저항층 상에 형성되는 접지 전극을 포함하여 구성되는 것을 특징으로 하는 메모리 장치.
  3. 제2항에 있어서,
    상기 저항층이 상전이 물질을 포함하여 구성되는 것을 특징으로 하는 메모리 장치.
  4. 제3항에 있어서,
    상기 상전이 물질이 GexSbyTez을 포함하는 것을 특징으로 하는 메모리 장치.
  5. 제2항에 있어서,
    상기 저항층이 높은 저항값을 갖는 비결정 상태와 낮은 저항값을 갖는 결정상태의 안정적인 가역구조상태를 갖는 저항성 물질을 포함하여 구성되는 것을 특징으로 하는 메모리 장치.
  6. 제5항에 있어서,
    상기 저항성 물질이 칼코게나이트 합금을 포함하는 것을 특징으로 하는 메모리 장치.
  7. 데이터를 비휘발적으로 저장하고, 그 저장된 데이터를 독출할 수 있는 메모리 장치에 있어서,
    기판과,
    상기 기판에 형성되는 드레인 및 소오스 영역,
    상기 드레인 및 소오스 영역 사이에 형성되는 채널 영역,
    상기 드레인 영역, 소오스 영역 및 채널 영역상에 각각 형성되는 드레인 전극, 소오스 전극 및 게이트 전극,
    상기 게이트 전극 상에 형성되는 저항층 및,
    상기 저항층 상에 형성되는 접지 전극을 포함하여 구성되는 것을 특징으로 하는 메모리 장치.
  8. 제7항에 있어서,
    상기 저항층이 상전이 물질을 포함하여 구성되는 것을 특징으로 하는 메모리 장치.
  9. 제8항에 있어서,
    상기 상전이 물질이 GexSbyTez을 포함하는 것을 특징으로 하는 메모리 장치.
  10. 제7항에 있어서,
    상기 저항층이 높은 저항값을 갖는 비결정 상태와 낮은 저항값을 갖는 결정상태의 안정적인 가역구조상태를 갖는 저항성 물질을 포함하여 구성되는 것을 특징으로 하는 메모리 장치.
  11. 제10항에 있어서,
    상기 저항성 물질이 칼코게나이트 합금을 포함하는 것을 특징으로 하는 메모리 장치.
  12. 반도체 기판에 드레인 및 소오스 영역을 형성하는 단계와,
    상기 드레인 및 소오스 영역 사이에 채널 영역을 형성하는 단계,
    상기 드레인 영역, 소오스 영역 및 채널 영역상에 각각 드레인 전극, 소오스 전극 및 게이트 전극을 형성하는 단계,
    상기 게이트 전극 상에 저항층을 형성하는 단계 및,
    상기 저항층 상에 접지 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 메모리 장치의 제조방법.
  13. 제12항에 있어서,
    상기 저항층이 상전이 물질을 포함하여 구성되는 것을 특징으로 하는 메모리 장치의 제조방법.
  14. 제13항에 있어서,
    상기 상전이 물질이 GexSbyTez을 포함하는 것을 특징으로 하는 메모리 장치의 제조방법.
  15. 제12항에 있어서,
    상기 저항층이 높은 저항값을 갖는 비결정 상태와 낮은 저항값을 갖는 결정상태의 안정적인 가역구조상태를 갖는 저항성 물질을 포함하여 구성되는 것을 특징으로 하는 메모리 장치의 제조방법.
  16. 제15항에 있어서,
    상기 저항성 물질이 칼코게나이트 합금을 포함하는 것을 특징으로 하는 메모리 장치의 제조방법.
KR1020070034841A 2007-04-09 2007-04-09 메모리 장치 및 그 제조방법 KR20080091682A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070034841A KR20080091682A (ko) 2007-04-09 2007-04-09 메모리 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070034841A KR20080091682A (ko) 2007-04-09 2007-04-09 메모리 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20080091682A true KR20080091682A (ko) 2008-10-14

Family

ID=40152184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070034841A KR20080091682A (ko) 2007-04-09 2007-04-09 메모리 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20080091682A (ko)

Similar Documents

Publication Publication Date Title
US7869270B2 (en) Set algorithm for phase change memory cell
KR100669313B1 (ko) 메모리 및 액세스 디바이스
US7499315B2 (en) Programmable matrix array with chalcogenide material
US7864567B2 (en) Programming a normally single phase chalcogenide material for use as a memory of FPLA
KR100738092B1 (ko) 상전이 메모리 소자의 멀티-비트 동작 방법
US7365355B2 (en) Programmable matrix array with phase-change material
JP5588823B2 (ja) Ｃｍｏｓプロセスに相変化メモリを組み入れた不揮発性ｓｒａｍセル
US8036014B2 (en) Phase change memory program method without over-reset
US20060126395A1 (en) Non-volatile memory cell and operating method thereof
US8107283B2 (en) Method for setting PCRAM devices
US20060097342A1 (en) Programmable matrix array with phase-change material
WO2004040582A1 (ja) 抵抗変化素子を用いた不揮発性フリップフロップ回路の駆動方法
US7436694B2 (en) Nonvolatile memory cell
US8248836B2 (en) Non-volatile memory cell stack with dual resistive elements
JPWO2004114315A1 (ja) 不揮発性メモリを駆動する方法
US7359227B2 (en) Shared address lines for crosspoint memory
KR100552841B1 (ko) 비휘발성 ｓｒａｍ
JP2006351779A (ja) メモリセル及び記憶装置
JP5201138B2 (ja) 半導体装置及びその駆動方法
US20090323409A1 (en) Methods for high speed reading operation of phase change memory and device employing same
JP4625038B2 (ja) メモリセル、メモリセルを備えたメモリ、およびメモリセル内にデータを書き込む方法
US7447053B2 (en) Memory device and method for operating such a memory device
KR20080091682A (ko) 메모리 장치 및 그 제조방법
JP2005519472A (ja) 集積リードオンリーメモリ、該リードオンリーメモリを動作させるための方法および製造方法
KR100956086B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid