TW201824282A - 半導體記憶體裝置，晶片識別碼產生方法與製造方法 - Google Patents

半導體記憶體裝置，晶片識別碼產生方法與製造方法 Download PDF

Info

Publication number
TW201824282A
TW201824282A TW106111978A TW106111978A TW201824282A TW 201824282 A TW201824282 A TW 201824282A TW 106111978 A TW106111978 A TW 106111978A TW 106111978 A TW106111978 A TW 106111978A TW 201824282 A TW201824282 A TW 201824282A
Authority
TW
Taiwan
Prior art keywords
resistance range
group
formation
ratio
programmable resistive
Prior art date
Application number
TW106111978A
Other languages
English (en)
Other versions
TWI616885B (zh
Inventor
曾柏皓
李明修
許凱捷
林昱佑
李峰旻
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/391,062 external-priority patent/US9811689B1/en
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Application granted granted Critical
Publication of TWI616885B publication Critical patent/TWI616885B/zh
Publication of TW201824282A publication Critical patent/TW201824282A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers

Abstract

半導體記憶體裝置包括：複數個可編程電阻式記憶體晶胞；以及一控制器。該控制器：施加一形成脈衝到該些可編程電阻式記憶體晶胞之一第一群組與一第二群組，該第一群組從一初始電阻範圍變成一中間電阻範圍，以及，該第二群組落在該中間電阻範圍之外；當一形成比例低於一第一形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第一形成臨界比例；當該形成比例高於該第一形成臨界比例但低於一第二形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第二形成臨界比例；施加一編程脈衝到該第一群組和該第二群組；以及產生該半導體記憶體裝置的該晶片識別碼。

Description

半導體記憶體裝置，晶片識別碼產生方法與製造方法
本發明是關於半導體記憶體裝置，晶片識別碼產生方法與製造方法。
物理不可複製函數(physical unclonable function, PUF)可對物理實體(如積體電路，半導體記憶體裝置等)產生獨特且隨機金鑰。PUF亦可用於對物理實體(如積體電路，半導體記憶體裝置等)產生晶片識別碼(ID)(每個晶片都有自己的ID)，以當成硬體固有安全(hardware intrinsic security, HIS)技術的解決方案。PUF可對高安全性要求應用(如可攜式裝置和嵌入式裝置)產生金鑰，以期達成低位元錯誤率(low bit error rate)與高獨特性(high uniqueness)。
大部份PUF乃是利用不同電晶體之間的臨界電壓差異來產生晶片ID，例如SRAM PUF或浮接閘記憶體PUF。近來已發展出可變電阻式記憶體(Resistive random-access memory， ReRAM)PUF，其利用電阻差異來產生晶片ID。然而，當處在高溫下時，大部份的PUF的位元錯誤率仍高。
期望的是，提供一種半導體記憶體裝置、晶片ID產生方法與其製造方法，其能提高物理不可複製函數的亂度(randomness)，且即便在高溫下，位元錯誤率仍可被有效降低。
本案一實施例揭露一種半導體記憶體裝置，包括：複數個可編程電阻式記憶體晶胞；以及一控制器，耦接至該些可編程電阻式記憶體晶胞。該控制器：施加一形成脈衝到該些可編程電阻式記憶體晶胞之一第一群組與一第二群組，該些可編程電阻式記憶體晶胞之該第一群組從一初始電阻範圍變成一中間電阻範圍，以及，該些可編程電阻式記憶體晶胞之該第二群組落在該中間電阻範圍之外；根據該些可編程電阻式記憶體晶胞之該第一群組決定一形成比例；當該形成比例低於一第一形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第一形成臨界比例；當該形成比例高於該第一形成臨界比例但低於一第二形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第二形成臨界比例；施加一編程脈衝到該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，引發該第一群組從該中間電阻範圍變化到一第一最終電阻範圍，以及，引發該些可編程電阻式記憶體晶胞的該第二群組落在一第二最終電阻範圍中，該第二最終電阻範圍與該第一最終電阻範圍不重疊；以及根據該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，產生該半導體記憶體裝置的一晶片識別碼。
本案另一實施例揭露一種半導體記憶體裝置之晶片識別碼產生方法，該半導體記憶體裝置包括複數個可編程電阻式記憶體晶胞，該晶片識別碼產生方法包括：施加一形成脈衝到該些可編程電阻式記憶體晶胞之一第一群組與一第二群組，該些可編程電阻式記憶體晶胞之該第一群組從一初始電阻範圍變成一中間電阻範圍，以及，該些可編程電阻式記憶體晶胞之該第二群組之電阻落在該中間電阻範圍之外；根據該些可編程電阻式記憶體晶胞之該第一群組決定一形成比例；當該形成比例低於一第一形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第一形成臨界比例；當該形成比例高於該第一形成臨界比例但低於一第二形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第二形成臨界比例；施加一編程脈衝到該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，引發該第一群組從該中間電阻範圍變化到一第一最終電阻範圍，以及，引發該些可編程電阻式記憶體晶胞的該第二群組的電阻落在一第二最終電阻範圍中，該第二最終電阻範圍與該第一最終電阻範圍不重疊；以及根據該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，產生該半導體記憶體裝置的該晶片識別碼。
本案又一實施例揭露一種半導體記憶體裝置的製造方法，包括：形成複數個可編程電阻式記憶體晶胞在該半導體記憶體裝置上；連接該半導體記憶體裝置至一系統，該系統係配置成用以施加一物理不可複製函數到該半導體記憶體裝置的該些可編程電阻式記憶體晶胞；以及使用該系統，以從該些可編程電阻式記憶體晶胞產生一晶片識別碼。該系統：施加一形成脈衝到該些可編程電阻式記憶體晶胞之一第一群組與一第二群組，該些可編程電阻式記憶體晶胞之該第一群組從一初始電阻範圍變成一中間電阻範圍，以及，該些可編程電阻式記憶體晶胞之該第二群組落在該中間電阻範圍之外；根據該些可編程電阻式記憶體晶胞之該第一群組決定一形成比例；當該形成比例低於一第一形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第一形成臨界比例；當該形成比例高於該第一形成臨界比例但低於一第二形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第二形成臨界比例；施加一編程脈衝到該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，引發該第一群組從該中間電阻範圍變化到一第一最終電阻範圍，以及，引發該些可編程電阻式記憶體晶胞的該第二群組落在一第二最終電阻範圍中，該第二最終電阻範圍與該第一最終電阻範圍不重疊；以及根據該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，產生該半導體記憶體裝置的該晶片識別碼。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
本案實施例的詳細敘述參照所附圖式。應理解的是，其並非將技術限制在所揭露的結構性實施例和方法，而且，可以使用其他特徵、元件、方法和實施例來實行本案所揭露的技術。本案實施例用於描述本技術，而非限制請求項範圍。本發明所屬技術領域中具有通常知識者，將可從本案說明書中認知到本案尚包括其他可能實施例。不同實施例中的相似元件可以以類似的元件符號標示。
第1圖是根據本案實施例的半導體記憶體裝置100的簡化方塊圖。半導體記憶體裝置100具有使用可編程電阻式記憶體晶胞所形成的記憶體陣列，本案實施例使用PUF編程以創造和儲存獨特資料集(data set)，該獨特資料集能夠例如作為獨特的晶片ID、用於認證或加密協議的金鑰、或其他類型的秘密或獨特資料值。
半導體記憶體裝置100包括複數個可編程可變電阻式記憶體晶胞和一控制器，控制器可執行PUF，以在該些可編程可變電阻式記憶體晶胞中儲存資料集。
半導體記憶體裝置100包含任務函數電路(mission function circuit)110，存取控制115、輸入/輸出介面120、安全邏輯125、PUF編程記憶體陣列130與PUF編程控制器140。半導體記憶體裝置100更包括匯流排111、116、122、131與141。
任務函數電路110例如包括特殊用途邏輯(或稱為特定應用積體電路邏輯)、資料處理器資源(例如用在微處理器和數位信號處理器)、大型記憶體(例如快閃記憶體、動態隨機存取記憶體(DRAM)、可編程電阻式記憶體)、以及其他已知不同類型電路的組合。
輸入/輸出介面120包括無線埠及/或有線埠，以當成其他裝置與半導體記憶體裝置100之間的輸入/輸出介面。
存取控制115設置在輸入/輸出介面120與任務函數電路110之間。存取控制115透過匯流排116耦接到輸入/輸出介面120，並透過匯流排111耦接到任務函數電路110。存取控制115可允許或禁止任務函數電路110和輸入/輸出介面120之間的通訊。
在存取控制115的支持下，安全邏輯125設置在半導體記憶體裝置100之中。安全邏輯125耦接到PUF編程記憶體陣列130。當PUF執行之後，安全邏輯125可儲存獨特資料集至PUF編程記憶體陣列130。當需要時，安全邏輯125可透過PUF編程控制器140與匯流排131而從PUF編程記憶體陣列130存取該獨特資料集，並由透過匯流排122而送至存取控制115。
PUF編程記憶體陣列130包括可編程電阻式記憶體晶胞，可編程電阻式記憶體晶胞包括一可編程元件，可編程元件的電阻是可編程的。可編程元件包括一金屬氧化物，例如鎢氧化物(WOx )、鉿氧化物(HfOx )、鈦氧化物(TiOx )、鉭氧化物(TaOx )、鈦氮氧化物(TiNO)、鎳氧化物(NiOx )、鐿氧化物(YbOx )、鋁氧化物(AlOx )、鈮氧化物(NbOx )、鋅氧化物(ZnOx )、銅氧化物(CuOx )、釩氧化物(VOx )、鉬氧化物(MoOx )、釕氧化物(RuOx )、銅矽氧化物(CuSiOx )、銀鋯氧化物(AgZrO)、鋁鎳氧化物(AlNiO)、鋁鈦氧化物(AlTiO)、釓氧化物(GdOx )、鎵氧化物(GaOx )、鋯氧化物(ZrOx )、鉻摻雜SrZrO3 、鉻摻雜SrTiO3 、PCMO、或LaCaMnO等等。在其他可能實施例中，記憶體晶胞的可編程元件可以半導體氧化物，例如矽氧化物(SiOx )。以一實施例中，可編程電阻式記憶體晶胞例如由可編程可變電阻式記憶體(Resistive random-access memory，ReRAM)晶胞所實施，但本案並不受限於此。
在本案實施例，PUF編程控制器140例如但不受限於，可由狀態機(state machine)所實施。PUF編程控制器140可控制所施加的偏壓電壓，以進行PUF程序，或者從PUF編程記憶體陣列130中存取PUF，或者從PUF編程記憶體陣列130存取所儲存的資料。PUF編程控制器140可使用本發明所屬技術領域所知的特殊用途邏輯電路來實施。在本案其他可能實施例中，PUF編程控制器140包括一般用途處理器，可執行電腦程式以控制半導體記憶體裝置100的操作。或者是，在本案其他可能實施例中，特殊用途邏輯電路和一般用途處理器的組合可用於實施PUF編程控制器140。
PUF編程控制器140可施加形成脈衝到PUF編程記憶體陣列130中之一部份或所有的可編程電阻式記憶體晶胞。形成脈衝具有一形成脈衝位準。在本案實施例中，於施加形成脈衝後，PUF編程記憶體陣列130中之該些可編程電阻式記憶體晶胞的第一群組的電阻從初始電阻範圍變化到中間電阻範圍，而可編程電阻式記憶體晶胞之第二群組的電阻落在該中間電阻範圍之外。
PUF編程控制器140係配置成用以施加編程脈衝到可編程電阻式記憶體晶胞的第一群組和第二群組。編程脈衝具有編程脈衝位準，該編程脈衝位準的特色在於，在施加該編程脈衝之後，第一群組的電阻從該中間電阻範圍變化到第一最終電阻範圍，而且，可編程電阻式記憶體晶胞的第二群組的電阻可維持在接近初始電阻範圍，或者是，第二群組的電阻可落在第二最終電阻範圍內，該第二最終電阻範圍與該第一最終電阻範圍不重疊。透過施加編程脈衝，可使得第一群組中的記憶體晶胞與第二群組中的記憶體晶胞之間的感測限度增加。
PUF編程控制器140可調整所施加的形成脈衝，以提高該些可編程電阻式記憶體晶胞所對應的PUF的亂度與提高晶片ID的安全性。
PUF編程控制器140可經由安全邏輯(例如第1圖中的125)施加一讀取電壓來感測PUF編程記憶體陣列130中的全部或部分的記憶體晶胞。第一最終電阻範圍與第二最終電阻範圍之間相差了讀取限度，該讀取限度大於初始電阻範圍與中間電阻範圍之間的限度。
在本案一實施例中，如第2圖所示，PUF執行系統210耦接至半導體記憶體裝置100。PUF執行系統210用於控制半導體記憶體裝置100上的PUF的執行。舉例來說，PUF執行系統210可運作半導體記憶體裝置100的PUF編程控制器(例如第1圖中的140)，以進行形成脈衝(forming pulse)施加操作、編程脈衝(programming pulse)施加操作、和找出形成脈衝位準(forming pulse level)的操作。PUF執行系統210可將形成脈衝位準傳送到半導體記憶體裝置100，該形成脈衝位準可用在施加形成脈衝。在另一實施例中，半導體記憶體裝置100的PUF編程控制器140包含：形成脈衝施加邏輯(電路)、編程脈衝施加邏輯(電路)、以及形成脈衝位準決定邏輯(電路)。
用於在半導體記憶體裝置100上執行PUF的PUF執行系統可包含多個裝置測試器、多個裝置針測器(prober)、多個裝置處置器(device handles)、和多個介面測試配接器(interface test adapter)。裝置測試器可與裝置針測器(device prober)交互作用，以測試積體電路晶片。裝置測試器也可與裝置處置器交互作用，以測試封裝後的積體電路。如第2圖所示，PUF執行系統包含：PUF邏輯和驅動器220與裝置處置器/針測器230。受到PUF邏輯和驅動器220測試/驅動的裝置(例如，第1圖的半導體記憶體裝置100)可耦接到裝置處置器/針測器230。
可編程電阻式記憶體晶胞包括可編程電阻式記憶元件。在一實施例中，可編程電阻式記憶元件的特色在於，可編程電阻式記憶元件的初始電阻落於高電阻範圍中，中間電阻範圍低於該高電阻範圍，第一最終電阻範圍低於中間電阻範圍，第二最終電阻範圍高於第一最終電阻範圍。
在另一實施例中，可編程電阻式記憶元件的特色在於，可編程電阻式記憶元件初始電阻落於低電阻範圍中，其中所述中間電阻範圍高於該低電阻範圍，第一最終電阻範圍高於中間電阻範圍，第二最終電阻範圍低於第一最終電阻範圍。
在本案實施例中，於施加形成脈衝到半導體記憶體裝置100的PUF編程記憶體陣列130的該些可編程電阻式記憶體晶胞的一部份或全部後，可使得該些可編程電阻式記憶體晶胞的第一群組的電阻從初始電阻範圍變化到中間電阻範圍，該些可編程電阻式記憶體晶胞的第二群組的電阻則落在該中間範圍之外。舉例來說，對於基於WOx (鎢氧化物)的可編程電阻式記憶體晶胞而言，其初始電阻範圍介於約2700 kohm(千歐姆)與3000 kohm之間，屬於高電阻範圍，其中間電阻範圍例如介於約100 kohm與400 kohm之間。
之後，施加編程脈衝到該些可編程電阻式記憶體晶胞的第一群組和第二群組，以增加第一群組中的記憶體晶胞與第二群組中的記憶體晶胞之間的讀取限度(read margin)。編程脈衝具有一編程脈衝位準，該編程脈衝位準的特色在於，可使得第一群組的電阻從中間電阻範圍變化到第一最終電阻範圍；以及，可使得可編程電阻式記憶體晶胞的第二群組中的記憶體晶胞的電阻可維持在於遠大於第一最終電阻範圍之一電阻範圍中，例如，可使得該些可編程電阻式記憶體晶胞的第二群組中的記憶體晶胞的電阻接近於初始電阻範圍(該初始電阻範圍遠大於第一最終電阻範圍)。或者是，於施加編程脈衝後，可使得該些可編程電阻式記憶體晶胞的第二群組中的記憶體晶胞的電阻落於第二最終電阻範圍內，該第二最終電阻範圍與該第一最終電阻範圍不重疊，且該第二最終電阻範圍遠高於該第一最終電阻範圍。透過施加編程脈衝，可使得第一群組中的記憶體晶胞與第二群組中的記憶體晶胞之間的感測限度增加。
第3圖顯示根據本案實施例之產生晶片ID的例示流程圖。在步驟310，施加形成脈衝到該些可編程電阻式記憶體晶胞的一部份或全部，以及對於被施加形成脈衝的該些可編程電阻式記憶體晶胞，決定該些可編程電阻式記憶體晶胞的形成比例。形成比例定義為：「形成成功的可編程電阻式記憶體晶胞的數量(亦即第一群組的數量)」佔「被施加形成脈衝的該些可編程電阻式記憶體晶胞的數量(第一群組與第二群組的數量總和)」的比例。例如但不受限於，「形成成功的可編程電阻式記憶體晶胞」代表，當施加形成脈衝後，可編程電阻式記憶體晶胞的電阻從初始電阻範圍變成落於中間電阻範圍中。也就是說，舉例來說，如果有64顆可編程電阻式記憶體晶胞被施加形成脈衝，其中的16顆可編程電阻式記憶體晶胞的電阻從初始電阻範圍變成落於中間電阻範圍(亦即16顆可編程電阻式記憶體晶胞屬於第一群組)且有64-16=48顆的可編程電阻式記憶體晶胞的電阻落在該中間電阻範圍之外(亦即有48顆可編程電阻式記憶體晶胞屬於第二群組)，則形成比例為16/64=25%。換句話說，形成比例有關於第一群組的一數量，以及第一群組與第二群組的數量總和的一比例。
在步驟320，決定該形成比例是否大於第一形成臨界比例(例如但不受限於，35%到45%)。如果步驟320為否，則流程接至步驟330，調整形成脈衝。在本案實施例中，步驟330的調整形成脈衝的方式細節將於底下說明之。步驟330可以被重複，直到該形成比例大於第一形成臨界比例為止。
當該形成比例大於第一形成臨界比例時，流程接至步驟340，決定該形成比例是否大於第二形成臨界比例(例如但不受限於，48%到52%)。
如果步驟340為否，則流程接至步驟350，調整形成脈衝。在本案實施例中，步驟350的調整形成脈衝的細節將於底下說明之。步驟350可以被重複，直到該形成比例大於第二形成臨界比例為止。
步驟310、320、330、340、和350能夠由第1圖之半導體記憶體裝置100的PUF編程控制器140所執行。
當該形成比例大於第二形成臨界比例時，執行步驟360，對該半導體記憶體裝置100的PUF編程記憶體陣列130的全部該些可編程電阻式記憶體晶胞進行編程操作。當在進行編程操作時，被形成成功的該些可編程電阻式記憶體晶胞的電阻可能從中間電阻範圍變成第一最終電阻範圍，而未被形成成功的該些可編程電阻式記憶體晶胞的電阻可能從初始電阻範圍變成第二最終電阻範圍，或者是未被形成成功的該些可編程電阻式記憶體晶胞的電阻可能保持在接近於初始電阻範圍。
於步驟370中，產生晶片ID，其細節將於底下描述之。
現將說明步驟330與350的細節。在步驟330中，當該形成比例小於第一形成臨界比例時，增加形成脈衝的位準，及/或，增寬形成脈衝的脈衝寬度。亦即，步驟330可稱為粗調整步驟。
在步驟350中，當該形成比例大於第一形成臨界比例但該形成比例小於第二形成臨界比例時，小幅增加形成脈衝的位準(步驟350的位準增加幅度小於步驟330的位準增加幅度)，及/或，小幅增寬形成脈衝的脈衝寬度(步驟350的形成脈衝脈衝寬度增加幅度小於步驟330的形成脈衝脈衝寬度增加幅度)，及/或，維持形成脈衝的位準不變，及/或，維持形成脈衝的脈衝寬度不變。亦即，步驟350可稱為細調整步驟。
第4圖顯示根據本案一實施例的形成成功率、形成脈衝位準與形成脈衝脈衝數量之間的關係圖，其中，字元線電壓例如為4V，而形成脈衝脈衝寬度例如為3μs，其並非用於限制本案。如第4圖所示，當形成成功率尚未到達第一形成臨界比例(在此以38%為例做說明，但本案不受限於此)時，逐漸增加形成脈衝位準(但形成脈衝脈衝數量則維持在1)至3.9V。接著，當形成脈衝位準被增加到4.0V使得形成成功率超過第一形成臨界比例時，形成脈衝位準被維持但增加形成脈衝脈衝數量，直到該形成比例大於或趨近於第二形成臨界比例為止。
在本案實施例中，當形成成功率尚未到達第一形成臨界比例時，較大幅地增加形成脈衝的位準，及/或，增寬形成脈衝的脈衝寬度，可以使得該形成比例較快地增加至大於第一形成臨界比例，如此可以縮短操作時間。
而當該形成比例已大於第一形成臨界比例但仍小於第二形成臨界比例時，則小幅增加形成脈衝的位準，及/或，小幅增寬形成脈衝的脈衝寬度，及/或，維持形成脈衝的位準不變，及/或，維持形成脈衝的脈衝寬度不變，如此可以使得該形成比例能更精準地趨近於第二形成臨界比例。亦即，形成比例趨近於50%，以使得PUF具有高亂度或最大亂度。
第5A圖和第5B圖繪示在本案實施例中，施加形成脈衝與編程脈衝所得到的複數個電阻範圍。在施加形成脈衝之前，該些可編程電阻式記憶體晶胞落於一初始電阻範圍(例如範圍510A與510B)。在形成脈衝施加到該些可編程電阻式記憶體晶胞之後，該些可編程電阻式記憶體晶胞的第一群組的電阻變化到中間電阻範圍(例如範圍520A與520B)，而該些可編程電阻式記憶體晶胞的第二群組的電阻落在中間範圍之外(例如範圍530A與530B)。在施加編程脈衝後，第一群組的電阻從中間範圍變化到第一最終電阻範圍(例如範圍540A與540B)，而第二群組的電阻則落於第二最終電阻範圍(例如範圍550A與550B)的電阻，第二最終電阻範圍與第一最終電阻範圍不重疊。
在如第5A圖所示的一實施例中，初始電阻範圍(例如510A)是高電阻範圍，中間電阻範圍(例如520A)低於初始電阻範圍，第一最終電阻範圍(例如540A)低於中間電阻範圍，第二最終電阻範圍(例如550A)高於第一最終電阻範圍。在此例中的編程脈衝稱為設定脈衝(set pulse)。第5A圖的例子適合用於記憶體晶胞具有高初始電阻，並在施加形成脈衝後，電阻降低到較低的中間電阻範圍。
在如第5B圖所示的另一實施例中，初始電阻範圍(例如510B)是低電阻範圍，中間電阻範圍(例如520B)高於初始電阻範圍，第一最終電阻範圍(例如540B)高於中間電阻範圍，第二最終電阻範圍(例如550B)低於第一最終電阻範圍。第5B圖的編程脈衝稱為重設脈衝(reset pulse)。第5B圖的例子適合用於記憶體晶胞具有在一低電阻範圍中的初始電阻，且在施加形成脈衝後，其電阻提高到較高的中間電阻範圍。
第6A、6B、和6C圖繪示記憶體晶胞在PUF處理程序的不同階段的電阻機率圖。第6A圖繪示施加形成脈衝之前，該些可編程電阻式記憶體晶胞落在一初始電阻範圍610，例如介於約2700 kohm與3000 kohm之間，其高於電阻臨界值605。
第6B圖繪示施加形成脈衝後的結果。該些可編程電阻式記憶體晶胞的第一群組的電阻從初始電阻範圍610變成中間電阻範圍620，中間電阻範圍例如介於約100 kohm與400 kohm之間。而在施加該形成脈衝之後，該些可編程電阻式記憶體晶胞的第二群組具有落在該中間電阻範圍之外的電阻(例如範圍630)。初始電阻範圍與中間電阻範圍由讀取限度625所隔開。
第6C圖繪示施加編程脈衝之後的結果。於施加編程脈衝後，該些可編程電阻式記憶體晶胞的第一群組的電阻從中間範圍變化到第一最終電阻範圍640，第一最終電阻範圍例如介於約0 kohm與100 kohm之間。編程脈衝能夠使得第一群組中的記憶體晶胞與第二群組中的記憶體晶胞之間的感測限度增加。在該編程脈衝之後，該些可編程電阻式記憶體晶胞的第二群組可維持在接近初始電阻範圍的電阻範圍，或者是，該些可編程電阻式記憶體晶胞的第二群組的電阻落於第二最終電阻範圍650，第二最終電阻範圍650與第一最終電阻範圍640不重疊。第一最終電阻範圍640與第二最終電阻範圍650由讀取限度645分離，其大於第6B圖所示的讀取限度625。較大的讀取限度645可以增加該些可編程電阻式記憶體晶胞之第一群組和第二群組的可靠性。
第7A、7B、和7C圖繪示本案實施例中，施加形成脈衝與編程脈衝的例示結果。在第7A圖的例子中，記憶體晶胞的電阻在大於3Mohm(百萬歐姆)之一初始電阻範圍。在第7B圖的例子中，在施加形成脈衝之後，第一群組變化到中間電阻範圍，或者處在形成狀態。在第7C圖的例子中，在施加編程/設定脈衝之後，第一群組從中間電阻範圍變化到低於50 kohm的第一最終電阻範圍。
以第7C圖為例，當64顆可編程電阻式記憶體晶胞被編程後，本案實施例可以得到晶片ID。當晶片ID以二進位表示時，此二進位晶片ID例如為64位元Cxy=[C11, C12…, C18, C21, … C28, … C31, … C38, … C88]=[11110011…01100011]，x與y代表此晶胞Cxy在第7A-7C圖中的X與Y座標(x=1-8，y=1-8)，當然，本案並不受限於此。在本案其他可能實施例中，可將二進位晶片ID更編碼成16進位晶片ID。例如，第7C圖的例子，可將二進位晶片ID編碼成16進位晶片ID：“F345CE1C6B49029C”。當然，本案並不受限於此，本案其他可能實施例也可利用其他不同編碼方式，來得到晶片ID。
本技術能夠實施在半導體記憶體裝置中，其中，該些記憶體晶胞具有高初始電阻並在施加形成脈衝後，電阻變成較低的中間電阻範圍，包含過渡金屬氧化物裝置(基於WOx 的可編程電阻式記憶體、基於五氧化二鉭(Ta2 O5 )的可編程電阻式記憶體、基於二氧化鉿(HfO2 )的可編程電阻式記憶體、基於鈦氧氮化物(TiON)的可編程電阻式記憶體、基於TiOx 的可編程電阻式記憶體)等。
另外，本技術能夠實施在半導體記憶體裝置中，其中，該些記憶體晶胞具有低初始電阻並在施加形成脈衝後，電阻變成較高的中間電阻範圍，例如WOx 可編程電阻式記憶體等。
另外，本案一實施例揭露一種半導體記憶體裝置的製造方法，包括：形成複數個可編程電阻式記憶體晶胞在該半導體記憶體裝置(如第1圖的半導體記憶體裝置100)上；連接該半導體記憶體裝置至一系統(如第2圖的PUF執行系統200)，該系統係配置成用以施加一物理不可複製函數到該半導體記憶體裝置的該些可編程電阻式記憶體晶胞；以及使用該系統，以從該些可編程電阻式記憶體晶胞產生一晶片識別碼。該系統：施加一形成脈衝到該些可編程電阻式記憶體晶胞之一第一群組與一第二群組，該些可編程電阻式記憶體晶胞之該第一群組從一初始電阻範圍變成一中間電阻範圍，以及，該些可編程電阻式記憶體晶胞之該第二群組落在該中間電阻範圍之外；根據該些可編程電阻式記憶體晶胞之該第一群組決定一形成比例；當該形成比例低於一第一形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第一形成臨界比例；當該形成比例高於該第一形成臨界比例但低於一第二形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第二形成臨界比例；施加一編程脈衝到該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，引發該第一群組從該中間電阻範圍變化到一第一最終電阻範圍，以及，引發該些可編程電阻式記憶體晶胞的該第二群組落在一第二最終電阻範圍中，該第二最終電阻範圍與該第一最終電阻範圍不重疊；以及根據該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，產生該半導體記憶體裝置的該晶片識別碼。
本案上述實施例之優點在於，由於可以較為精準地控制PUF達到高亂度或最大亂度，半導體記憶體裝置的晶片ID的安全性更為提高。
雖然本技術藉由上述實施例和詳細例子來揭露，但可以理解這些例子是用於描述而非限制目的。可以預期的是，本發明所屬技術領域中具有通常知識者，在不脫離本技術的精神和以下請求項的範圍內，合理地進行調整和組合。
100‧‧‧半導體記憶體裝置
110‧‧‧任務函數電路
111、116、122、131、141‧‧‧匯流排
115‧‧‧存取控制
120‧‧‧輸入/輸出介面
125‧‧‧安全邏輯
130‧‧‧記憶陣列
140‧‧‧控制器
210‧‧‧PUF執行系統
220‧‧‧PUF邏輯和驅動器
230‧‧‧裝置處置器/針測器
310-370‧‧‧步驟
510A-540B‧‧‧範圍
610、620、630、640、650‧‧‧範圍
625、645‧‧‧讀取限度
605‧‧‧電阻臨界值
第1圖是根據本案實施例的半導體記憶體裝置的簡化方塊圖。 第2圖繪示對半導體記憶體裝置執行一物理不可複製函數(PUF)的系統的一例。 第3圖顯示根據本案實施例之產生晶片ID的例示流程圖。 第4圖顯示根據本案一實施例的形成成功率、形成脈衝位準與形成脈衝脈衝數量之間的關係圖。 第5A圖和第5B圖繪示在本案實施例中，施加形成脈衝與編程脈衝所得到的複數個電阻範圍。 第6A、6B、和6C圖繪示記憶體晶胞在PUF處理程序的不同階段的電阻機率圖。 第7A、7B、和7C圖繪示本案實施例中，施加形成脈衝與編程脈衝的例示結果。

Claims (10)

  1. 一種半導體記憶體裝置，包括： 複數個可編程電阻式記憶體晶胞；以及 一控制器，耦接至該些可編程電阻式記憶體晶胞，該控制器： 施加一形成脈衝到該些可編程電阻式記憶體晶胞之一第一群組與一第二群組，該些可編程電阻式記憶體晶胞之該第一群組從一初始電阻範圍變成一中間電阻範圍，以及，該些可編程電阻式記憶體晶胞之該第二群組落在該中間電阻範圍之外； 根據該些可編程電阻式記憶體晶胞之該第一群組決定一形成比例； 當該形成比例低於一第一形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第一形成臨界比例； 當該形成比例高於該第一形成臨界比例但低於一第二形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第二形成臨界比例； 施加一編程脈衝到該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，引發該第一群組從該中間電阻範圍變化到一第一最終電阻範圍，以及，引發該些可編程電阻式記憶體晶胞的該第二群組落在一第二最終電阻範圍中，該第二最終電阻範圍與該第一最終電阻範圍不重疊；以及 根據該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，產生該半導體記憶體裝置的一晶片識別碼。
  2. 如申請專利範圍第1項所述之半導體記憶體裝置，其中， 該第一最終電阻範圍和該第二最終電阻範圍由一讀取限度所隔開，該讀取限度大於該初始電阻範圍與該中間電阻範圍之間的一限度；以及 該形成比例有關於該第一群組的一數量，以及該第一群組與該第二群組的一數量總和的一比例。
  3. 如申請專利範圍第1項所述之半導體記憶體裝置，其中該些可編程電阻式記憶體晶胞包括複數個可編程電阻式記憶元件，該些可編程電阻式記憶元件的一初始電阻高於該中間電阻範圍，該第一最終電阻範圍低於該中間電阻範圍，該第二最終電阻範圍高於該第一最終電阻範圍。
  4. 如申請專利範圍第1項所述之半導體記憶體裝置，其中該些可編程電阻式記憶體晶胞包括複數個可編程電阻式記憶元件，該些可編程電阻式記憶元件的一初始電阻低於該中間電阻範圍，該第一最終電阻範圍高於該中間電阻範圍，該第二最終電阻範圍低於該第一最終電阻範圍。
  5. 如申請專利範圍第1項所述之半導體記憶體裝置，其中， 當該形成比例低於該第一形成臨界比例時，該控制器增加該形成脈衝的一位準，及/或，增寬該形成脈衝的一脈衝寬度；以及 當該形成比例高於該第一形成臨界比例但低於該第二形成臨界比例時，該控制器增加該形成脈衝的該位準，或，增寬該形成脈衝的該脈衝寬度，或，維持該形成脈衝的該位準，或，維持該形成脈衝的該脈衝寬度。
  6. 一種半導體記憶體裝置之晶片識別碼產生方法，該半導體記憶體裝置包括複數個可編程電阻式記憶體晶胞，該晶片識別碼產生方法包括： 施加一形成脈衝到該些可編程電阻式記憶體晶胞之一第一群組與一第二群組，該些可編程電阻式記憶體晶胞之該第一群組從一初始電阻範圍變成一中間電阻範圍，以及，該些可編程電阻式記憶體晶胞之該第二群組之電阻落在該中間電阻範圍之外； 根據該些可編程電阻式記憶體晶胞之該第一群組決定一形成比例； 當該形成比例低於一第一形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第一形成臨界比例； 當該形成比例高於該第一形成臨界比例但低於一第二形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第二形成臨界比例； 施加一編程脈衝到該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，引發該第一群組從該中間電阻範圍變化到一第一最終電阻範圍，以及，引發該些可編程電阻式記憶體晶胞的該第二群組的電阻落在一第二最終電阻範圍中，該第二最終電阻範圍與該第一最終電阻範圍不重疊；以及 根據該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，產生該半導體記憶體裝置的該晶片識別碼。
  7. 如申請專利範圍第6項所述之晶片識別碼產生方法，其中， 該第一最終電阻範圍和該第二最終電阻範圍由一讀取限度所隔開，該讀取限度大於該初始電阻範圍與該中間電阻範圍之間的一限度； 該形成比例有關於該第一群組的一數量，以及該第一群組與該第二群組的一數量總和的一比例； 當該形成比例低於該第一形成臨界比例時，該控制器增加該形成脈衝的一位準，及/或，增寬該形成脈衝的一脈衝寬度；以及 當該形成比例高於該第一形成臨界比例但低於該第二形成臨界比例時，該控制器增加該形成脈衝的該位準，或，增寬該形成脈衝的該脈衝寬度，或，維持該形成脈衝的該位準，或，維持該形成脈衝的該脈衝寬度。
  8. 如申請專利範圍第6項所述之晶片識別碼產生方法，其中該些可編程電阻式記憶體晶胞包括複數個可編程電阻式記憶元件，該些可編程電阻式記憶元件的一初始電阻高於該中間電阻範圍，該第一最終電阻範圍低於該中間電阻範圍，該第二最終電阻範圍高於該第一最終電阻範圍。
  9. 如申請專利範圍第6項所述之晶片識別碼產生方法，其中該些可編程電阻式記憶體晶胞包括複數個可編程電阻式記憶元件，該些可編程電阻式記憶元件的一初始電阻低於該中間電阻範圍，該第一最終電阻範圍高於該中間電阻範圍，該第二最終電阻範圍低於該第一最終電阻範圍。
  10. 一種半導體記憶體裝置的製造方法，包括： 形成複數個可編程電阻式記憶體晶胞在該半導體記憶體裝置上； 連接該半導體記憶體裝置至一系統，該系統係配置成用以施加一物理不可複製函數到該半導體記憶體裝置的該些可編程電阻式記憶體晶胞；以及 使用該系統，以從該些可編程電阻式記憶體晶胞產生一晶片識別碼，該系統： 施加一形成脈衝到該些可編程電阻式記憶體晶胞之一第一群組與一第二群組，該些可編程電阻式記憶體晶胞之該第一群組從一初始電阻範圍變成一中間電阻範圍，以及，該些可編程電阻式記憶體晶胞之該第二群組落在該中間電阻範圍之外； 根據該些可編程電阻式記憶體晶胞之該第一群組決定一形成比例； 當該形成比例低於一第一形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第一形成臨界比例； 當該形成比例高於該第一形成臨界比例但低於一第二形成臨界比例時，調整該形成脈衝，直到該形成比例高於該第二形成臨界比例； 施加一編程脈衝到該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，引發該第一群組從該中間電阻範圍變化到一第一最終電阻範圍，以及，引發該些可編程電阻式記憶體晶胞的該第二群組落在一第二最終電阻範圍中，該第二最終電阻範圍與該第一最終電阻範圍不重疊；以及 根據該些可編程電阻式記憶體晶胞的該第一群組和該第二群組，產生該半導體記憶體裝置的該晶片識別碼。
TW106111978A 2016-12-27 2017-04-11 半導體記憶體裝置，晶片識別碼產生方法與製造方法 TWI616885B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/391,062 US9811689B1 (en) 2016-12-27 2016-12-27 Chip ID generation using physical unclonable function
US15/391,062 2016-12-27
US201762461800P 2017-02-22 2017-02-22
US62/461,800 2017-02-22

Publications (2)

Publication Number Publication Date
TWI616885B TWI616885B (zh) 2018-03-01
TW201824282A true TW201824282A (zh) 2018-07-01

Family

ID=62189264

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106107885A TWI640005B (zh) 2016-12-27 2017-03-10 在積體電路上生成資料集的方法、製造積體電路的方法、以及積體電路裝置
TW106111978A TWI616885B (zh) 2016-12-27 2017-04-11 半導體記憶體裝置，晶片識別碼產生方法與製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106107885A TWI640005B (zh) 2016-12-27 2017-03-10 在積體電路上生成資料集的方法、製造積體電路的方法、以及積體電路裝置

Country Status (2)

Country Link
CN (2) CN108243003B (zh)
TW (2) TWI640005B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112165384B (zh) * 2020-10-15 2022-04-01 清华大学 数据加密方法和解密方法及数据加密装置和解密装置
US20220385485A1 (en) * 2021-06-01 2022-12-01 Micron Technology, Inc. Identity theft protection with no password access

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
EP3435234A1 (en) * 2010-01-12 2019-01-30 Stc.Unm System and methods for generating unclonable security keys in integrated circuits
US9106213B2 (en) * 2011-01-13 2015-08-11 Mitsubishi Electric Corporation Bit generation apparatus and bit generation method
DE102012102254B4 (de) * 2012-03-16 2020-09-24 Infineon Technologies Ag Vorrichtung und Verfahren zur Rekonstruktion einer Bitfolge unter Vorkorrektur
US9001554B2 (en) * 2013-01-10 2015-04-07 Intermolecular, Inc. Resistive random access memory cell having three or more resistive states
US9336876B1 (en) * 2013-03-15 2016-05-10 Crossbar, Inc. Soak time programming for two-terminal memory
US8995169B1 (en) * 2013-09-12 2015-03-31 Sandisk 3D Llc Method of operating FET low current 3D Re-RAM
CN103558495B (zh) * 2013-11-11 2016-03-23 成都曙创科技有限公司 一种多通道线路通断检测装置
DE102014206943A1 (de) * 2014-04-10 2015-10-15 Siemens Aktiengesellschaft Schlüsselerzeugungsvorrichtung und Verfahren zum Erzeugen eines Schlüssels
KR102140786B1 (ko) * 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR101566949B1 (ko) * 2014-06-30 2015-11-13 한국전자통신연구원 가변구조형 ｐｕｆ 장치 및 그의 동작 방법
CN105632543B (zh) * 2014-11-21 2018-03-30 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
CN104699656B (zh) * 2015-03-19 2017-10-03 东南大学 一种基于fpga的微处理器puf实现系统及其方法
CN105932996B (zh) * 2016-04-18 2018-09-18 宁波大学 一种电阻分压型dac-puf电路

Also Published As

Publication number Publication date
TWI616885B (zh) 2018-03-01
CN108241807A (zh) 2018-07-03
CN108241807B (zh) 2020-05-12
CN108243003A (zh) 2018-07-03
TW201835921A (zh) 2018-10-01
TWI640005B (zh) 2018-11-01
CN108243003B (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
US9811689B1 (en) Chip ID generation using physical unclonable function
US10468099B2 (en) Circuit structure and driving method thereof, chip and authentication method thereof, and electronic device
US10103895B1 (en) Method for physically unclonable function-identification generation and apparatus of the same
US9997244B1 (en) RRAM-based authentication circuit
US9823899B2 (en) Random number processing device generating random numbers by using data read from non-volatile memory cells, and integrated circuit card
US9898598B2 (en) Authentication system having a non-volatile memory including memory cells in initial or variable states and a host computer for performing authentication therebetween
US10049734B2 (en) Data storing method of non-volatile memory device by assigning an initial state to data
US9852791B1 (en) Semiconductor memory device, chip ID generation method thereof and manufacturing method thereof
US20150213885A1 (en) Non-volatile memory device
JP2016105344A (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
JP2016105278A (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
JP6855668B2 (ja) 不揮発性メモリを伴うランダム符号発生器
WO2017153875A1 (en) Random number generation from multiple memory states
JP2017004587A (ja) 半導体装置、半導体装置の読み出し方法、及び半導体装置を搭載したｉｃカード
US10992483B2 (en) Physically unclonable function device for use in user authentication system and operation method thereof
CN109817261B (zh) 一种基于阻变式存储器的puf电路及其控制方法
TWI616885B (zh) 半導體記憶體裝置，晶片識別碼產生方法與製造方法
TWI627555B (zh) 物理不可複製函數辨識之產生方法及其產生之裝置
KR20180094170A (ko) 식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법
Xue et al. A 28nm 512Kb adjacent 2T2R RRAM PUF with interleaved cell mirroring and self-adaptive splitting for extremely low bit error rate of cryptographic key
CN103716152A (zh) 一种基于工艺偏差的芯片密钥产生方法及其电路
TWI625733B (zh) 產生積體電路固有資訊的裝置及方法
Nili et al. Highly-secure physically unclonable cryptographic primitives using nonlinear conductance and analog state tuning in memristive crossbar arrays
CN109753830B (zh) 物理不可克隆函数编码的产生方法及其产生的装置
US20230093922A1 (en) Apparatus and method for generating hardware-based physical unclonable functions and their use