TW201835921A - 在積體電路上生成資料集的方法、製造積體電路的方法、以及積體電路裝置 - Google Patents

在積體電路上生成資料集的方法、製造積體電路的方法、以及積體電路裝置 Download PDF

Info

Publication number
TW201835921A
TW201835921A TW106107885A TW106107885A TW201835921A TW 201835921 A TW201835921 A TW 201835921A TW 106107885 A TW106107885 A TW 106107885A TW 106107885 A TW106107885 A TW 106107885A TW 201835921 A TW201835921 A TW 201835921A
Authority
TW
Taiwan
Prior art keywords
memory cells
resistive memory
programmable resistive
resistance range
resistance
Prior art date
Application number
TW106107885A
Other languages
English (en)
Other versions
TWI640005B (zh
Inventor
曾柏皓
許凱捷
李峰旻
林昱佑
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/391,062 external-priority patent/US9811689B1/en
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW201835921A publication Critical patent/TW201835921A/zh
Application granted granted Critical
Publication of TWI640005B publication Critical patent/TWI640005B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種在包含可編程電阻式記憶胞的積體電路上生成資料集的方法，包含施加形成脈衝到可編程電阻式記憶胞之集合中的所有成員。形成脈衝具有形成脈衝位準，特色在於，在該集合的第一子集中引發從初始電阻範圍到中間電阻範圍的電阻變化，而在形成脈衝之後，該集合的第二子集具有落在該中間範圍外的電阻。所述方法包含施加編程脈衝到第一子集和第二子集。編程脈衝具有編程脈衝位準，特色在於，引發第一子集從中間範圍到第一最終範圍的電阻變化，而在編程脈衝之後，第二子集具有在第二最終範圍中的電阻，第一子集和第二子集藉此儲存所述資料集。

Description

在積體電路上生成資料集的方法、製造積體電路的方法、以及積體電路裝置
本發明是關於具有使用物理不可複製函數生成之資料集(data set)的積體電路裝置、以及用於生成此種資料集的方法。
物理不可複製函數(physical unclonable function, PUF)是一種能夠用在創造用於物理實體如積體電路之獨特、隨機金鑰的處理程序。PUF的使用是一種生成支持硬體固有安全(hardware intrinsic security, HIS)技術的識別碼(ID)的解決方案。PUF已經使用在具有高安全性要求之應用如可攜式和埋入式裝置的金鑰創造上。一種例示的PUF是環式振盪器PUF，其使用對於閘極的電路傳導延遲來說固有的製造變異性。另一種例示的PUF是靜態隨機存取記憶體(SRAM)PUF，其中電晶體中的臨界電壓不同使得SRAM電力開啟在邏輯「0」或邏輯「1」。
期望的是，提供一種物理不可複製函數，用於在製程、電壓、溫度(process, voltage, temperature; PVT)條件下，以低位元錯誤率和高可靠性在可編程電阻式記憶體中創造資料集。
提供一種在一積體電路上生成一資料集的方法，該積體電路包含複數個可編程電阻式記憶胞。
所述方法包含施加一形成脈衝(forming pulse)到該些可編程電阻式記憶胞之一集合中的所有成員。形成脈衝具有一形成脈衝位準，該形成脈衝位準的特色在於，在可編程電阻式記憶胞之該集合的一第一子集中，引發從一初始電阻範圍到一中間電阻範圍的電阻變化，而在該形成脈衝之後，可編程電阻式記憶胞之該集合的一第二子集具有落在該中間範圍之外的電阻。第一子集和第二子集中的成員隸屬，係由回應於跨越所述集合之該形成脈衝的物理性變化所決定。
所述方法包含施加一編程脈衝(programming pulse)到可編程電阻式記憶胞的該第一子集和該第二子集。編程脈衝具有一編程脈衝位準，該編程脈衝位準的特色在於，引發第一子集從該中間範圍到一第一最終電阻範圍的電阻變化。該編程脈衝能夠在一惡劣的環境條件下，使得可編程電阻式記憶胞之一給定集合的第一子集和第二子集中的記憶胞分佈更加穩定。於在此所述的實施例中，編程脈衝能夠使得第一子集中的記憶胞與第二子集中的記憶胞之間的感測限度(margin)增加。在該編程脈衝之後，可編程電阻式記憶胞的該第二子集中的記憶胞能夠維持在接近該初始電阻範圍的電阻範圍，否則具有在一第二最終電阻範圍中的電阻，該第二最終電阻範圍與該第一最終電阻範圍不重疊。可編程記憶胞之該集合的第一子集和第二子集，係由形成脈衝與編程脈衝的組合所建立，並將會根據由材料的自然性質和製造程序所自然造成的可編程電阻式記憶胞的變異而變化。
所述方法能夠包含在施加形成脈衝之前，藉由測試積體電路上之該些可編程電阻式記憶胞中的一些可編程電阻式記憶胞，找出形成脈衝位準。
為了找出形成脈衝位準，能夠以迭代方式施加具有一測試脈衝位準的一測試脈衝到與要用在創造獨特資料集的該些記憶胞位在相同積體電路上、且較佳地具有相同結構的可編程電阻式記憶胞。對於每次迭代，能夠使用不同於先前使用之測試集合的可編程電阻式記憶胞之一測試集合。能夠決定在測試集合中具有在中間電阻範圍中的電阻的該些記憶胞的一比例。如果該比例低於一閾值，可接著更新測試脈衝位準，重複施加測試脈衝和決定比例的操作，直到所決定的比例達到該閾值、或更佳地落在大約50%(例如40%到60%)的一特定範圍內，並且，能夠基於在達到該閾值或落在該特定範圍內之迭代中的測試脈衝位準，設定形成脈衝位準。
所述資料集能夠用在形成例如是在安全協定的例子中對於挑戰(challenge)的回應。一種使用資料集的方法包含使用一讀取電壓感測全部或部分的該資料集，該讀取電壓用在介於第一最終電阻範圍與第二最終電阻範圍之間的電阻，其中第一最終電阻範圍與第二最終電阻範圍由一讀取限度分離。如前述提及，該讀取限度能夠大於初始電阻範圍與該中間範圍之間的限度。
該些可編程電阻式記憶胞能夠包括複數個可編程電阻式記憶元件。在一實施例中，可編程電阻式記憶元件的特色能夠在於，在一高電阻範圍中的一初始電阻，其中所述中間電阻範圍低於該高電阻範圍，第一最終電阻範圍低於中間電阻範圍，第二最終電阻範圍高於第一最終電阻範圍。
在另一實施例中，可編程電阻式記憶元件的特色能夠在於，在一低電阻範圍中的一初始電阻，其中所述中間電阻範圍高於該低電阻範圍，第一最終電阻範圍高於中間電阻範圍，第二最終電阻範圍低於第一最終電阻範圍。
施加如在此所述的形成脈衝，能夠使得連接第一子集中的記憶胞的第一電極和第二電極的一導電細絲形成，且並未使得連接第二子集中的記憶胞的第一電極和第二電極的一導電細絲形成。
如在此所述的編程脈衝能夠穩定並加強第一子集中的記憶胞的該導電細絲的導電性，且並未使得第二子集中的記憶胞的一導電細絲形成。
另外也提供一種製造一積體電路的方法，其係根據在此提供的用於生成一資料集的方法。
另外也敘述一種裝置，其包括一積體電路，該積體電路具有使用PUF以創造和儲存一獨特資料集的一記憶體。在所述技術這個方面的裝置包含一控制器，該控制器係配置成用以執行PUF。該控制器能夠包含位在與該記憶體相同之積體電路上的一狀態機、在能夠置於與該記憶體或者晶片內和晶片外邏輯之組合形成通訊的一分離系統上的邏輯如電腦程式。
本技術的其他方面和優點，能夠藉由檢閱以下的圖式、詳細敘述、和請求項而得見。
本技術之實施例的詳細敘述，係參照所附圖式而提供。應理解的是，並沒有將技術限制在明確揭露的結構性實施例和方法的意圖，而可以使用其他特徵、元件、方法、和實施例來實行所述技術。較佳的實施例係敘述來描述本技術，而非限制由請求項所定義出的範圍。本發明所屬技術領域中具有通常知識者，將認知到以下敘述的各種等價變化型。各種不同實施例中的相似元件，通常以類似的元件符號加以指示。
第1圖是一裝置的簡化方塊圖，其包括複數個可編程電阻式記憶胞和一控制器，控制器用於執行PUF以在該些可編程電阻式記憶胞中儲存一資料集。在這個例子中，所述裝置包括一積體電路100，積體電路100具有使用可編程電阻式記憶胞形成的一記憶體，該記憶體使用PUF編程以創造和儲存一獨特的資料集，其能夠用於例如作為獨特的晶片ID、用於認證或加密協議的金鑰、或其他類型的秘密或獨特資料值。
積體電路100包含任務函數電路(mission function circuit)110，其能夠包括特殊用途邏輯(有時稱為特定應用積體電路邏輯)、資料處理器資源(例如用在微處理器和數位信號處理器)、大型記憶體(例如快閃記憶體、動態隨機存取記憶體(DRAM)、可編程電阻式記憶體)、以及被稱為晶片系統配置的各種不同類型電路的組合。積體電路100包含一輸入/輸出介面120，其能夠包括提供存取到其他裝置或網路的無線或有線埠。在這個簡化的圖解中，一存取控制塊115設置在輸入/輸出介面120與任務函數電路110之間。存取控制塊115由匯流排116耦接到輸入/輸出介面120，並由匯流排111耦接到任務函數電路110。一存取控制協定係由存取控制塊115所執行，以允許或禁止任務函數電路110和輸入/輸出介面120之間的通訊。
在存取控制塊115的支持下，安全邏輯125在這個例子中設置在晶片上。安全邏輯125耦接到一PUF編程的記憶陣列130，其在PUF執行之後儲存一獨特的資料集。該獨特的資料集經由一PUF編程控制器140而可在安全邏輯125旁的匯流排131上存取，並由跨越走線122與存取控制塊115通訊的安全邏輯所使用。
PUF編程的記憶陣列130包括可編程電阻式記憶胞，其包含具有一可編程電阻的可編程元件。可編程元件能夠包括一金屬氧化物，例如鎢氧化物(WOx )、鉿氧化物(HfOx )、鈦氧化物(TiOx )、鉭氧化物(TaOx )、鈦氮氧化物(TiNO)、鎳氧化物(NiOx )、鐿氧化物(YbOx )、鋁氧化物(AlOx )、鈮氧化物(NbOx )、鋅氧化物(ZnOx )、銅氧化物(CuOx )、釩氧化物(VOx )、鉬氧化物(MoOx )、釕氧化物(RuOx )、銅矽氧化物(CuSiOx )、銀鋯氧化物(AgZrO)、鋁鎳氧化物(AlNiO)、鋁鈦氧化物(AlTiO)、釓氧化物(GdOx )、鎵氧化物(GaOx )、鋯氧化物(ZrOx )、鉻摻雜SrZrO3 、鉻摻雜SrTiO3 、PCMO、或LaCaMnO等等。在一些案例中，記憶胞的可編程元件能夠是半導體氧化物，例如矽氧化物(SiOx )。
在裝置的這個例子中，PUF編程控制器140實施為例如是位在具有該些可編程電阻式記憶胞的積體電路上的一狀態機，PUF編程控制器140提供信號以控制偏壓配置提供電壓的應用，以進行PUF程序及其他涉及為了PUF和為了讀取儲存在PUF編程的記憶陣列130中的資料集而存取PUF編程的記憶陣列130的操作。控制器140能夠使用本發明所屬技術領域所知的特殊用途邏輯電路來實施。在替代性的實施例中，控制器140包括一般用途處理器，能夠實施在執行電腦程式以控制裝置的操作的相同積體電路上。在又另外的實施例中，特殊用途邏輯電路和一般用途處理器的組合能夠用於實施控制器140。
在一實施例中，一種裝置包括一晶片外系統(例如第4圖中的410)和一積體電路(例如第4圖中的440、第1圖中的100)。晶片外系統用於控制物理不可複製函數在積體電路上的執行。舉例來說，晶片外系統能夠運作積體電路上的一PUF編程控制器(例如第1圖中的140)，以進行所有在施加形成脈衝、施加編程脈衝、和找出形成脈衝位準的操作中的一些操作。舉例來說，系統能夠將一電阻閾值傳達到積體電路，該電阻閾值能夠用在決定一形成脈衝位準。舉例來說，系統能夠將一形成脈衝位準傳達到積體電路，該形成脈衝位準能夠用在施加形成脈衝。舉例來說，系統能夠生成用於積體電路中之記憶陣列中的測試集合的記憶胞之用在找出該形成脈衝位準的位址，並將位址傳達到耦接至系統一積體電路。在另一實施例中，積體電路上的PUF編程控制器140包含所有對於施加形成脈衝和編程脈衝、以及找出形成脈衝位準來說是必須性的邏輯。在這個實施例中，PUF編程控制器140能夠回應於來自一外部來源的設定命令而執行邏輯，無須用於在一積體電路上執行物理不可複製函數的系統的控制。
PUF編程控制器140係配置成用以經由一匯流排141，施加一形成脈衝到PUF編程的記憶陣列130中之可編程電阻式記憶胞的一集合中的所有成員。形成脈衝具有一形成脈衝位準，該形成脈衝位準的特色在於，在記憶胞之該集合的一第一子集中，引發從一初始電阻範圍到一中間電阻範圍的電阻變化，而在該形成脈衝之後，可編程電阻式記憶胞之該集合的一第二子集具有落在該中間範圍之外的電阻。
PUF編程控制器140係配置成用以施加一編程脈衝到可編程電阻式記憶胞的第一子集和第二子集。編程脈衝具有一編程脈衝位準，該編程脈衝位準的特色在於，引發第一子集從該中間電阻範圍到一第一最終電阻範圍的電阻變化。編程脈衝能夠使得第一子集中的記憶胞與第二子集中的記憶胞之間的感測限度增加。在該編程脈衝之後，可編程電阻式記憶胞的第二子集中的記憶胞能夠維持在接近初始電阻範圍的電阻範圍，否則具有在一第二最終電阻範圍中的電阻，該第二最終電阻範圍與該第一最終電阻範圍不重疊。可編程記憶胞之該集合的第一子集和第二子集，係由形成脈衝與編程脈衝的組合所建立，並將會根據由材料的自然性質和製造程序所自然造成的可編程電阻式記憶胞的變異而變化。
PUF編程控制器140能夠配置成用以在施加形成脈衝之前，藉由測試積體電路上之可編程電阻式記憶胞中的一些記憶胞，找出形成脈衝位準。受到測試的可編程電阻式記憶胞能夠是在PUF編程的記憶陣列130的測試集合中。可編程電阻式記憶胞的測試集合與要用在創造獨特資料集的該些記憶胞位在相同的積體電路上。測試集合能夠置於PUF編程的記憶陣列130中的一記憶胞區塊中、或PUF編程的記憶陣列130中的分散位置，或者是在裝置上的其他位置。在一些實施例中，測試集合是PUF編程的記憶陣列130的一部份、或位在相鄰於記憶陣列130處，並使用與用於形成PUF電路相同的製程來形成，使得它們能夠用在預測PUF電路回應於在此所述的形成和編程處理程序的行為。
為了找出形成脈衝位準，PUF編程控制器140能夠配置成用以以迭代方式施加具有一測試脈衝位準的一測試脈衝到在相同積體電路上之可編程電阻式記憶胞的複數個測試集合中的一測試集合，並決定在測試集合中具有在中間電阻範圍中的電阻的記憶胞的一比例，並且，如果該比例低於一閾值，接著更新測試脈衝位準，重複施加測試脈衝和決定比例的操作，直到所決定的比例達到該閾值，並且，基於在達到該閾值之迭代中的測試脈衝位準，設定形成脈衝位準。對於每次迭代，能夠使用不同於先前使用之測試集合的可編程電阻式記憶胞之一測試集合。
PUF編程控制器140能夠配置成用以經由安全電路(例如第1圖中的125)使用一讀取電壓來感測編程的記憶陣列130中全部或部分的資料集，該讀取電壓用在介於第一最終電阻範圍與第二最終電阻範圍之間的電阻，其中第一範圍與第二範圍由一讀取限度分離，該讀取限度大於初始電阻範圍與中間範圍之間的限度。
可編程電阻式記憶胞能夠包括可編程電阻式記憶元件。在一實施例中，可編程電阻式記憶元件的特色能夠在於，在一高電阻範圍中的一初始電阻，其中所述中間電阻範圍低於該高電阻範圍，第一最終電阻範圍低於中間電阻範圍，第二最終電阻範圍高於第一最終電阻範圍。
在另一實施例中，可編程電阻式記憶元件的特色能夠在於，在一低電阻範圍中的一初始電阻，其中所述中間電阻範圍高於該低電阻範圍，第一最終電阻範圍高於中間電阻範圍，第二最終電阻範圍低於第一最終電阻範圍。
施加如在此所述的形成脈衝，能夠使得連接第一子集中的記憶胞的第一電極和第二電極的一導電細絲形成，且並未使得連接第二子集中的記憶胞的第一電極和第二電極的一導電細絲形成。
如在此所述的編程脈衝能夠穩定並加強第一子集中的記憶胞的該導電細絲的導電性，且並未使得第二子集中的記憶胞的一導電細絲形成。
第2圖示出在包含可編程電阻式記憶胞的積體電路上生成一資料集的例示流程圖。在步驟210，藉由測試積體電路上之可編程電阻式記憶胞中的一些可編程電阻式記憶胞，找出一形成脈衝位準。這個步驟係參照第3圖作進一步的敘述。在步驟220，施加一形成脈衝到積體電路上之可編程電阻式記憶胞的一集合。該形成脈衝具有在步驟210找出的形成脈衝位準。該形成脈衝位準的特色在於，在記憶胞之該集合的一第一子集中，引發從一初始電阻範圍到一中間電阻範圍的電阻變化，而在該形成脈衝之後，可編程電阻式記憶胞之該集合的一第二子集具有落在該中間範圍之外的電阻。舉例來說，對於具有在一高電阻範圍中的初始電阻之基於WOx (鎢氧化物)的可編程電阻式記憶體，一初始電阻範圍能夠介於約2700 kohm(千歐姆)與3000 kohm之間(第7A圖)，一中間電阻範圍能夠在約400 kohm之一閾值位準之下的一範圍中，並可例如介於約100 kohm與400 kohm之間(第7B圖)，第二子集在形成脈衝之後落在中間範圍之外的一電阻能夠在與初始電阻範圍重疊的一範圍中，否則維持在高於中間電阻範圍的電阻。舉例來說，第二子集能夠具有在約2700 kohm之一閾值位準之上的電阻。
在步驟230，施加一編程脈衝到可編程電阻式記憶胞的第一子集和第二子集，其增加第一子集中的記憶胞與第二子集中的記憶胞之間的讀取限度。編程脈衝具有一編程脈衝位準，該編程脈衝位準的特色在於，引發第一子集從中間範圍到在一第一最終電阻範圍的電阻中的一閾值位準之下的電阻變化。編程脈衝能夠使得第一子集中的記憶胞與第二子集中的記憶胞之間的感測限度增加。在該編程脈衝之後，可編程電阻式記憶胞的第二子集中的記憶胞能夠維持在於在遠大於第一最終電阻範圍之最大位準的一閾值位準之上的一電阻範圍中，例如接近初始電阻範圍，否則具有在一第二最終電阻範圍中的電阻，該第二最終電阻範圍與該第一最終電阻範圍不重疊。可編程記憶胞之該集合的第一子集和第二子集，係由形成脈衝與編程脈衝的組合所建立，並將會根據由材料的自然性質和製造程序所自然造成的可編程電阻式記憶胞的變異而變化。舉例來說，對於具有在一高電阻範圍中的初始電阻之基於WOx (鎢氧化物)的可編程電阻式記憶體(第7C圖)，一第一最終電阻範圍能夠介於約0 kohm與100 kohm之間，一第二最終電阻範圍能夠介於約2700 kohm與3000 kohm之間。第一最終電阻範圍與第二最終電阻範圍由一讀取限度745分離，其大於如參照第7B和7C圖所示和敘述的初始電阻範圍與中間電阻範圍之間的一限度725。
第3圖示出找出一形成脈衝位準的例示流程圖，對應第2圖中的步驟210。在步驟310，施加具有一測試脈衝位準的一測試脈衝到可編程電阻式記憶胞一新的測試集合。該測試集合具有小於可編程電阻式記憶胞之所述集合的尺寸。舉例來說，測試集合能夠具有64位元的尺寸，而所述集合能夠具有1000位元的尺寸。測試集合能夠是在PUF編程的記憶陣列(例如第1圖中的130)中。對於每次迭代，使用一新的測試集合。如在此使用，一新的測試集合係積體電路中之可編程電阻式記憶胞不同於任何先前使用之測試集合的一測試集合。為了找出一形成脈衝位準的目的，可在積體電路上，例如PUF編程的記憶陣列130(第1圖)中，得到多個測試集合。在步驟320，決定在所述測試集合中具有在中間電阻範圍中的電阻的記憶胞的一比例。
在步驟330，如果該比例低於一閾值(例如40%到50%)，接著在步驟340，更新測試脈衝位準，並重複施加測試脈衝的步驟310和決定比例的步驟320，直到所決定的比例達到該閾值。在重複步驟310和步驟320時，使用一新的測試集合。在找出形成脈衝位準的過程中對於每次迭代使用一新的測試集合，因此能夠使用在初始電阻範圍中的不同測試集合決定形成脈衝位準，以偕同在相同初始電阻範圍中的可編程電阻式記憶胞的所述集合使用。對應於更新的測試脈衝位準，能夠決定不同測試集合中具有在中間電阻範圍中的電阻的記憶胞的比例的一範圍。舉例來說，對於具有在一高電阻範圍中的初始電阻之基於WOx (鎢氧化物)的可編程電阻式記憶體(第9~13圖)，對應於更新的、對應施加在個別測試集合上之不同字元線電壓和位元線電壓的測試脈衝位準，在不同測試集合中具有在中間電阻範圍中的電阻的記憶胞的比例，具有介於8%和90%之間的一範圍。
在步驟350，基於在達到該閾值之迭代中的測試脈衝位準，設定形成脈衝位準。步驟310、320、330、340、和350能夠由參照示於第1圖之積體電路100所述的PUF編程控制器140執行。形成脈衝位準能夠基於用在一特定迭代的一特定測試脈衝位準，該特定測試脈衝位準的結果是，與在不同測試集合中具有在中間電阻範圍中之電阻的記憶胞的比例之所述範圍中的其他比例相比，更接近閾值的一比例。舉例來說，如果閾值是50%，則形成脈衝位準能夠基於在結果是53%的記憶胞具有在中間電阻範圍中之電阻的迭代中的測試脈衝位準(第11圖)。
第2和3圖的程序夠是用於製造一積體電路的製程的一部分，該製程包括形成複數個可編程電阻式記憶胞在積體電路上，連接該積體電路到一系統，該系統係配置成用以施加一物理不可複製函數到積體電路上的可編程電阻式記憶胞，以及使用該系統，以在該些可編程電阻式記憶胞中的可編程電阻式記憶胞之一集合中，藉由在此所述的處理程序，生成一資料集。在本發明所屬技術領域的許多已知之製造程序中包含形成複數個可編程電阻式記憶胞的一個例子如Lee等人之發明名稱為”RRAM PROCESS WITH ROUGHNESS TUNING TECHNOLOGY”的美國專利申請公開案第US 2016/0218146號所示，該公開案通過引用併入本文，如同在本文中完全闡述一般。
第4圖繪示用於在積體電路上執行一物理不可複製函數的一例示系統。複數個可編程電阻式記憶胞形成在積體電路上。該積體電路連接到一系統，該系統係配置成用以施加一物理不可複製函數到積體電路上的可編程電阻式記憶胞。使用該系統，能夠在該些可編程電阻式記憶胞中的可編程電阻式記憶胞之一集合中，生成一資料集。該系統能夠使用例如參照第2和3圖的流程圖所述的方法。
系統所使用的方法能夠包含施加一形成脈衝到所述集合中的所有成員，其中該形成脈衝具有一形成脈衝位準，該形成脈衝位準的特色在於，在可編程電阻式記憶胞之集合的一第一子集中，引發從一初始電阻範圍到一中間電阻範圍的電阻變化，而在該形成脈衝之後，可編程電阻式記憶胞之集合的一第二子集具有落在該中間範圍之外的電阻。
系統所使用的方法能夠包含施加一編程脈衝到可編程電阻式記憶胞的第一子集和第二子集，其中該編程脈衝具有一編程脈衝位準，該編程脈衝位準的特色在於，引發第一子集從中間電阻範圍到一第一最終電阻範圍的電阻變化。編程脈衝能夠使得第一子集中的記憶胞與第二子集中的記憶胞之間的感測限度增加。在該編程脈衝之後，可編程電阻式記憶胞的第二子集中的記憶胞能夠維持在接近初始電阻範圍的電阻範圍，否則具有在一第二最終電阻範圍中的電阻，該第二最終電阻範圍與該第一最終電阻範圍不重疊。可編程記憶胞之集合的第一子集和第二子集，係由形成脈衝與編程脈衝的組合所建立，並將會根據由材料的自然性質和製造程序所自然造成的可編程電阻式記憶胞的變異而變化。系統所使用的方法能夠包含在施加形成脈衝之前，藉由測試積體電路上之可編程電阻式記憶胞的不同測試集合，找出形成脈衝位準。
用於在積體電路上執行一物理不可複製函數的一例示系統，能夠包含多個裝置測試器、多個裝置針測器(prober)、多個裝置處置器、和多個介面測試配接器(interface test adapter)。裝置測試器可與裝置針測器交互作用，以測試晶圓形式的積體電路晶片。裝置測試器也可與裝置處置器交互作用，以測試封裝後的積體電路。如第4圖所示，一例示的系統410包含PUF邏輯和驅動器420、和耦接到裝置測試器(420)的一裝置處置器/針測器430。要受到PUF邏輯和驅動器420支配的積體電路440，耦接到裝置處置器/針測器430。積體電路440包含一安全電路。安全電路中的一PUF ID電路包含由施加到系統的形成脈衝與編程脈衝的組合所建立的可編程電阻式記憶胞之集合的第一子集和第二子集。
在系統410中的一例示的積體電路，可為積體電路100，如參照第1圖所述者。在積體電路100的製造過程中，系統410進行第2和3圖的流程圖中所標識的動作。
第5A、5B、和5C圖繪示在一可編程電阻式記憶胞中的一導電細絲和一不導電細絲。第5A圖繪示一可編程電阻式記憶胞。一個可編程電阻式記憶胞500包含一第一電極、一第二電極、和位於第一電極和第二電極之間的一可編程金屬氧化物記憶元件510。形成脈衝能夠具有高到足以在記憶胞的可編程金屬氧化物記憶元件中生成一導電部分的電壓。在一些金屬氧化物記憶體材料中，該導電部分能夠包括由跨越材料的電場所引發並排列以提供一導電路徑的氧空缺。施加到記憶胞如記憶胞之所述集合的第一子集和第二子集中的記憶胞500的形成脈衝，能夠使得連接第一子集中的記憶胞的第一電極和第二電極的一導電細絲形成，且並未使得連接第二子集中的記憶胞的第一電極和第二電極的一導電細絲形成。於是，第一子集中的記憶胞能夠在一低電阻狀態(第5B圖)，而第二子集中的記憶胞能夠在一高電阻狀態(第5C圖)。所述低電阻狀態和高電阻狀態能夠用於在資料集中指示邏輯「1」或「0」。
在形成脈衝之後施加到可編程電阻式記憶胞之第一子集和第二子集的編程脈衝，能夠穩定並加強第一子集中的記憶胞的該導電細絲的導電性，且並未使得第二子集中的記憶胞的一導電細絲形成。
第5B圖繪示一例示的導電細絲，經由金屬氧化物記憶元件中氧空缺形成的二條導電路徑，連接第一子集中的記憶胞的第一電極和第二電極。第5C圖繪示一例示的不導電細絲，其中氧空缺並未形成連接第二子集中的記憶胞的第一電極和第二電極的路徑。雖然第5A、5B、和5C圖繪示可編程電阻式記憶胞包含可編程金屬氧化物記憶元件，在此所述的技術能夠應用到其他類型的可編程電阻式記憶體材料。
第6A和6B圖繪示在用以生成一資料集之操作中的複數個電阻範圍。在具有一形成脈衝位準的一形成脈衝施加到可編程電阻式記憶胞之一集合之前，該集合的所有成員在一初始電阻範圍(例如範圍610、610b)。在形成脈衝施加到該集合之後，可編程電阻式記憶胞之集合的一第一子集中的電阻變化到一中間電阻範圍(例如範圍620、620b)，而可編程電阻式記憶胞之集合的一第二子集具有落在中間範圍之外(例如範圍630、630b)的電阻。在編程脈衝施加到集合之後，第一子集的電阻從中間範圍變化到一第一最終電阻範圍(例如範圍640、640b)，而可編程電阻式記憶胞的第二子集具有在一第二最終電阻範圍(例如範圍650、650b)的電阻，第二最終電阻範圍與第一最終電阻範圍不重疊。
在如第6A圖所示的一實施例中，初始電阻範圍(例如610)是一高電阻範圍，中間電阻範圍(例如620)低於初始電阻範圍(例如610)，第一最終電阻範圍(例如640)低於中間電阻範圍(例如620)，第二最終電阻範圍(例如650)高於第一最終電阻範圍(例如640)。這個實施例中的編程脈衝稱為設定脈衝。設定脈衝具有高到足以重新連接在記憶胞之集合的第一子集的可編程電阻式記憶元件中的細絲中的導電路徑的電壓，所以可編程記憶元件在低電阻狀態。細絲係參照第5A、5B、和5C圖而有進一步的敘述。這個實施例適合用於其中記憶胞具有在一高電阻範圍中的初始電阻並接著形成到一較低的中間範圍的技術，例如以造成高初始電阻之一氧化製程製造的基於WOx 的可編程電阻式記憶體。
在如第6B圖所示的另一實施例中，初始電阻範圍(例如610b)是一低電阻範圍，中間電阻範圍(例如620b)高於初始電阻範圍(例如610b)，第一最終電阻範圍(例如640b)高於中間電阻範圍，第二最終電阻範圍(例如650b)低於第一最終電阻範圍(例如640b)。這個實施例中的編程脈衝稱為重設脈衝。重設脈衝具有高到足以打斷在記憶胞之集合的第一子集的可編程電阻式記憶元件中的細絲中的導電路徑的電壓，所以可編程電阻式記憶元件在高電阻狀態。細絲係參照第5A、5B、和5C圖而有進一步的敘述。這個實施例適合用於其中記憶胞具有在一低電阻範圍中的初始電阻並接著形成到一較高的中間範圍的技術，例如以造成低初始電阻之不同的一氧化製程製造的基於WOx 的可編程電阻式記憶體。
第7A、7B、和7C圖繪示記憶胞在如在此所述之一PUF處理程序的不同階段的電阻的機率圖。第7A圖繪示在具有一形成脈衝位準的一形成脈衝施加到可編程電阻式記憶胞的集合之前，該集合的所有成員在一初始電阻範圍，例如介於約2700 kohm與3000 kohm之間(例如範圍710)。
第7B圖繪示在施加一形成脈衝到可編程電阻式記憶胞的集合的所有成員之後的結果。形成脈衝具有一形成脈衝位準，該形成脈衝位準的特色在於，在可編程電阻式記憶胞之集合的一第一子集中，引發從一初始電阻範圍到一中間電阻範圍的電阻變化，中間電阻範圍例如介於約100 kohm與400 kohm之間(例如範圍720)，而在該形成脈衝之後，可編程電阻式記憶胞之集合的一第二子集具有落在該中間範圍之外的電阻(例如範圍730)。第一子集和第二子集中的成員隸屬，係由回應於跨越所述集合之該形成脈衝的物理性變化所決定。初始電阻範圍與中間電阻範圍由一讀取限度725分離。形成脈衝所使用的一形成脈衝位準、和用於決定該形成脈衝位準的一電阻閾值705，係參照第9~13圖作敘述。
第7C圖繪示在施加一編程脈衝到可編程電阻式記憶胞的第一子集和第二子集之後的結果。編程脈衝具有一編程脈衝位準，該編程脈衝位準的特色在於，引發第一子集從中間範圍到一第一最終電阻範圍的電阻變化，第一最終電阻範圍例如介於約0 kohm與100 kohm之間(例如範圍740)。編程脈衝能夠使得第一子集中的記憶胞與第二子集中的記憶胞之間的感測限度增加。在該編程脈衝之後，可編程電阻式記憶胞的第二子集中的記憶胞能夠維持在接近初始電阻範圍的電阻範圍，否則具有在一第二最終電阻範圍(例如範圍750)中的電阻，第二最終電阻範圍與第一最終電阻範圍不重疊。可編程記憶胞之集合的第一子集和第二子集，係由形成脈衝與編程脈衝的組合所建立，並將會根據由材料的自然性質和製造程序所自然造成的可編程電阻式記憶胞的變異而變化。第一最終電阻範圍與第二最終電阻範圍由一讀取限度745分離，其大於第7B圖所示的初始電阻範圍與中間電阻範圍之間的一限度725。這樣的讀取限度能夠寬到足以確保在PVT(製程、電壓、溫度)變化下儲存資料集的可編程電阻式記憶胞之第一子集和第二子集的可靠性。
第8圖繪示用於找出一形成脈衝位準的不同條件，接著形成脈衝位準能夠控制資料集的隨機性。該些條件能夠包含施加到用於生成資料集之可編程電阻式記憶胞的集合的電壓和/或電流脈衝的高度。資料集的隨機性與測試集合中具有在中間電阻範圍中的電阻的記憶胞之一比例相關。如第8圖的例子所示，條件1、2、3、4、和5分別使得對應中間電阻範圍的資料「0」具有測試集合中約10%、約30%、約50%、約80%、和約90%的記憶胞。形成脈衝位準能夠根據使用在此所述之技術的特定積體電路的設計規格進行調整。
第9~13圖繪示用於找出一形成脈衝位準的操作。為了找出該形成脈衝位準，能夠以迭代方式施加具有一測試脈衝位準的一測試脈衝到與要用在創造獨特資料集的該些記憶胞位在相同積體電路上、且較佳地具有相同結構的可編程電阻式記憶胞之一測試集合。對於每次迭代，能夠使用不同於先前使用之測試集合的可編程電阻式記憶胞之一測試集合。能夠決定在測試集合中具有在中間電阻範圍中的電阻的記憶胞的一比例。如果該比例低於一閾值，可接著更新測試脈衝位準，重複施加測試脈衝和決定比例的操作，直到所決定的比例達到該閾值並且，並且，能夠基於在達到該閾值之迭代中的測試脈衝位準設定所述形成脈衝位準。
以經驗決定的一電阻閾值905能夠用於決定一記憶胞是否具有低於電阻閾值並落在中間電阻範圍中的電阻。如第9~13圖的例子所示，電阻閾值905約700 kohm。因為第一最終電阻範圍與第二最終電阻範圍由一寬的讀取限度745(第7C圖)分離，電阻閾值905能夠落在該寬的限度中，並用於決定哪些記憶胞是在中間電阻範圍中的目的。舉例來說，取代700 kohm，電阻閾值能夠為800 kohm、900 kohm、和1000 kohm。具有寬的限度的一個優點是，任何記憶胞的電阻可能因為PVT(製程、電壓、溫度)條件發生跨越限度的漂移而結果導致可靠性問題的情況，較不容易發生。
第9圖繪示用於找出形成脈衝位準的一例示條件1。條件1包含施加5 V的一字元線(WL)電壓、5 V的一位元線(BL)電壓、和41 μA的一電流到可編程電阻式記憶胞的一測試集合。條件1使得測試集合中8%的記憶胞在設定狀態或具有資料「0」(例如範圍940)，且測試集合中92%的記憶胞在初始電阻狀態或具有資料「1」(例如範圍950)。
第10圖繪示用於找出形成脈衝位準的一例示條件2。條件2包含施加2.5 V的一字元線電壓、和4 V的一位元線電壓到可編程電阻式記憶胞的一測試集合。條件2使得測試集合中35%的記憶胞在設定狀態或具有資料「0」(例如範圍1040)，且測試集合中65%的記憶胞在初始電阻狀態或具有資料「1」(例如範圍1050)。
第11圖繪示用於找出形成脈衝位準的一例示條件3。條件3包含施加4 V的一字元線電壓、和4 V的一位元線電壓到可編程電阻式記憶胞的一測試集合。條件3使得測試集合中53%的記憶胞在設定狀態或具有資料「0」(例如範圍1140)，且測試集合中47%的記憶胞在初始電阻狀態或具有資料「1」(例如範圍1150)。
第12圖繪示用於找出形成脈衝位準的一例示條件4。條件4包含施加2.5 V的一字元線電壓、和4.5 V的一位元線電壓到可編程電阻式記憶胞的一測試集合。條件4使得測試集合中80%的記憶胞在設定狀態或具有資料「0」(例如範圍1240)，且測試集合中20%的記憶胞在初始電阻狀態或具有資料「1」(例如範圍1250)。
第13圖繪示用於找出形成脈衝位準的一例示條件5。條件5包含施加3.5 V的一字元線電壓、和4.5 V的一位元線電壓到可編程電阻式記憶胞的一測試集合。條件5使得測試集合中90%的記憶胞在設定狀態或具有資料「0」(例如範圍1340)，且測試集合中10%的記憶胞在初始電阻狀態或具有資料「1」(例如範圍1350)。
舉例來說，如果對於測試集合中記憶胞之比例的期望閾值是約50%、或更佳地落在大約50%(例如40%到60%)的一特定範圍內，則能夠基於使用在達到該閾值、或落在該特定範圍內(例如第10圖中的條件3)之迭代中的測試脈衝位準，或更佳地基於使用在落在所述特定範圍內之迭代中的測試脈衝位準，設定形成脈衝位準。
第14A、14B、和14C圖繪示使用參照第11圖所述的條件3在一測試集合中施加測試脈衝的例示結果。在第14A圖的例子中，測試集合中的記憶胞在大於3 Mohm(百萬歐姆)之一初始電阻範圍。在第14B圖的例子中，在施加對應條件3的測試脈衝之後，測試集合的一第一子集變化變化到一中間電阻範圍，或者在形成狀態。在第14C圖的例子中，在施加編程/設定脈衝之後，第一子集從中間電阻範圍變化到低於50 kohm的一第一最終電阻範圍。
第15A和15B圖繪示在一第一PUF ID陣列中生成一第一資料集(PUF-ID1)和在一第二PUF ID陣列中生成一第二資料集(PUF-ID2)的結果。如第15A和15B圖所示，本技術在第一PUF ID陣列(例如陣列01)與第二PUF ID陣列(例如陣列02)之間展現高獨特性和不可預測的特性，其中各個PUF ID陣列包含1 kbits(千位元)。在這個例子中，第一PUF ID陣列和第二PUF ID陣列具有基於WOx (鎢氧化物)的可編程電阻式記憶胞，其具有在一高電阻範圍中的初始電阻。
對於在各種不同條件(例如分別在烘烤之前、在250o C烘烤0.25小時、和在250o C烘烤65小時)下的由本技術生成之資料集已進行可靠性測試。所述可靠性測試使用在烘烤之前、在250o C烘烤0.25小時之後、和在250o C烘烤65小時之後的一PUF ID陣列中的1000個記憶胞。相比之下，PUF ID陣列中的該1000個記憶胞於在二種不同條件下的烘烤之後的電阻狀態，與PUF ID陣列中的該1000個記憶胞在烘烤之前的電阻狀態一致。於是，由本技術生成之資料集展現在高溫(250o C)烘烤條件下無位元錯誤率(bit error rate, BER)的表現(BER=0.00 %)，並且能夠應用於物聯網(Internet of Things, IoT)產品和安全晶片。
第16圖繪示在高溫烘烤條件(例如250o C)下於一第一最終電阻範圍(例如範圍1640)與一第二最終電阻範圍(例如範圍1650)之間的一讀取限度1660。在這個例子中，讀取限度1660介於400 kohm與1000 kohm之間，亦即，支持在700 kohm +/- 300 kohm的一感測電阻閾值。讀取限度1660寬到足以分離第一最終電阻範圍和第二最終電阻範圍，即使是在少數一些可能在高溫烘烤條件(例如250o C)下引發的游曳(tail)位元(例如範圍1670)存在的情況下亦是如此。
本技術能夠實施在其中記憶胞具有在一高電阻範圍中的初始電阻並接著形成到一較低的中間範圍的裝置中，包含過渡金屬氧化物裝置(基於WOx 的可編程電阻式記憶體、基於五氧化二鉭(Ta2 O5 )的可編程電阻式記憶體、基於二氧化鉿(HfO2 )的可編程電阻式記憶體、基於鈦氧氮化物(TiON)的可編程電阻式記憶體、基於TiOx 的可編程電阻式記憶體)、導電細絲可編程電阻電阻式記憶體(基於銅、基於銀)、相變化記憶體、和反熔絲裝置(金屬氧化物半導體(MOS)或金屬-絕緣體-金屬(MIM)結構，伴隨著介電質崩潰，作為反熔絲記憶胞)。
本技術能夠實施在其中記憶胞具有在一低電阻範圍中的初始電阻並接著形成到一較高的中間範圍的記憶胞中，包含低初始電阻的金屬氧化物記憶體，例如WOx 可編程電阻式記憶體，以及熔絲裝置如金屬熔絲、多晶矽熔絲、和接觸熔絲。
雖然本技術藉由上述的較佳實施例和詳細例子來揭露，但可以理解這些例子是用於描述而非限制目的。可以預期的是，本發明所屬技術領域中具有通常知識者，在不脫離本技術的精神和以下請求項的範圍內，合理地進行調整和組合。
100、440‧‧‧積體電路
110‧‧‧任務函數電路
111、116、131、141‧‧‧匯流排
115‧‧‧存取控制塊
120‧‧‧輸入/輸出介面
122‧‧‧走線
125‧‧‧安全邏輯
130‧‧‧記憶陣列
140‧‧‧控制器
210、220、230、310、320、330、340、350‧‧‧步驟
410‧‧‧系統
420‧‧‧PUF邏輯和驅動器
430‧‧‧裝置處置器/針測器
500‧‧‧記憶胞
510‧‧‧金屬氧化物記憶元件
610、610b、620、620b、630、630b、640、640b、650、650b、710、720、730、740、750、940、950、1040、1050、1140、1150、1240、1250、1340、1350、1640、1650、1670‧‧‧範圍
705、905‧‧‧電阻閾值
725‧‧‧限度
745、1660‧‧‧讀取限度
第1圖是一種裝置的簡化方塊圖，其包括具有使用PUF以創造和儲存一獨特資料集的記憶體的積體電路。 第2圖示出在包含可編程電阻式記憶胞的積體電路上生成一資料集的例示流程圖。 第3圖示出找出一形成脈衝位準的例示流程圖。 第4圖繪示用於在積體電路上執行一物理不可複製函數的一種例示系統。 第5A、5B、和5C圖繪示在一可編程電阻式記憶胞中的一導電細絲和一不導電細絲。 第6A和6B圖繪示在用以生成一資料集之操作中的複數個電阻範圍。 第7A、7B、和7C圖繪示記憶胞在如在此所述之一PUF處理程序的不同階段的電阻的機率圖。 第8圖繪示用於找出一形成脈衝位準的不同條件。 第9~13圖繪示用於找出一形成脈衝位準的操作。 第14A、14B、和14C圖繪示在一測試集合中施加測試脈衝的例示結果。 第15A和15B圖繪示在一第一PUF ID陣列中生成一第一資料集和在一第二PUF ID陣列中生成一第二資料集的結果。 第16圖繪示在高溫烘烤條件下於例示的第一最終電阻範圍與第二最終電阻範圍之間的一讀取限度。

Claims (10)

  1. 一種在一積體電路上生成一資料集的方法，該積體電路包含複數個可編程電阻式記憶胞，該方法包括： 施加一形成脈衝到該些可編程電阻式記憶胞之一集合中的所有成員，該形成脈衝具有一形成脈衝位準，該形成脈衝位準的特色在於，在該些可編程電阻式記憶胞之該集合的一第一子集中，引發從一初始電阻範圍到一中間電阻範圍的電阻變化，而在該形成脈衝之後，該些可編程電阻式記憶胞之該集合的一第二子集具有落在該中間電阻範圍之外的電阻；以及 施加一編程脈衝到該些可編程電阻式記憶胞的該第一子集和該第二子集，該編程脈衝具有一編程脈衝位準，該編程脈衝位準的特色在於，引發該第一子集從該中間電阻範圍到一第一最終電阻範圍的電阻變化，而在該編程脈衝之後，該些可編程電阻式記憶胞的該第二子集具有在一第二最終電阻範圍中的電阻，該第二最終電阻範圍與該第一最終電阻範圍不重疊，該些可編程電阻式記憶胞之該集合的該第一子集和該第二子集藉此儲存所述資料集。
  2. 如申請專利範圍第1項所述之方法，包含在施加該形成脈衝之前，藉由測試該積體電路上之該些可編程電阻式記憶胞中的一些可編程電阻式記憶胞，找出該形成脈衝位準。
  3. 如申請專利範圍第1項所述之方法，包含在施加該形成脈衝之前，藉由包括下列步驟的一方法，找出該形成脈衝位準： 以迭代方式施加具有一測試脈衝位準的一測試脈衝到該些可編程電阻式記憶胞之一測試集合，以及決定在該測試集合中具有在該中間電阻範圍中的電阻的該些可編程電阻式記憶胞的一比例，並且，如果該比例低於一閾值，更新該測試脈衝位準，在不同的一測試集合上重複所述施加該測試脈衝的步驟和所述決定的步驟，直到所決定的比例達到該閾值，並且，基於在達到該閾值之一迭代中的該測試脈衝位準，設定該形成脈衝位準。
  4. 如申請專利範圍第1項所述之方法，包含使用一讀取電壓感測該資料集，該讀取電壓用在介於該第一最終電阻範圍與該第二最終電阻範圍之間的電阻，其中該第一最終電阻範圍和該第二最終電阻範圍由一讀取限度分離，該讀取限度大於該初始電阻範圍與該中間電阻範圍之間的限度。
  5. 如申請專利範圍第1項所述之方法，其中該些可編程電阻式記憶胞包括複數個可編程電阻式記憶元件，該些可編程電阻式記憶元件的特色在於，在一高電阻範圍中的一初始電阻，其中該中間電阻範圍低於該高電阻範圍，該第一最終電阻範圍低於該中間電阻範圍，該第二最終電阻範圍高於該第一最終電阻範圍。
  6. 如申請專利範圍第1項所述之方法，其中該些可編程電阻式記憶胞包括複數個可編程電阻式記憶元件，該些可編程電阻式記憶元件的特色在於，在一低電阻範圍中的一初始電阻，其中該中間電阻範圍高於該低電阻範圍，該第一最終電阻範圍高於該中間電阻範圍，該第二最終電阻範圍低於該第一最終電阻範圍。
  7. 如申請專利範圍第1項所述之方法，其中該些可編程電阻式記憶胞包括複數個可編程電阻式記憶元件，並且，所述施加該形成脈衝的步驟使得連接該第一子集中的該些可編程電阻式記憶胞的第一電極和第二電極的一導電細絲形成，且並未使得連接該第二子集中的該些可編程電阻式記憶胞的第一電極和第二電極的一導電細絲形成。
  8. 如申請專利範圍第7項所述之方法，其中該編程脈衝穩定並加強該第一子集中的該些可編程電阻式記憶胞的該導電細絲的導電性，且並未使得該第二子集中的該些可編程電阻式記憶胞的一導電細絲形成。
  9. 一種製造一積體電路的方法，包括： 形成複數個可編程電阻式記憶胞在該積體電路上； 連接該積體電路到一系統，該系統係配置成用以施加一物理不可複製函數到該積體電路上的該些可編程電阻式記憶胞；以及 使用該系統，以在該些可編程電阻式記憶胞中的該些可編程電阻式記憶胞之一集合中，藉由下列步驟，生成一資料集： 施加一形成脈衝到該集合中的所有成員，該形成脈衝具有一形成脈衝位準，該形成脈衝位準的特色在於，在該些可編程電阻式記憶胞之該集合的一第一子集中，引發從一初始電阻範圍到一中間電阻範圍的電阻變化，而在該形成脈衝之後，該些可編程電阻式記憶胞之該集合的一第二子集具有落在該中間電阻範圍之外的電阻；及 施加一編程脈衝到該些可編程電阻式記憶胞的該第一子集和該第二子集，該編程脈衝具有一編程脈衝位準，該編程脈衝位準的特色在於，引發該第一子集從該中間電阻範圍到一第一最終電阻範圍的電阻變化，而在該編程脈衝之後，該些可編程電阻式記憶胞的該第二子集具有在一第二最終電阻範圍中的電阻，該第二最終電阻範圍與該第一最終電阻範圍不重疊，該些可編程電阻式記憶胞之該集合的該第一子集和該第二子集藉此儲存所述資料集。
  10. 一種積體電路裝置，包括： 複數個可編程電阻式記憶胞；以及 一控制器，係配置成用以在該些可編程電阻式記憶胞中的該些可編程電阻式記憶胞之一集合中，藉由包含下列步驟的一程序，生成一資料集： 施加一形成脈衝到該集合中的所有成員，該形成脈衝具有一形成脈衝位準，該形成脈衝位準的特色在於，在該些可編程電阻式記憶胞之該集合的一第一子集中，引發從一初始電阻範圍到一中間電阻範圍的電阻變化，而在該形成脈衝之後，該些可編程電阻式記憶胞之該集合的一第二子集具有落在該中間電阻範圍之外的電阻；及 施加一編程脈衝到該些可編程電阻式記憶胞的該第一子集和該第二子集，該編程脈衝具有一編程脈衝位準，該編程脈衝位準的特色在於，引發該第一子集從該中間電阻範圍到一第一最終電阻範圍的電阻變化，而在該編程脈衝之後，該些可編程電阻式記憶胞的該第二子集具有在一第二最終電阻範圍中的電阻，該第二最終電阻範圍與該第一最終電阻範圍不重疊，該些可編程電阻式記憶胞之該集合的該第一子集和該第二子集藉此儲存所述資料集。
TW106107885A 2016-12-27 2017-03-10 在積體電路上生成資料集的方法、製造積體電路的方法、以及積體電路裝置 TWI640005B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/391,062 2016-12-27
US15/391,062 US9811689B1 (en) 2016-12-27 2016-12-27 Chip ID generation using physical unclonable function
US201762461800P 2017-02-22 2017-02-22
US62/461,800 2017-02-22

Publications (2)

Publication Number Publication Date
TW201835921A true TW201835921A (zh) 2018-10-01
TWI640005B TWI640005B (zh) 2018-11-01

Family

ID=62189264

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106107885A TWI640005B (zh) 2016-12-27 2017-03-10 在積體電路上生成資料集的方法、製造積體電路的方法、以及積體電路裝置
TW106111978A TWI616885B (zh) 2016-12-27 2017-04-11 半導體記憶體裝置，晶片識別碼產生方法與製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106111978A TWI616885B (zh) 2016-12-27 2017-04-11 半導體記憶體裝置，晶片識別碼產生方法與製造方法

Country Status (2)

Country Link
CN (2) CN108243003B (zh)
TW (2) TWI640005B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112165384B (zh) * 2020-10-15 2022-04-01 清华大学 数据加密方法和解密方法及数据加密装置和解密装置
US20220385485A1 (en) * 2021-06-01 2022-12-01 Micron Technology, Inc. Identity theft protection with no password access

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US8610454B2 (en) * 2010-01-12 2013-12-17 Stc.Unm System and methods for generating unclonable security keys in integrated circuits
WO2012095972A1 (ja) * 2011-01-13 2012-07-19 三菱電機株式会社 ビット生成装置及びビット生成方法
DE102012102254B4 (de) * 2012-03-16 2020-09-24 Infineon Technologies Ag Vorrichtung und Verfahren zur Rekonstruktion einer Bitfolge unter Vorkorrektur
US9001554B2 (en) * 2013-01-10 2015-04-07 Intermolecular, Inc. Resistive random access memory cell having three or more resistive states
US9336876B1 (en) * 2013-03-15 2016-05-10 Crossbar, Inc. Soak time programming for two-terminal memory
US8995169B1 (en) * 2013-09-12 2015-03-31 Sandisk 3D Llc Method of operating FET low current 3D Re-RAM
CN103558495B (zh) * 2013-11-11 2016-03-23 成都曙创科技有限公司 一种多通道线路通断检测装置
DE102014206943A1 (de) * 2014-04-10 2015-10-15 Siemens Aktiengesellschaft Schlüsselerzeugungsvorrichtung und Verfahren zum Erzeugen eines Schlüssels
KR102140786B1 (ko) * 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR101566949B1 (ko) * 2014-06-30 2015-11-13 한국전자통신연구원 가변구조형 ｐｕｆ 장치 및 그의 동작 방법
CN105632543B (zh) * 2014-11-21 2018-03-30 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
CN104699656B (zh) * 2015-03-19 2017-10-03 东南大学 一种基于fpga的微处理器puf实现系统及其方法
CN105932996B (zh) * 2016-04-18 2018-09-18 宁波大学 一种电阻分压型dac-puf电路

Also Published As

Publication number Publication date
CN108241807A (zh) 2018-07-03
TW201824282A (zh) 2018-07-01
CN108241807B (zh) 2020-05-12
TWI616885B (zh) 2018-03-01
TWI640005B (zh) 2018-11-01
CN108243003A (zh) 2018-07-03
CN108243003B (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
US9811689B1 (en) Chip ID generation using physical unclonable function
US10103895B1 (en) Method for physically unclonable function-identification generation and apparatus of the same
US10468099B2 (en) Circuit structure and driving method thereof, chip and authentication method thereof, and electronic device
TWI632552B (zh) 電阻式隨機存取記憶體電路以及電阻式隨機存取記憶體列的形成方法
TWI643090B (zh) 反熔絲物理不可複製電路以及相關控制方法
US9997244B1 (en) RRAM-based authentication circuit
US11552810B2 (en) PUF with dissolvable conductive paths
TWI682403B (zh) 記憶體架構及其操作方法
US10410719B2 (en) Non-volatile memory device including a memory cell in a variable state and a memory cell in an initial state
TW201921280A (zh) 在用於物理不可複製功能安全之一次可程式化記憶體單元中之閘極氧化物崩潰
JP2016105278A (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
JP2016105344A (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
US9390791B2 (en) Resistance change non-volatile storage memory device and method
US20150213890A1 (en) Data storing method of non-volatile memory device, and data write circuit of non-volatile memory device
CN108733350B (zh) 随机数生成装置及其控制方法
US9852791B1 (en) Semiconductor memory device, chip ID generation method thereof and manufacturing method thereof
TWI640005B (zh) 在積體電路上生成資料集的方法、製造積體電路的方法、以及積體電路裝置
TWI627555B (zh) 物理不可複製函數辨識之產生方法及其產生之裝置
TWI608484B (zh) 電阻式記憶胞的操作方法及電阻式記憶體
US10783962B2 (en) Resistive memory storage apparatus and writing method thereof including disturbance voltage
TWI625733B (zh) 產生積體電路固有資訊的裝置及方法
US20230274780A1 (en) Methods for enlarging the memory window and improving data retention in restistive memory device
US10490272B2 (en) Operating method of resistive memory element
CN109753830B (zh) 物理不可克隆函数编码的产生方法及其产生的装置
TW201919061A (zh) 非揮發性記憶體裝置