CN116705117A - 存储器的访问方法及装置 - Google Patents
存储器的访问方法及装置 Download PDFInfo
- Publication number
- CN116705117A CN116705117A CN202210191674.9A CN202210191674A CN116705117A CN 116705117 A CN116705117 A CN 116705117A CN 202210191674 A CN202210191674 A CN 202210191674A CN 116705117 A CN116705117 A CN 116705117A
- Authority
- CN
- China
- Prior art keywords
- instruction
- access
- memory
- read
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 296
- 238000000034 method Methods 0.000 title claims abstract description 77
- 230000006870 function Effects 0.000 claims description 94
- 238000003860 storage Methods 0.000 claims description 52
- 238000004590 computer program Methods 0.000 claims description 6
- 238000005457 optimization Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 15
- 230000008859 change Effects 0.000 description 13
- 238000004891 communication Methods 0.000 description 11
- 239000012782 phase change material Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000013475 authorization Methods 0.000 description 1
- -1 chalcogenide compound Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Read Only Memory (AREA)
Abstract
本申请公开了一种存储器的访问方法及装置,属于存储器技术领域。该方法包括:存储器接收控制器指示对存储器的指定地址进行访问的访问指令,访问指令携带有控制参数的配置值,控制参数用于影响对指定地址的访问结果;存储器基于配置值执行访问指令指示的访问操作。由于访问指令携带有控制参数的配置值,控制参数用于影响对指定地址的访问结果,能够通过配置值优化控制参数,影响存储器的访问结果,有利于存储器的性能优化。
Description
技术领域
本申请涉及存储器技术领域,特别涉及一种存储器的访问方法及装置。
背景技术
存储器通常包括多个存储单元。每个存储单元均与字线(word line,WL)和位线(bit line,BL)连接,不同存储单元连接的字线和位线中的至少一个不同。对不同存储单元的读写操作可以通过对对应存储单元连接的字线和位线施加电信号实现。
通常地,字线和位线上施加的电信号的参数均为存储器厂商设置的默认值,不利于存储器的性能优化。
发明内容
本申请提供了一种存储器的访问方法及装置。本申请能够通过配置值优化控制参数影响存储器的访问结果,有利于存储器的性能优化。本申请提供的技术方案如下:
第一方面,本申请提供了一种存储器的访问方法,该存储器的访问方法包括:存储器接收控制器指示对存储器的指定地址进行访问的访问指令,访问指令携带有控制参数的配置值,控制参数用于影响对指定地址的访问结果;存储器基于配置值执行访问指令指示的访问操作。
在本申请提供的存储器的访问方法中,存储器接收控制器指示对存储器的指定地址进行访问的访问指令,并基于配置值执行访问指令指示的访问操作。由于访问指令携带有控制参数的配置值,控制参数用于影响对指定地址的访问结果,能够通过配置值优化控制参数,如根据存储单元存储特性的漂移情况优化控制参数,从而影响存储器的访问结果,有利于存储器的性能优化,如提高存储器的操作成功率。
可选地,控制参数用于指示执行访问操作使用的脉冲。也即是,控制参数可以指示执行访问操作使用的脉冲具有的特征。例如,控制参数用于指示:矩形波脉冲的宽度和/或高度,或者,阶梯波脉冲的阶梯总数、单个阶梯的高度和/或宽度。
通过访问指令携带用于指示脉冲的控制参数的配置值,能够通过配置值优化控制参数,如根据存储单元存储特性的漂移情况优化控制参数,从而影响存储器的访问结果,有利于存储器的性能优化。
和/或,控制参数用于指示执行访问操作使用的附加功能。即控制参数可以指示执行访问操作是否使用附加功能,以及使用什么附加功能。可选地,附加功能包括以下任一种或多种:写预读功能、写路径补偿功能、写温度补偿功能、电压写0功能、读路径补偿功能、读温度补偿功能、多次读异或功能、及读字线电压零偏置功能。
写路径补偿功能是指:根据写入操作的写路径的长短,调整向存储单元连接的位线施加的电流脉冲信号的幅值,使得向不同存储单元分别写入相同内容时的写入结果相同。类似的,也可以在从存储器中读取数据的过程中对读路径进行补偿,即开启读路径补偿功能,以保证读取数据的准确性。
写温度补偿功能主要针对会被温度影响访问结果的存储器,如相变存储器。当存储器当前的整体温度影响对存储器的访问结果的准确性时,需要对存储器的整体温度进行补偿。类似的,也可以在从存储器中读取数据的过程中对存储器的整体温度进行补偿,即开启读温度补偿功能,以保证读取数据的准确性。
电压写0功能是指:在需要向存储单元中写入0时,向存储单元连接的位线施加电压脉冲信号。
多次读异或功能是指:存储器接收读指令后,对读指令指示的存储地址连续执行两次读取过程,且两次读取过程使用的读电压不同,当两次读取的结果异或后为1时,确定当前存储地址存储的数据不可靠,当两次读取的结果异或后为0时,确定当前存储地址存储的数据可靠。
读字线电压零偏置功能是指:对于任一存储阵列,在接收到只携带位线地址未携带字线地址的访问指令后,可以将该存储阵列中所有存储单元连接的字线上施加的电压偏置到0电平或者0电平附近,然后在此基础上执行读取操作,当位线地址指示的位线的读出电流值高于某一特定阈值时,可以确定该位线出现漏电故障。
作为一种可实现方式,访问指令可以携带有参数集合,该参数集合可以包括:一个或多个控制参数的配置值。当参数集合未携带一个或多个控制参数的名称时,存储器和控制器之间可以预先约定访问指令中携带哪些控制参数的配置值,及被携带的控制参数的配置值在访问指令中的位置。或者,参数集合可以包括:一个或多个控制参数及其配置值。此时,存储器和控制器可以预先约定控制参数与其标识的对应关系,当存储器接收到访问指令后,可以根据参数集合中的标识确定其携带的控制参数及其配置值。可选地,配置值可以采用绝对值或相对值表示。当采用相对值表示配置值时,存储器和控制器可以预先约定每个控制参数的基准值,存储器接收到访问指令后,可以根据访问指令中的相对值和基准值得到配置值的绝对值。
另外,访问指令可以携带有指令前缀。该指令前缀用于指示访问指令的类型。访问指令的类型包括读指令和/或写指令。或者,访问指令的类型还可以进一步细分。例如,访问指令的类型可以包括:采用绝对值表示配置值的读指令和/或写指令、采用相对值表示配置值的读指令和/或写指令、及携带有指示访问操作使用的附加功能的控制参数的读指令和/或写指令。并且,存储器和控制器可以预先约定访问指令的类型与其标识的对应关系,当存储器接收到访问指令后,可以根据访问指令的类型的标识确定访问指令的类型。
第二方面,提供了一种存储器的访问装置,该存储器的访问装置包括:接收模块,用于接收控制器指示对存储器的指定地址进行访问的访问指令,访问指令携带有控制参数的配置值,控制参数用于影响对指定地址的访问结果;访问模块,用于基于配置值执行访问指令指示的访问操作。
可选地,控制参数用于指示执行访问操作使用的脉冲和/或附加功能。
可选地,控制参数用于指示:矩形波脉冲的宽度和/或高度,或者,阶梯波脉冲的阶梯总数、单个阶梯的高度和/或宽度。
可选地,附加功能包括以下任一种或多种:写预读功能、写路径补偿功能、写温度补偿功能、电压写0功能、读路径补偿功能、读温度补偿功能、多次读异或功能、及读字线电压零偏置功能。
可选地,访问指令携带有参数集合,参数集合包括:一个或多个控制参数的配置值,或者,一个或多个控制参数及其配置值。
可选地,配置值采用绝对值或相对值表示。
可选地,访问指令携带有指令前缀,指令前缀用于指示访问指令的类型,访问指令的类型包括读指令和/或写指令。
可选地,访问指令携带有指令前缀,指令前缀用于指示访问指令的类型,访问指令的类型包括:采用绝对值表示配置值的读指令和/或写指令、采用相对值表示配置值的读指令和/或写指令、及携带有指示访问操作使用的附加功能的控制参数的读指令和/或写指令。
第三方面,本申请提供了一种计算机设备,包括存储器和处理器,存储器存储有程序指令,处理器运行程序指令以执行本申请第一方面以及其任一种可能的实现方式中提供的方法。
第四方面,本申请提供了一种计算机可读存储介质,该计算机可读存储介质为非易失性计算机可读存储介质,该计算机可读存储介质包括程序指令,当程序指令在计算机设备上运行时,使得计算机设备执行本申请第一方面以及其任一种可能的实现方式中提供的方法。
第五方面,本申请提供了一种包含指令的计算机程序产品,当计算机程序产品在计算机上运行时,使得计算机执行本申请第一方面以及其任一种可能的实现方式中提供的方法。
附图说明
图1是本申请实施例提供的一种存储器的访问方法涉及的应用场景的示意图;
图2是本申请实施例提供的一种传输写指令和待写入数据的示意图;
图3是本申请实施例提供的又一种传输写指令和待写入数据的的示意图;
图4是本申请实施例提供的一种存储器的结构示意图;
图5是本申请实施例提供的一种存储组件的结构示意图;
图6是本申请实施例提供的一种存储阵列的示意图;
图7是本申请实施例提供的一种存储器的访问方法的流程图;
图8是本申请实施例提供的一种矩形波脉冲的示意图;
图9是本申请实施例提供的一种阶梯波脉冲的示意图;
图10是本申请实施例提供的另一种阶梯波脉冲的示意图;
图11是本申请实施例提供的一种使用时钟信号发送访问指令的示意图;
图12是本申请实施例提供的一种存储器的访问装置的结构示意图;
图13是本申请实施例提供的一种计算机设备的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
目前,在存储技术领域中,存储器通常包括多个存储单元。每个存储单元均与字线和位线连接,且不同存储单元连接的字线和位线中的至少一个不同。对不同存储单元的读写操作可以通过对对应存储单元连接的字线和位线施加电信号实现。但是,由于字线和位线上施加的电信号的参数均为存储器厂商设置的默认值,不利于存储器的性能优化。
本申请实施例提供了一种存储器的访问方法。该方法包括:存储器接收控制器指示对存储器的指定地址进行访问的访问指令,并基于配置值执行访问指令指示的访问操作。其中,访问指令携带有控制参数的配置值,控制参数用于影响对指定地址的访问结果。在该方法中,由于访问指令携带控制参数的配置值,能够通过配置值影响存储器的访问结果,有利于存储器的性能优化。
图1是本申请实施例提供的存储器的访问方法涉及的实施环境的结构示意图。如图1所示,该实施环境包括:处理器01和存储系统02。可选地,存储系统02可以为存储芯片。并且,存储系统02包括控制器021和存储器022。处理器01和控制器021之间建立有通信连接,控制器021和存储器022之间建立有通信连接。处理器01用于向控制器021指示访问需求。即当访问需求为读取数据的需求时,处理器01通知控制器021需要读取的待读取数据的逻辑地址,当访问需求为写入数据的需求时,处理器01通知控制器021需要写入的待写入数据的逻辑地址。控制器021用于根据处理器01的指示,确定需要被访问的物理地址,如待读取数据的物理地址或待写入数据的物理地址,并根据物理地址向存储器022发送访问指令。存储器022用于根据访问指令对存储器022进行访问,如在对应的物理地址中读取待读取数据,或将待写入数据写入对应的物理地址。
可选地,该处理器01可以是硬件芯片,该硬件芯片可以是专用集成电路(application-specific integrated circuit,ASIC),可编程逻辑器件(programmablelogic device,PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complexprogrammable logic device,CPLD),现场可编程逻辑门阵列(field-programmable gatearray,FPGA),通用阵列逻辑(generic array logic,GAL)或其任意组合。或者,该处理器01可以是通用处理器,例如,中央处理器(central processing unit,CPU),网络处理器(network processor,NP),或者,CPU和NP的组合。
存储器022可以是相变存储器(phase change memory,PCM)、自旋转移力矩存储器(shared transistor technology random access memory,STT-RAM)、可变电阻式存储器(resistive random-access memory,RRAM)等非易失存储器(non-volatile memory,NVM)。本申请实施例以存储器022为相变存储器为例进行说明。相变存储器是一种基于硫系化合物的新型非易失性半导体存储器。该存储器022包括多个存储单元。每个存储单元的存储介质均采用相变材料实现,其利用相变材料的晶态和非晶态的电学特性差异存储0/1的比特信息。其中,高阻的非晶态被定义为写0态(即RESET(0)态),低阻的晶态被定义为写1态(即SET(1)态,也称为擦1态)。写0态通过对存储单元执行写操作得到。写操作通过对存储单元施加一个高幅度且窄宽度的电脉冲实现。在这一电脉冲作用下,相变材料的温度被迅速提升至融化温度以上然后骤冷,由于相变材料的微观原子在该过程中没有充分的时间进行结晶,因而相变材料保持在了高阻的非晶状态。擦1态通过对存储单元执行擦操作得到。擦操作通过对存储单元施加一个幅度相对写操作的电脉冲较低,但持续时间相对较长的电脉冲实现。在这一电脉冲作用下,相变材料的温度被提升至结晶温度之上熔化温度之下,相变材料在该过程中可以通过热致结晶过程转变成低阻的状态。相变存储器022的读操作通过对存储单元施加一个幅度相对写操作的电脉冲和擦操作的电脉冲都更低的电脉冲实现。在这一电脉冲作用下,相变材料的阻值信息以电流或者电压的形式被读电路感知,从而实现对存储单元的读操作。其中,由于写操作和擦操作都是向存储单元写入数据,因此,本申请实施例中的写入操作不区分是写操作还是擦操作。
在本申请实施例中,存储器022可用作内存,用于暂时存放处理器01运行所需的数据。相应的,控制器021可以是内存控制器。且本申请实施例提供的存储器022的访问方法的一种应用场景可以为:处理器01在运行过程中产生了运算数据,需要将运算数据存储在内存中,以及,处理器01在运行过程中需要从内存中读取运算所需的内存数据。在向内存中写入数据的场景中,处理器01、控制器021和内存之间的协同过程包括:处理器01向控制器021指示需要将运算数据进行存储,控制器021获取该运算数据,并在内存的存储空间中确定用于存储该运算数据的存储地址,然后根据该运算数据和存储地址向内存发送写指令和运算数据,内存根据该写指令将运算数据存储在对应的存储地址上。在从内存中读取内存数据的场景中,处理器01、控制器021和内存之间的协同过程包括:处理器01向控制器021指示需要读取的内存数据的逻辑地址,控制器021在内存的存储空间中确定用于存储该内存数据的存储地址,然后根据该存储地址向内存发送读指令,内存根据该读指令从对应的存储地址上读出内存数据。
其中,当需要向存储器写入数据时,写指令和待写入数据可以通过不同的端口发送。例如,当需要向内存发送写指令和运算数据时,如图2和图3所示,可以采用端口1向内存发送写指令,采用端口2向内存发送运算数据。并且,写指令可以包括用于指示写入操作的写指令本身和用于存储待写入数据的存储地址。在一种可实现方式中,该写指令本身和存储地址可以通过同一端口发送至内存。例如,如图2所示,可以采用端口1向内存发送写指令本身和存储地址。或者,写指令本身和存储地址可以通过不同的端口发送至内存。例如,如图3所示,可以采用端口1向内存发送写指令本身,采用端口3向内存发送存储地址。类似的,当需要从存储器中读出数据时,读指令可以包括用于指示读取操作的读指令本身和用于存储待读取数据的存储地址。在一种可实现方式中,该读指令本身和存储地址可以通过同一端口发送至内存。或者,读指令本身和存储地址可以通过不同的端口发送至内存。
在一种可实现方式中,如图4所示,存储器022包括:存储组件0221、驱动电路0222、控制组件0223和输入/输出(input/output,I/O)端口0224。本申请实施例提供的存储器022的访问方法的实现过程可以通过该控制组件0223、驱动电路0222、存储组件0221和I/O端口0224协同实现。其中,控制组件0223用于确定执行访问指令指示的访问操作所需的控制参数,并指示驱动电路0222按照控制参数向存储组件0221提供驱动信号。存储组件0221用于在驱动信号的驱动下读写数据。
如图5所示,存储组件0221包括一个或多个存储阵列(bank)0221a,该多个存储阵列0221a之间的数据访问过程互不影响,即每个存储阵列0221a可以独立或并行接受读写指令并完成相应的操作。每个存储阵列0221a包括多个存储单元a1。每个存储单元a1均与字线(word line,WL)和位线(bit line,BL)连接,且不同存储单元a1连接的字线和位线中的至少一个不同。对不同存储单元a1的读写操作可以通过对对应存储单元a1连接的字线和位线施加电信号实现。且当读写操作过程中施加电信号的字线和位线中的至少一个不同时,读写操作所作用的存储单元a1不同。示例地,如图6所示,存储阵列0221a上纵横交错地排列着多条位线BL和多条字线WL,多条字线WL沿列方向依次排布,每条字线WL沿行方向延伸,多条位线BL沿行方向依次排布,每条位线BL沿列方向延伸。每个存储单元a1分别于一条位线BL和一条字线WL连接,且不同存储单元a1连接的字线WL和位线BL中的至少一个不同。
在一种可实现方式中,如图6所示,存储单元a1包括串联的可变电阻R和选通器件T。该可变电阻R用作存储单元a1的存储介质,用于存储信息。并且,可变电阻R的制作材料包括相变材料。可变电阻R的一端与位线BL连接,可变电阻R的另一端与选通器件T的第一端口连接,字线WL与选通器件T的第二端口连接。字线WL和位线BL的电压差决定位线与字线之间回路的开启与关闭,如字线WL和位线BL的电压差大于特定阈值电压时两者之间的回路开启。当位线与字线之间回路的开启时,位线BL上施加的电信号才能传输至可变电阻R上,才能在该电信号的控制下实现对该可变电阻R的数据写入和读取。
应当理解的是,以上内容是对本申请实施例提供的存储器的访问方法的应用场景的示例性说明,并不构成对于该事件分析方法的应用场景的限定,本领域普通技术人员可知,随着业务需求的改变,其应用场景可以根据应用需求进行调整,本申请实施例对其不做一一列举。
下面以图1所示的应用场景为例,对本申请实施例提供的存储器的访问方法的实现过程进行说明。如图7所示,该存储器的访问方法的实现过程可以包括以下步骤:
步骤701、存储器接收控制器指示对存储器的指定地址进行访问的访问指令,访问指令携带有控制参数的配置值,控制参数用于影响对指定地址的访问结果。
根据前述内容,存储系统包括控制器和存储器,控制器用于向存储器发送访问指令,存储器用于根据访问指令在存储器中执行访问操作。访问指令可以为读指令或写指令。相应的,访问操作可以为读取操作或写入操作。访问结果可以为执行读取操作从存储器中读取的内容,或者执行写入操作在存储器中写入的内容。
可选地,控制参数用于指示执行访问操作使用的脉冲。也即是,控制参数可以指示执行访问操作使用的脉冲具有的特征。对于一次访问操作,执行访问操作使用的脉冲可以为矩形波脉冲或者阶梯波脉冲。如图8所示,矩形波脉冲的特征可以通过矩形波脉冲的宽度W1或/或高度H1表示。如图9和图10所示,阶梯波脉冲的特征可以通过阶梯波脉冲的阶梯总数、单个阶梯的高度H2和/或宽度W2表示。通过访问指令携带用于指示脉冲的控制参数的配置值,能够通过配置值优化控制参数,如根据存储单元存储特性的漂移情况优化控制参数,从而影响存储器的访问结果,有利于存储器的性能优化。
和/或,控制参数用于指示执行访问操作使用的附加功能。即控制参数可以指示执行访问操作是否使用附加功能,以及使用什么附加功能。可选地,附加功能可以包括以下任一种或多种:写预读功能、写路径补偿功能、写温度补偿功能、电压写0功能、读路径补偿功能、读温度补偿功能、多次读异或功能、及读字线电压零偏置功能。下面对各个功能进行说明:
写预读功能是指:在根据写指令执行写操作前(如写脉冲发生前),预先读取写指令指示的存储地址中已存储的数据,判断该已存储数据和写指令指示的待写入数据是否相同,当已存储数据和待写入数据相同时,不执行该写指令指示的写操作,当已存储数据和待写入数据不同时,执行该写指令指示的写操作。当通过写预读功能确定不需要执行写指令指示的写操作时,能够减少需要执行实际写操作的存储单元的总数,能够有效降低存储器的功耗。
并且,由于读操作可以通过对存储单元施加电脉冲,使得存储单元的阻值以电压的形式被感知实现,因此,还可以通过为读取过程设置不同的读电压阈值影响预读的结果,从而实现不同的操作效果。例如,当设置的读电压高于非可靠0对应的电压阈值时,存储单元中存储的非可靠0会被读成1,因此除了原有存储1的存储单元需要改为0,存储非可靠0的存储单元也需要被刷新;当设置的读电压低于非可靠1对应的电压阈值时,存储单元中存储的非可靠1会被读成0,因此除了原有存储0的存储单元需要改为1,存储非可靠1的存储单元也需要被刷新。这样能够将存储单元中存储的非可靠数据刷新为可靠数据,能够防止非可靠数据后续因阈值电压漂移导致的读取错误,从而提升存储器的可靠性。其中,可靠1对应的电压阈值低于非可靠1对应的电压阈值,非可靠1对应的电压阈值低于非可靠0对应的电压阈值,非可靠0对应的电压阈值低于可靠0对应的电压阈值。
写路径补偿功能是指:根据写入操作的写路径的长短,调整向存储单元连接的位线施加的电流脉冲信号的幅值,使得向不同存储单元分别写入相同内容时的写入结果相同。执行写入操作通过对存储单元连接的字线和位线施加电信号实现,而字线和位线均具有回路,该回路即为执行写入操作的写路径。当写指令指示的存储单元不同时,执行写指令指示的写入操作对应的写路径的长短不同,相应的,写路径上的寄生电阻不同。此时,若按照相同的标准向字线和位线施加电信号,即使向不同存储单元中分别写入相同的内容,其写入结果也会不同。因此,通过在写入过程中开启写路径补偿功能,能够避免这种情况出现。在一种可实现方式中,写路径补偿功能的实现方式包括:对具有较短写路径的存储单元执行写入操作时,向位线施加具有较小幅值的电流脉冲信号;对具有较长写路径的存储单元执行写入操作时,向位线施加具有较大幅值的电流脉冲信号。类似的,也可以在从存储器中读取数据的过程中对读路径进行补偿,即开启读路径补偿功能,以保证读取数据的准确性。
写温度补偿功能主要针对会被温度影响访问结果的存储器,如相变存储器。当存储器当前的整体温度影响对存储器的访问结果的准确性时,需要对存储器的整体温度进行补偿。例如,对于相变存储器,温度会影响相变存储器的结晶状态,该结晶状态会影响该相变存储器的访问结果。因此,当相变存储器的整体温度影响对其进行访问的准确性时,需要对该相变存储器的整体温度进行调整,即对该相变存储器的整体温度进行补偿。类似的,也可以在从存储器中读取数据的过程中对存储器的整体温度进行补偿,即开启读温度补偿功能,以保证读取数据的准确性。
电压写0功能是指:在需要向存储单元中写入0时,向存储单元连接的位线施加电压脉冲信号。由于电压脉冲信号的作用更强且更易操作,因此在写入数据的过程中,若向位线施加电压脉冲信号,向存储单元写入数据的成功率更高。但由于施加电压脉冲信号的功耗要求更高,通常写入操作均是对位线施加电流脉冲信号,因此在需要提高写入成功率的场景下,可以选择开启电压写0功能。类似的,在一些场景中,也可以通过该对位线施加电压脉冲信号,实现对存储单元中写1的功能。
多次读异或功能是指:存储器接收读指令后,对读指令指示的存储地址连续执行两次读取过程,且两次读取过程使用的读电压不同,当两次读取的结果异或后为1时,确定当前存储地址存储的数据不可靠,当两次读取的结果异或后为0时,确定当前存储地址存储的数据可靠。在一种可实现方式中,对于两次读取过程使用的读电压,一个读电压高于非可靠0对应的电压阈值且低于可靠0对应的电压阈值,另一个读电压低于非可靠1对应的电压阈值但高于可靠1对应的电压阈值。通过开启多次读异或功能可以读出可靠性较高的数据,提高读过程的可靠性。需要说明的是,两次读取过程使用的读电压可以根据应用需求进行调整,以达到对存储器的可靠性进行按需监控的目的。
读字线电压零偏置功能是指:对于任一存储阵列,在接收到只携带位线地址未携带字线地址的访问指令后,可以将该存储阵列中所有存储单元连接的字线上施加的电压偏置到0电平或者0电平附近,然后在此基础上执行读取操作,当位线地址指示的位线的读出电流值高于某一特定阈值时,可以确定该位线出现漏电故障。此时,由于该位线上的所有字线都没有被选中,读电路实际读取的是选中位线上的漏电流,因此,该读出值可以用于评估此位线上是否有漏电故障。需要说明的是,在实现该读字线电压零偏置功能时,字线和位线上施加的电压的幅值及读取数据时的读时延等参数,还可以根据应用需求进行调整,以实现灵活地监控存储阵列的漏电等情况,评估存储器的健康状态,从而提高存储阵列的可靠性。
作为一种可实现方式,访问指令可以携带有参数集合,该参数集合可以包括:一个或多个控制参数的配置值。当参数集合未携带一个或多个控制参数的名称时,存储器和控制器之间可以预先约定访问指令中携带哪些控制参数的配置值,及被携带的控制参数的配置值在访问指令中的位置。例如,存储器和控制器可以预先预定:访问指令中携带的控制参数为矩形波脉冲的宽度和高度,且访问指令的第p1至p2位携带矩形波脉冲的宽度的配置值,访问指令的第p3至p4位携带矩形波脉冲的高度的配置值。或者,参数集合可以包括:一个或多个控制参数及其配置值。此时,存储器和控制器可以预先约定控制参数与其标识的对应关系,当存储器接收到访问指令后,可以根据参数集合中的标识确定其携带的控制参数及其配置值。需要说明的是,参数集合包括的控制参数可以根据应用需求进行调整。并且,控制参数及其配置值在访问指令中占的比特位数可以根据应用需求进行调整,且不同控制参数及其配置值在同一访问指令中占的比特位数可以相同,也可以不同。例如,访问指令中每个控制参数的配置值可以均占2个比特位,或者,访问指令中一个控制参数的配置值占2个比特位,另一控制参数的配置值占3个比特位。
可选地,配置值可以采用绝对值表示,或者,可以采用相对值表示。当采用相对值表示配置值时,存储器和控制器可以预先约定每个控制参数的基准值,存储器接收到访问指令后,可以根据访问指令中的相对值和基准值得到配置值的绝对值。
另外,访问指令可以携带有指令前缀。该指令前缀用于指示访问指令的类型。访问指令的类型包括读指令和/或写指令。或者,访问指令的类型还可以进一步细分。例如,访问指令的类型可以包括:采用绝对值表示配置值的读指令和/或写指令、采用相对值表示配置值的读指令和/或写指令、及携带有指示访问操作使用的附加功能的控制参数的读指令和/或写指令。并且,存储器和控制器可以预先约定访问指令的类型与其标识的对应关系,当存储器接收到访问指令后,可以根据访问指令的类型的标识确定访问指令的类型。示例地,访问指令的类型与其标识的对应关系可以如表1所示。
表1
访问指令的类型标识 | 访问指令的类型 |
0000 | 采用绝对值表示配置值的读指令 |
0001 | 采用相对值表示配置值的写指令 |
0010 | 采用绝对值表示配置值的读指令 |
0011 | 采用相对值表示配置值的写指令 |
0100 | 指示附加功能的读指令 |
0101 | 指示附加功能的写指令 |
0110 | 一般读指令 |
0111 | 一般写指令 |
1XXX | 其余指令 |
对于本申请实施例中的访问指令,可以包括用于指示访问操作的访问指令本身和需要访问的存储地址。在一种可实现方式中,该访问指令本身和存储地址可以通过不同的端口发送至存储器。此时,访问指令的内容可以包括依次排列的指令前缀和参数集合。或者,该访问指令本身和存储地址可以通过同一端口发送至存储器。此时,访问指令的内容可以包括依次排列的指令前缀、存储地址和参数集合。其中,访问指令中各部分内容占的比特位数可以根据应用需求设置。例如,可以根据指令集大小设置指令前缀占的比特位数,如四个比特位。又例如,可以根据存储器实际容量设置存储地址占的比特位数。
另外,如图11所示,当使用时钟信号发送访问指令时,考虑到访问指令的宽度M以及存储地址的总端口数目K,访问指令需要至少包含M/K(当M能够整除K时)或[M/K]+1(当M不能够整除K时)个指令节拍。且当访问指令的实际内容的总长度不足指令节拍的整数倍时,需要在访问指令的实际内容后面补0,使得补0后的访问指令的总长度等于指令节拍的整数倍。其中,一个指令节拍为一个时钟周期或半个时钟周期,图11为一个指令节拍为一个时钟周期的示意图。[x]代表对x执行取整运算。
步骤702、存储器基于配置值执行访问指令指示的访问操作。
存储器接收到控制器发送的访问指令后,即可根据该访问指令执行访问操作。并且,当访问指令携带的控制参数的配置值时,存储器可以根据配置值对访问操作进行干预。例如,当访问指令携带的控制参数用于指示执行访问操作使用的脉冲时,可以向存储单元施加该配置值指示的脉冲。当访问指令携带的控制参数用于指示执行访问操作使用的附加功能时,可以开启对应的附加功能。其中,上述步骤701中以对附加功能的实现方式进行了说明,此处不再对其进行赘述。
步骤703、存储器向控制器反馈针对访问指令的访问响应。
存储器执行访问指令指示的访问操作后,可以向控制器反馈针对访问指令的访问响应,以向控制器反馈是否完成访问操作。需要说明的是,存储器也可以不向控制器反馈访问响应,此时控制器可以通过其他方式确定访问指令的执行结果。例如,可以定义指令时延,当控制器发送写指令后的指定时间段内未收到存储器的反馈时,确定未完成访问操作。
综上所述,在本申请实施例提供的存储器的访问方法中,存储器接收控制器指示对存储器的指定地址进行访问的访问指令,并基于配置值执行访问指令指示的访问操作。由于访问指令携带有控制参数的配置值,控制参数用于影响对指定地址的访问结果,能够通过配置值优化控制参数,如根据存储单元存储特性的漂移情况优化控制参数,从而影响存储器的访问结果,有利于存储器的性能优化,如提高存储器的操作成功率。
需要说明的是,本申请实施例提供的存储器的访问方法的步骤先后顺序可以进行适当调整,步骤也可以根据情况进行相应增减。任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化的方法,都应涵盖在本申请的保护范围之内,因此不再赘述。
本申请实施例还提供了一种存储器的访问装置。如图12所示,该存储器的访问装置120包括:
接收模块1201,用于接收控制器指示对存储器的指定地址进行访问的访问指令,访问指令携带有控制参数的配置值,控制参数用于影响对指定地址的访问结果。
访问模块1202,用于基于配置值执行访问指令指示的访问操作。
可选地,控制参数用于指示执行访问操作使用的脉冲和/或附加功能。
可选地,控制参数用于指示:矩形波脉冲的宽度和/或高度,或者,阶梯波脉冲的阶梯总数、单个阶梯的高度和/或宽度。
可选地,附加功能包括以下任一种或多种:写预读功能、写路径补偿功能、写温度补偿功能、电压写0功能、读路径补偿功能、读温度补偿功能、多次读异或功能、及读字线电压零偏置功能。
可选地,访问指令携带有参数集合,参数集合包括:一个或多个控制参数的配置值,或者,一个或多个控制参数及其配置值。
可选地,配置值采用绝对值或相对值表示。
可选地,访问指令携带有指令前缀,指令前缀用于指示访问指令的类型,访问指令的类型包括读指令和/或写指令。
可选地,访问指令携带有指令前缀,指令前缀用于指示访问指令的类型,访问指令的类型包括:采用绝对值表示配置值的读指令和/或写指令、采用相对值表示配置值的读指令和/或写指令、及携带有指示访问操作使用的附加功能的控制参数的读指令和/或写指令。
综上所述,在本申请实施例提供的存储器的访问装置中,接收模块接收控制器指示对存储器的指定地址进行访问的访问指令,访问模块基于配置值执行访问指令指示的访问操作。由于访问指令携带有控制参数的配置值,控制参数用于影响对指定地址的访问结果,能够通过配置值优化控制参数,如根据存储单元存储特性的漂移情况优化控制参数,从而影响存储器的访问结果,有利于存储器的性能优化,如提高存储器的操作成功率。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的装置和模块的具体工作过程,可以参考前述方法实施例中的对应内容,在此不再赘述。
本申请实施例提供了一种计算机设备。图1所示的存储系统可以部署在该计算设备中。该计算机设备包括存储器和处理器,存储器存储有程序指令,处理器运行程序指令以执行本申请提供的存储器的访问方法或执行本申请提供的存储器的访问方法的任一步骤。
图13是本申请实施例提供的一种计算机设备130的结构示意图。如图13所示,该计算机设备130包括存储器1301、处理器1302、通信接口1303以及总线1304。其中,存储器1301、处理器1302、通信接口1303通过总线1304实现彼此之间的通信连接。并且,该计算机设备130可以包括多个处理器1302,以便于通过不同的处理器实现上述不同功能模块的功能。
存储器1301可以是只读存储器(read only memory,ROM),静态存储设备,动态存储设备或者随机存取存储器(random access memory,RAM)。存储器1301可以存储可执行代码序,当存储器1301中存储的可执行代码被处理器1302执行时,处理器1302和通信接口1303用于执行本申请实施例提供的存储器的访问方法。存储器1301中还可以包括操作系统等其他运行进程所需的软件模块和数据等。
处理器1302可以采用通用的中央处理器(central processing unit,CPU),微处理器,应用专用集成电路(application specific integrated circuit,ASIC),图形处理器(graphics processing unit,GPU)或者一个或多个集成电路。
处理器1302还可以是一种集成电路芯片,具有信号的处理能力。在实现过程中,本申请的存储器的访问方法的部分或全部功能可以通过处理器1302中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器1302还可以是通用处理器、数字信号处理器(digital signal processing,DSP)、专用集成电路(ASIC)、现成可编程门阵列(fieldprogrammable gate array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成,或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器,闪存、只读存储器,可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器1301,处理器1302读取存储器1301中的信息,结合其硬件完成本申请实施例的存储器的访问方法。
通信接口1303使用例如但不限于收发器一类的收发模块,来实现计算机设备130与其他设备或通信网络之间的通信。例如,通信接口1303可以是以下器件的任一种或任一种组合:网络接口(如以太网接口)、无线网卡等具有网络接入功能的器件。
总线1304可包括在计算机设备130各个部件(例如,存储器1301、处理器1302、通信接口1303)之间传送信息的通路。
需要说明的是,当该计算机设备为客户端时,该计算机设备还包括显示屏,该显示屏用于显示程序开发平台的图形用户界面。
上述各个附图对应的流程的描述各有侧重,某个流程中没有详述的部分,可以参见其他流程的相关描述。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。提供程序开发平台的计算机程序产品包括一个或多个计算机指令,在计算机设备上加载和执行这些计算机程序指令时,全部或部分地实现本申请实施例提供的存储器的访问方法的流程或功能。
计算机设备可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质存储有提供程序开发平台的计算机程序指令。
本申请实施例还提供了一种计算机可读存储介质,该计算机可读存储介质为非易失性计算机可读存储介质,该计算机可读存储介质包括程序指令,当程序指令在计算机设备上运行时,使得计算机设备执行如本申请实施例提供的存储器的访问方法。
本申请实施例还提供了一种包含指令的计算机程序产品,当计算机程序产品在计算机上运行时,使得计算机执行本申请实施例提供的存储器的访问方法。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
需要说明的是,本申请所涉及的信息(包括但不限于用户设备信息、用户个人信息等)、数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)以及信号,均为经用户授权或者经过各方充分授权的,且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准。例如,本申请中涉及到的阻值信息都是在充分授权的情况下获取的。
在本申请实施例中,术语“第一”、“第二”和“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。术语“至少一个”是指一个或多个,术语“多个”指两个或两个以上,除非另有明确的限定。
本申请中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
以上所述仅为本申请的可选实施例,并不用以限制本申请,凡在本申请的构思和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (19)
1.一种存储器的访问方法,其特征在于,所述方法包括:
存储器接收控制器指示对存储器的指定地址进行访问的访问指令,所述访问指令携带有控制参数的配置值,所述控制参数用于影响对所述指定地址的访问结果;
存储器基于所述配置值执行所述访问指令指示的访问操作。
2.根据权利要求1所述的方法,其特征在于,所述控制参数用于指示执行所述访问操作使用的脉冲和/或附加功能。
3.根据权利要求2所述的方法,其特征在于,所述控制参数用于指示:矩形波脉冲的宽度和/或高度,或者,阶梯波脉冲的阶梯总数、单个阶梯的高度和/或宽度。
4.根据权利要求2或3所述的方法,其特征在于,所述附加功能包括以下任一种或多种:写预读功能、写路径补偿功能、写温度补偿功能、电压写0功能、读路径补偿功能、读温度补偿功能、多次读异或功能、及读字线电压零偏置功能。
5.根据权利要求1至4任一所述的方法,其特征在于,所述访问指令携带有参数集合,所述参数集合包括:一个或多个控制参数的配置值,或者,一个或多个控制参数及其配置值。
6.根据权利要求1至5任一所述的方法,其特征在于,所述配置值采用绝对值或相对值表示。
7.根据权利要求1至6任一所述的方法,其特征在于,所述访问指令携带有指令前缀,所述指令前缀用于指示所述访问指令的类型,所述访问指令的类型包括读指令和/或写指令。
8.根据权利要求1至6任一所述的方法,其特征在于,所述访问指令携带有指令前缀,所述指令前缀用于指示所述访问指令的类型,所述访问指令的类型包括:采用绝对值表示所述配置值的读指令和/或写指令、采用相对值表示所述配置值的读指令和/或写指令、及携带有指示所述访问操作使用的附加功能的控制参数的读指令和/或写指令。
9.一种存储器的访问装置,其特征在于,所述装置包括:
接收模块,用于接收控制器指示对存储器的指定地址进行访问的访问指令,所述访问指令携带有控制参数的配置值,所述控制参数用于影响对所述指定地址的访问结果;
访问模块,用于基于所述配置值执行所述访问指令指示的访问操作。
10.根据权利要求9所述的装置,其特征在于,所述控制参数用于指示执行所述访问操作使用的脉冲和/或附加功能。
11.根据权利要求10所述的装置,其特征在于,所述控制参数用于指示:矩形波脉冲的宽度和/或高度,或者,阶梯波脉冲的阶梯总数、单个阶梯的高度和/或宽度。
12.根据权利要求10或11所述的装置,其特征在于,所述附加功能包括以下任一种或多种:写预读功能、写路径补偿功能、写温度补偿功能、电压写0功能、读路径补偿功能、读温度补偿功能、多次读异或功能、及读字线电压零偏置功能。
13.根据权利要求9至12任一所述的装置,其特征在于,所述访问指令携带有参数集合,所述参数集合包括:一个或多个控制参数的配置值,或者,一个或多个控制参数及其配置值。
14.根据权利要求9至13任一所述的装置,其特征在于,所述配置值采用绝对值或相对值表示。
15.根据权利要求9至14任一所述的装置,其特征在于,所述访问指令携带有指令前缀,所述指令前缀用于指示所述访问指令的类型,所述访问指令的类型包括读指令和/或写指令。
16.根据权利要求9至14任一所述的装置,其特征在于,所述访问指令携带有指令前缀,所述指令前缀用于指示所述访问指令的类型,所述访问指令的类型包括:采用绝对值表示所述配置值的读指令和/或写指令、采用相对值表示所述配置值的读指令和/或写指令、及携带有指示所述访问操作使用的附加功能的控制参数的读指令和/或写指令。
17.一种计算机设备,其特征在于,包括存储器和处理器,所述存储器存储有程序指令,所述处理器运行所述程序指令以执行权利要求1至8任一所述的方法。
18.一种计算机可读存储介质,其特征在于,包括程序指令,当所述程序指令在计算机设备上运行时,使得所述计算机设备执行如权利要求1至8任一所述的方法。
19.一种计算机程序产品,其特征在于,当所述计算机程序产品在计算机上运行时,使得所述计算机执行如权利要求1至8任一所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210191674.9A CN116705117A (zh) | 2022-02-28 | 2022-02-28 | 存储器的访问方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210191674.9A CN116705117A (zh) | 2022-02-28 | 2022-02-28 | 存储器的访问方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116705117A true CN116705117A (zh) | 2023-09-05 |
Family
ID=87834413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210191674.9A Pending CN116705117A (zh) | 2022-02-28 | 2022-02-28 | 存储器的访问方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116705117A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117238330A (zh) * | 2023-11-14 | 2023-12-15 | 杭州广立微电子股份有限公司 | 一种芯片时序调节装置和芯片 |
-
2022
- 2022-02-28 CN CN202210191674.9A patent/CN116705117A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117238330A (zh) * | 2023-11-14 | 2023-12-15 | 杭州广立微电子股份有限公司 | 一种芯片时序调节装置和芯片 |
CN117238330B (zh) * | 2023-11-14 | 2024-03-12 | 杭州广立微电子股份有限公司 | 一种芯片时序调节装置和芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105960678B (zh) | 减轻交叉点存储器中的读取干扰的方法和设备 | |
CN101430929B (zh) | 用于对非易失性存储单元进行不可逆编程和读取的方法和设备 | |
EP4068106A1 (en) | Apparatuses and methods for configuring i/os of memory for hybrid memory modules | |
KR101942275B1 (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
CN106354671B (zh) | 半导体存储器件及包括其的存储系统 | |
WO2008121147A1 (en) | Register read mechanism | |
TWI685844B (zh) | 用於更新非揮發性記憶體中之一修整參數之技術 | |
US20200005866A1 (en) | Apparatuses and methods to control operations performed on resistive memory cells | |
JP2011018431A (ja) | 相変化メモリを工場でプログラムするための専用インターフェイス | |
KR102112115B1 (ko) | 반도체 메모리 장치 및 그것의 데이터 프로그램 방법 | |
TWI771782B (zh) | 用於穩定單元臨限電壓之系統及方法 | |
CN116705117A (zh) | 存储器的访问方法及装置 | |
CN104778974A (zh) | 串行存储器装置向外部主机通知内部自计时操作的完成 | |
EP1649468A1 (en) | Compensating a long read time of a memory device in data comparison and write operations | |
TWI742728B (zh) | 記憶體裝置與資料存取方法 | |
US11749342B2 (en) | Passive compensation for electrical distance | |
US11645004B2 (en) | Real-time update method for a differential memory, differential memory and electronic system | |
EP3363018B1 (en) | Wordline under-driving using a virtual power network | |
CN116705114A (zh) | 存储器的数据写入方法及装置 | |
CN113539346B (zh) | 用于检测存储器阵列层面的检测电路 | |
US11309045B2 (en) | Method and device for self trimming memory devices | |
CN114333938A (zh) | 一种自适应工艺波动的铁电电容写入电路、方法及电子设备 | |
CN117079685A (zh) | 写操作电路和存储器 | |
CN114913896A (zh) | 相变存储器、控制方法和电子设备 | |
EP3223282A1 (en) | Option code providing circuit and providing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |