CN117079685A - 写操作电路和存储器 - Google Patents

Abstract

本发明提供一种写操作电路和存储器。写操作电路包括：待写入数据的目标单元、写入“0”的第一写电路以及写入“1”的第二写电路，其中，第一写电路包括用于在一个写周期内根据写“0”驱动信号对目标单元进行多次写“0”操作的第一写驱动单元、用于验证写“0”是否成功的第一电压比较器、用于输出写“0”驱动信号的第一逻辑单元；第二写电路包括用于在一个写周期内根据写“1”驱动信号对目标单元进行多次写“1”操作的第二写驱动单元、用于验证写“1”是否成功的第二电压比较器、用于输出写“1”驱动信号的第二逻辑单元。

Description

写操作电路和存储器

技术领域

本发明涉及存储器设计技术领域，尤其涉及一种写操作电路和存储器。

背景技术

在现有MRAM制作工艺不够成熟，单元之间有微小偏差，且访问不同位置的阵列其寄生电阻也有所不同的情况下，阵列的每个单元所需的写电压实际都不一致。在进行写操作时，通常只考虑满足最难写的单元，当此最难写单元能被写入时，其余单元写入电压实际超出所需的写电压，导致目标单元的可擦写次数呈指数下降，芯片耐久性变差。

为了解决上述问题，引入write verify write(写入-验证-再写入)技术，先采用低电压进行写入，完成写操作后进行读操作，若数据已写入，则完成写操作，若数据未写入，则抬高写操作电压，进行第二次写入，依次进行，直到阵列完全写入。由于此技术在写操作时使用较合适电压对阵列进行写操作，可防止芯片耐久性由于写电压过高而变差。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：

在现有write verify write技术中，由于每次写操作完成以后都要对阵列进行读操作以便验证是否成功写入，考虑到需要多次写操作，故单个写周期其实是由几组写操作与读操作组成，写入时间会特别长，降低芯片工作频率，写入速度变得很慢。

发明内容

为解决上述问题，本发明提供了一种写操作电路和存储器，在不降低芯片耐久性的前提下，能够缩短写周期，提高写入速度。

一方面，本发明提供一种写操作电路，包括：

待写入数据的目标单元、向目标单元写入“0”的第一写电路以及写入“1”的第二写电路，其中，

所述第一写电路包括：

第一写驱动单元，输入端输入写“0”驱动信号，输出端与目标单元的位线连接，用于在一个写周期内根据所述写“0”驱动信号对所述目标单元进行多次写“0”操作；

第一电压比较器，输入位线电压和第一参考电压，用于通过比较所述位线电压和所述第一参考电压，验证写“0”是否成功；

第一逻辑单元，用于根据所述第一电压比较器的比较结果，输出所述写“0”驱动信号；

所述第二写电路包括：

第二写驱动单元，输入端输入写“1”驱动信号，输出端与目标单元的源线连接，用于在一个写周期内根据所述写“1”驱动信号对所述目标单元进行多次写“1”操作；

第二电压比较器，输入源线电压和第二参考电压，用于通过比较所述源线电压和所述第二参考电压，验证写“1”是否成功；

第二逻辑单元，用于根据所述第二电压比较器的比较结果，输出所述写“1”驱动信号。

可选地，所述第一电压比较器的反相输入端输入所述位线电压，同相输入端输入所述第一参考电压；

所述第二电压比较器的反相输入端输入所述第二参考电压，同相输入端输入所述源线电压。

可选地，所述第一参考电压取值为写“0”前后，目标单元位线电压的中间值；

所述第二参考电压取值为写“1”前后，目标单元源线电压的中间值。

可选地，所述第一逻辑单元包括：

第一与门，一个输入端与所述第一电压比较器的输出端连接，输入所述第一电压比较器的比较结果，另一个输入端输入时钟信号；

第一锁存器，置位端与所述第一与门的输出端连接，复位端输入写周期信号，输出写“0”完成信号；

第一非门，所述第一非门的输入端与所述第一锁存器的输出端连接，对所述写“0”完成信号进行取反；

第二与门，所述第二与门的一个输入端输入写“0”使能信号，另一个输入端与所述第一非门的输出端连接，输出写“0”驱动信号。

可选地，所述第二逻辑单元包括：

第三与门，一个输入端与所述第二电压比较器的输出端连接，输入所述第二电压比较器的比较结果，另一个输入端输入时钟信号；

第二锁存器，置位端与所述第三与门的输出端连接，复位端输入写周期信号，输出写“1”完成信号；

第二非门，所述第二非门的输入端与所述第二锁存器的输出端连接，对所述写“1”完成信号进行取反；

第四与门，所述第四与门的一个输入端输入写“1”使能信号，另一个输入端与所述第二非门的输出端连接，输出写“1”驱动信号。

可选地，所述写“0”驱动信号为高电平时，所述第一写驱动单元进行写“0”操作；

所述写“0”驱动信号为低电平时，所述第一写驱动单元停止写“0”操作；

所述写“1”驱动信号为高电平时，所述第二写驱动单元进行写“1”操作；

所述写“1”驱动信号为低电平时，所述第二写驱动单元停止写“1”操作。

可选地，所述第一写电路还包括第一晶体管，用于在写“0”时保持所述目标单元的源线与地线导通。

可选地，所述第二写电路还包括第二晶体管，用于在写“1”时保持所述目标单元的位线与地线导通。

可选地，所述目标单元包括磁性隧道结和选通晶体管，其中磁性隧道结的自由层侧连接至位线，磁性隧道结的参考层侧连接至源线。

另一方面，本发明提供一种存储器，所述存储器包括上述写操作电路。

本发明提供的一种写操作电路和存储器，在写入数据后不需要进行读操作，通过比较放大器就可以判定存储单元是否写入成功，并通过逻辑电路实现对写驱动电路的控制，写入成功后不再进行后续的写操作，在保证芯片耐久性的前提下，取消了每次写操作之后的读操作，缩短写周期，提高写入速度。本发明通过电压比较器与逻辑电路的组合实现了此功能。

附图说明

图1为本发明一实施例写操作电路的电路结构示意图；

图2为电压比较器时序功能图；

图3为在写“0”时BL电压变化示意图；

图4为在写“1”时SL电压变化示意图；

图5为写“0”操作过程的简化电路示意图；

图6为写“0”操作过程的时序功能图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本申请中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。

并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。

此外，术语“安装”、“设置”、“设有”、“连接”、“相连”、“套接”应做广义理解。例如，可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

本发明一实施例提供一种写操作电路，如图1所示，该写操作电路包括待写入数据的目标单元100、向目标单元写入“0”的第一写电路以及向目标单元写入“1”的第二写电路，其中，

第一写电路包括第一写驱动单元111、第一电压比较器112和第一逻辑单元，本实施例中，第一写驱动单元111输入端输入写“0”驱动信号Write AP2P，输出端与目标单元100的位线连接，用于在一个写周期内根据写“0”驱动信号对目标单元进行多次写“0”操作。写“0”驱动信号对于第一写驱动单元的控制作用表现为：

写“0”驱动信号为高电平时，第一写驱动单元进行写“0”操作；

写“0”驱动信号为低电平时，第一写驱动单元停止写“0”操作。

如果前一次写“0”没有成功，那么随着写操作次数的增加，写“0”操作电压依次升高。第一电压比较器112输入位线电压VBL和第一参考电压VREF_AP2P，用于通过比较位线电压和第一参考电压，验证写“0”是否成功。第一逻辑单元用于根据第一电压比较器112的比较结果，输出写“0”驱动信号Write AP2P。

第二写电路包括第二写驱动单元121、第二电压比较器122和第二逻辑单元，本实施例中，第二写驱动单元121输入端输入写“1”驱动信号Write P2AP，输出端与目标单元100的源线连接，用于在一个写周期内根据写“1”驱动信号对目标单元进行多次写“1”操作。写“1”驱动信号对于第二写驱动单元的控制作用表现为：

写“1”驱动信号为高电平时，第二写驱动单元进行写“1”操作；

写“1”驱动信号为低电平时，第二写驱动单元停止写“1”操作。

如果前一次写“1”没有成功，那么随着写操作次数的增加，写“1”操作电压依次升高，其中是否进行写“1”操作受到写“1”驱动信号的控制。第二电压比较器122输入源线电压VSL和第二参考电压VREF_P2AP，用于通过比较源线电压和第二参考电压，验证写“1”是否成功。第二逻辑单元，用于根据第二电压比较器122的比较结果，输出写“1”驱动信号WriteP2AP。

进一步地，参考图1，第一写电路还包括第一晶体管M1，用于在写“0”时保持目标单元的源线与地线导通。第二写电路还包括第二晶体管M2，用于在写“1”时保持目标单元的位线与地线导通。

作为一种实施方式，目标单元可以是MRAM单元，包括磁性隧道结和选通晶体管，其中磁性隧道结的自由层侧连接至位线，磁性隧道结的参考层侧连接至源线。但需要说明的是，目标单元类型不限于MRAM单元，可为任意一种可通过电阻变化来区分状态的存储单元，例如，可以是阻变存储器RRAM单元。

本发明实施例使用电压比较器来验证是否成功写入。电压比较器的工作方式如图2所示：

电压比较器为四端口器件，其中COMPARE_EN为使能开关，A端与B端为对比电压输入端，A是反相输入端，B是同相输入端，正常工作时无电流流入。COMPARE_OUT为输出端。电压比较器可在COMPARE_EN为高电平时，持续比较A,B两端的电压，直到COMPARE_EN拉低。

若A端电压高于B端电压，则输出COMPARE_OUT为0，若A端电压低于B端电压，则输出COMPARE_OUT为1。

当对比过程中发生电压变化时，COMPARE_OUT需要一个T_SENSING时间来输出，参考图2，当A端电压低于B端电压时，经过T_SENSING时间后，输出信号COMPARE_OUT变为高电平。理想情况下希望T_SENSING为0，实际电路中此时间与电压比较器的MOS管尺寸以及比较电压的大小有关，可根据实际情况进行调整，使T_SENSING变小。

本实施例中，第一电压比较器的反相输入端(A端)输入位线电压，同相输入端(B端)输入第一参考电压，第二电压比较器的反相输入端(A端)输入第二参考电压，同相输入端(B端)输入源线电压，当第一/第二电压比较器的输出端COMPARE_OUT为低电平时，表示写入失败，输出端COMPARE_OUT为高电平时，表示写入成功。

由于MTJ电阻在写入成功后会翻转，翻转后其电阻阻值会跳变，MTJ在平行态(P态)时阻值较小，在反平行态(AP态)时阻值较大，因此利用MTJ的翻转特性来验证是否成功写入。

当MTJ电阻跳变时，由于整个支路电阻变化，会导致BL/SL的电压也发生变化，例如，MTJ从AP态翻转到P态时(可以记为AP2P，即写“0”)，MTJ电阻突然减小，BL上的电压会因为MTJ分压变化而减小，此时若使用一个参考电压，其电压值为翻转前后BL电压的中间值，且可随写电压调整进行抬高。就能够通过判断BL上电压与参考电压的关系来判断是否成功写入“0”，图3示出了在写“0”时BL电压变化示意图。

又例如，MTJ从P态翻转到AP态时(可以记为P2AP，即写“1”)，MTJ电阻突然增大，SL上的电压会因为MTJ分压变化而增大，此时若使用一个参考电压，其电压值为翻转前后SL电压的中间值，且可随写电压调整进行抬高。就能够通过判断SL上电压与参考电压的关系来判断是否成功写入“1”，图4示出了在写“1”时SL电压变化示意图。

进一步参考图1，图1给出了第一逻辑单元和第二逻辑单元的一种实现方式。第一逻辑单元包括第一与门113、第一锁存器114、第一非门115和第二与门116，

第一与门113一个输入端与第一电压比较器112的输出端连接，输入第一电压比较器的比较结果COMPARE_OUT0，另一个输入端输入时钟信号CLK_IN。

第一锁存器114置位端与第一与门113的输出端连接，复位端输入写周期信号CLK_WRITE，输出写“0”完成信号WRITE_AP2P_FINISH。

第一非门115的输入端与第一锁存器114的输出端连接，对写“0”完成信号进行取反。

第二与门116的一个输入端输入写“0”使能信号Write AP2P_EN，另一个输入端与第一非门的输出端连接，输出写“0”驱动信号Write AP2P。

第二逻辑单元包括第三与门123、第二锁存器124、第二非门125和第四与门126，

第三与门123一个输入端与第二电压比较器122的输出端连接，输入第二电压比较器的比较结果COMPARE_OUT1，另一个输入端输入时钟信号CLK_IN。

第二锁存器124置位端与第三与门123的输出端连接，复位端输入写周期信号CLK_WRITE，输出写“1”完成信号WRITE_P2AP_FINISH。

第二非门125的输入端与第二锁存器124的输出端连接，对写“1”完成信号进行取反。

第四与门126的一个输入端输入写“1”使能信号Write P2AP_EN，另一个输入端与第二非门125的输出端连接，输出写“1”驱动信号Write P2AP。

图1示出的逻辑电路仅为一个示例，还可以有其他的实现方式，可为任意一种通过电压比较器的比较结果生成驱动信号，通过该驱动信号来实现控制写驱动单元写入操作的电路结构。

本发明实施例提供的一种写操作电路，当进行写操作时，通过比较参考电压与SL/BL上的电压来判断目标单元是否写入成功，当目标单元MTJ翻转时，由于电阻的跳变，对比电压会瞬时低于参考电压，使得COMPARE_OUT拉高，并使用锁存器锁存，当写入完成信号为高时，说明阵列已完成写入，后续的写入操作将不进行，直到完成整个写周期后，当下个写周期开始，通过写周期信号clk_write来对锁存器复位，写入完成信号才重新置0。与现有技术相比，使用本发明实施例的写操作电路，可以使用合适的写电压对不同的MTJ单元进行写入，且通过无需读操作就能验证是否写入成功，缩短了整个周期，在保证器件耐受性的条件下使得写入速度更快。

具体地，以AP2P写入“0”过程为例说明本发明实施例写操作电路的工作流程，此时只有第一写电路工作，图1电路可以简化为图5的形式。假定第一写驱动单元在一个写周期内可以进行3次写操作，其中第一次写电压最低，能保证大部分单元被写入，第二次稍高，能写入剩余第一次未完成写入，需要更高写电压的单元，第三次最高，用于写入较难写入的个别单元。假定第二次写操作写入成功，具体过程如下：

当进行写入操作时，外部输入一个写周期信号CLK_WRITE，开始进行写操作，在CLK_WRITE上升沿，锁存器复位，拉低写入完成信号WRITE_AP2P_FINISH。经过反相器后，输入第一写驱动单元的写驱动信号WRITE_AP2P为高电平，此时进行第一次写操作，写驱动单元输出的写入电压为WRITE_VOLTAGE1，通过电压比较器比较后发现MTJ电压没有跳变，COMPARE_OUT0输出为低电平，故说明第一次写入失败。

此时进入第二个写操作，抬高写入电压至WRITE_VOLTAGE2，相同的写入操作中使用电压比较器进行电压比较，发现电压有了跳变，COMPARE_OUT0输出为高电平，故说明第二次写入成功，此时锁存器置位端为高电平，因此写入完成信号WRITE_AP2P_FINISH被拉高。由于WRITE_AP2P_FINISH为高，经过反相器和与门后使得写“0”驱动信号WRITE_AP2P为低电平。

因为锁存功能，WRITE_AP2P_FINISH直到下一个写周期的CLK_WRITE上升沿后才会被置0，以保证在本次写周期内，本次写操作之后的写入操作(即第三次写操作)都不再进行。图6示出了以上过程对应的写电压，MTJ上的电压以及电压比较器输出的电平时序关系。

至于P2AP写入“1”过程与上述过程类似，不再展开叙述。

另一方面，本发明另一实施例还提供一种存储器，该存储器包括上述写操作电路，具有同样的技术效果。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种写操作电路，其特征在于，包括：

待写入数据的目标单元、向目标单元写入“0”的第一写电路以及写入“1”的第二写电路，其中，

所述第一写电路包括：

第一写驱动单元，输入端输入写“0”驱动信号，输出端与目标单元的位线连接，用于在一个写周期内根据所述写“0”驱动信号对所述目标单元进行多次写“0”操作；

第一电压比较器，输入位线电压和第一参考电压，用于通过比较所述位线电压和所述第一参考电压，验证写“0”是否成功；

第一逻辑单元，用于根据所述第一电压比较器的比较结果，输出所述写“0”驱动信号；

所述第二写电路包括：

第二写驱动单元，输入端输入写“1”驱动信号，输出端与目标单元的源线连接，用于在一个写周期内根据所述写“1”驱动信号对所述目标单元进行多次写“1”操作；

第二电压比较器，输入源线电压和第二参考电压，用于通过比较所述源线电压和所述第二参考电压，验证写“1”是否成功；

第二逻辑单元，用于根据所述第二电压比较器的比较结果，输出所述写“1”驱动信号。

2.根据权利要求1所述的写操作电路，其特征在于，所述第一电压比较器的反相输入端输入所述位线电压，同相输入端输入所述第一参考电压；

所述第二电压比较器的反相输入端输入所述第二参考电压，同相输入端输入所述源线电压。

3.根据权利要求2所述的写操作电路，其特征在于，

所述第一参考电压取值为写“0”前后，目标单元位线电压的中间值；

所述第二参考电压取值为写“1”前后，目标单元源线电压的中间值。

4.根据权利要求1所述的写操作电路，其特征在于，

所述第一逻辑单元包括：

第一与门，一个输入端与所述第一电压比较器的输出端连接，输入所述第一电压比较器的比较结果，另一个输入端输入时钟信号；

第一锁存器，置位端与所述第一与门的输出端连接，复位端输入写周期信号，输出写“0”完成信号；

第一非门，所述第一非门的输入端与所述第一锁存器的输出端连接，对所述写“0”完成信号进行取反；

第二与门，所述第二与门的一个输入端输入写“0”使能信号，另一个输入端与所述第一非门的输出端连接，输出写“0”驱动信号。

5.根据权利要求1所述的写操作电路，其特征在于，

所述第二逻辑单元包括：

第三与门，一个输入端与所述第二电压比较器的输出端连接，输入所述第二电压比较器的比较结果，另一个输入端输入时钟信号；

第二锁存器，置位端与所述第三与门的输出端连接，复位端输入写周期信号，输出写“1”完成信号；

第二非门，所述第二非门的输入端与所述第二锁存器的输出端连接，对所述写“1”完成信号进行取反；

第四与门，所述第四与门的一个输入端输入写“1”使能信号，另一个输入端与所述第二非门的输出端连接，输出写“1”驱动信号。

6.根据权利要求1所述的写操作电路，其特征在于，

所述写“0”驱动信号为高电平时，所述第一写驱动单元进行写“0”操作；

所述写“0”驱动信号为低电平时，所述第一写驱动单元停止写“0”操作；

所述写“1”驱动信号为高电平时，所述第二写驱动单元进行写“1”操作；

所述写“1”驱动信号为低电平时，所述第二写驱动单元停止写“1”操作。

7.根据权利要求1所述的写操作电路，其特征在于，

所述第一写电路还包括第一晶体管，用于在写“0”时保持所述目标单元的源线与地线导通。

8.根据权利要求1所述的写操作电路，其特征在于，

所述第二写电路还包括第二晶体管，用于在写“1”时保持所述目标单元的位线与地线导通。

9.根据权利要求1所述的写操作电路，其特征在于，

所述目标单元包括磁性隧道结和选通晶体管，其中磁性隧道结的自由层侧连接至位线，磁性隧道结的参考层侧连接至源线。

10.一种存储器，其特征在于，所述存储器包括如权利要求1-9中任一项所述的写操作电路。