CN109872749B - 电阻式存储器装置及其操作方法 - Google Patents

电阻式存储器装置及其操作方法 Download PDF

Info

Publication number
CN109872749B
CN109872749B CN201711264932.7A CN201711264932A CN109872749B CN 109872749 B CN109872749 B CN 109872749B CN 201711264932 A CN201711264932 A CN 201711264932A CN 109872749 B CN109872749 B CN 109872749B
Authority
CN
China
Prior art keywords
voltage
terminal
signal transmission
memory cell
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711264932.7A
Other languages
English (en)
Other versions
CN109872749A (zh
Inventor
林立伟
庄育铮
李松益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201711264932.7A priority Critical patent/CN109872749B/zh
Priority to US16/177,460 priority patent/US10726890B2/en
Publication of CN109872749A publication Critical patent/CN109872749A/zh
Application granted granted Critical
Publication of CN109872749B publication Critical patent/CN109872749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种电阻式存储器装置，包括存储器晶胞阵列以及电压选择器电路。存储器晶胞阵列包括多个存储器晶胞。电压选择器电路耦接至存储器晶胞阵列。电压选择器电路通过多个不同的信号传递路径对存储器晶胞执行电压施加操作。各信号传递路径通过其中一个存储器晶胞。信号传递路径当中的两个信号传递路径的电阻压降实质上相同，且两个信号传递路径的信号传递方向不相同。另外，一种电阻式存储器装置的操作方法也被提出。

Description

电阻式存储器装置及其操作方法
技术领域
本发明涉及一种存储器装置及其操作方法，尤其涉及一种电阻式存储器装置及其操作方法。
背景技术
近年来电阻式存储器(诸如电阻式随机存取存储器(Resistive Random AccessMemory，RRAM))的发展极为快速，是目前最受瞩目的未来存储器的结构。由于电阻式存储器具备低功耗、高速运作、高密度以及相容于互补式金属氧化物半导体制程技术的潜在优势，因此非常适合作为下一世代的非易失性存储器元件。
现行的电阻式存储器通常包括相对配置的上电极与下电极以及位于上电极与下电极之间的介电层。在现行的电阻式存储器可反复地在高低电阻状态间切换以存储数据前，首先需进行通道形成(forming)的程序。形成程序包括对电阻式存储器施加一偏压，例如正偏压，使电流从上电极流至下电极，使得介电层中产生氧空缺(oxygen vacancy)和氧离子(oxygen ion)而形成电流路径，使电阻式存储器自高阻态(high resistance state，HRS)变为低阻态(low resistance state，LRS)，以形成导电灯丝(filament)。通常，在所形成的灯丝中，邻近上电极处的部分的直径会小于邻近下电极处的部分的直径。之后，可对电阻式存储器进行重置(reset)或设定(set)，使电阻式存储器分别切换为高阻态与低阻态，以完成数据的存储。此外，当对现行的电阻式存储器进行重置时，包括对电阻式存储器施加与设定时极性相反的反向偏压，使电流从下电极流至上电极。此时，邻近上电极处的氧空缺与部分氧离子结合而中断电流路径，使得灯丝在邻近上电极处断开。当对现行的电阻式存储器进行设定时，包括可对电阻式存储器施加与灯丝成形的程序时极性相同的偏压，使电流从上电极流至下电极。此时，邻近上电极处的氧离子脱离，重新形成氧空缺，使得灯丝在邻近上电极处重新形成。
然而，在现有技术中，在对存储器晶胞进行形成程序和/或初始重置操作时，在不同位置的存储器晶胞，其相对于电压源的距离可能不相同。此距离会衍生出寄生的电阻压降(IR drop)效应。在完成形成程序和/或初始重置操作之后，在不同位置的存储器晶胞会因电阻压降效应而有不同的特性，造成存储器晶胞阵阵列整体的品质不均，从而降低存储器晶胞的读写的可靠度。
发明内容
本发明提供一种电阻式存储器装置及其操作方法，此操作方法可自动执行，且可增加存储器晶胞的读写的可靠度。
本发明的电阻式存储器装置包括存储器晶胞阵列以及电压选择器电路。存储器晶胞阵列包括多个存储器晶胞。电压选择器电路耦接至存储器晶胞阵列。电压选择器电路通过多个不同的信号传递路径对存储器晶胞执行电压施加操作。各信号传递路径通过其中一个存储器晶胞。信号传递路径当中的两个信号传递路径的电阻压降实质上相同，且两个信号传递路径的信号传递方向不相同。
在本发明的一实施例中，在信号传递路径当中，两两一组，每一组信号传递路径的电阻压降实质上相同，且信号传递方向不相同。
在本发明的一实施例中，上述的存储器晶胞阵列包括第一端、第二端、第三端及第四端。每一组信号传递路径包括第一信号传递路径及第二信号传递路径。第一信号传递路径位于第一端与第二端之间，其上的信号由第一端传递至第二端。第二信号传递路径位于第三端与第四端之间，其上的信号由第三端传递至第四端。
在本发明的一实施例中，上述的电压选择器电路包括第一电压选择器以及第二电压选择器。第一电压选择器耦接至存储器晶胞阵列的第一端。第一电压选择器用以选择将第一端耦接至第一电压或第二电压。第二电压选择器耦接至存储器晶胞阵列的第二端。第二电压选择器用以选择将第二端耦接至第三电压或第四电压。
在本发明的一实施例中，上述的电压选择器电路更包括第三电压选择器以及第四电压选择器。第三电压选择器耦接至存储器晶胞阵列的第三端。第三电压选择器用以选择将第三端耦接至第一电压或第二电压。第四电压选择器耦接至存储器晶胞阵列的第四端。第四电压选择器用以选择将第四端耦接至第三电压或第四电压。
在本发明的一实施例中，上述各存储器晶胞包括开关元件。开关元件包括第一端、第二端及控制端。开关元件的第一端通过比特线耦接至存储器晶胞阵列的第一端及第三端。开关元件的第二端通过源极线耦接至存储器晶胞阵列的第二端及第四端。开关元件的控制端耦接至字符线。
在本发明的一实施例中，其中一存储器晶胞的开关元件被导通以执行电压施加操作，且其余的存储器晶胞的开关元件不导通。
在本发明的一实施例中，上述的电压选择器电路依据输入指令，对存储器晶胞执行电压施加操作。
在本发明的一实施例中，上述的电压选择器电路在上电(power up)程序之后，对存储器晶胞执行电压施加操作。
在本发明的一实施例中，上述的电压施加操作包括形成程序、初始重置(initialreset)操作、重置操作、设定操作、写入操作以及读取操作的其中一者或其组合。
本发明的电阻式存储器装置的操作方法包括多个步骤。电阻式存储器装置包括M个存储器晶胞。第一步骤：通过第一信号传递路径对M个存储器晶胞当中的第N个存储器晶胞执行电压施加操作，其中第一信号传递路径通过第N个存储器晶胞，且N<M，M、N为正整数；第二步骤：通过第二信号传递路径对M个存储器晶胞当中的第K个存储器晶胞执行电压施加操作，其中第二信号传递路径通过第K个存储器晶胞，且K≦M，K为正整数；以及第三步骤：重复执行第一步骤及第二步骤，直到M个存储器晶胞均完成电压施加操作。M、N、K符合关系式：N+K＝M+1。第一信号传递路径的电阻压降与第二信号传递路径的电阻压降实质上相同，且第一信号传递路径的信号传递方向与第二信号传递路径的信号传递方向不相同。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1示出本发明一实施例的电阻式存储器装置的概要示意图；
图2示出图1实施例的存储器晶胞阵列以及电压选择器电路的概要示意图；
图3A、图3B、图3C及图3D示出图2实施例的电压选择器电路对存储器晶胞执行电压施加操作的概要示意图；
图4示出本发明一实施例的电阻式存储器装置的操作方法的步骤流程图；
图5示出本发明另一实施例的电阻式存储器装置的操作方法的步骤流程图；
附图标记说明
100：电阻式存储器装置；
110：存储器控制器；
120：存储器晶胞阵列；
122_1、122_m：存储器晶胞；
130：电压选择器电路；
132_1、132_2、132_3、132_4：电压选择器；
N1：第一端； N4：第四端；
N2：第二端； BL：比特线；
N3：第三端； 20SL：源极线；
WL_1、WL_2、WL_(m-1)、WL_m：字符线；
R1、R2、R(m-1)、Rm：可变电阻元件；
T1、T2、T(m-1)、Tm：开关元件；
V1、V2、V3、V4：电压；
H：高电平的控制信号；
L：低电平的控制信号；
F_L、bF_L、R_R、bR_R、F_R、bF_R、R_L、bR_L：控制信号；
IR1_1、IR2_1、IR1_2、IR2_2：信号传递路径；
S100、S110、S120、S200、S210、S220、S230、S240、S250：方法步骤。
具体实施方式
以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。在通篇说明书及申请专利范围当中所提及的“耦接”一词在本说明书中包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接至一第二装置，则代表该第一装置可直接电性连接至该第二装置，或通过其它装置或连接手段而间接地电性连接至该第二装置。在本说明书以及权利要求中的序数，例如“第一”、“第二”、“第三”等等，彼此之间并没有顺序上的先后关系。
图1示出本发明一实施例的电阻式存储器装置的概要示意图。图2示出图1实施例的存储器晶胞阵列以及电压选择器电路的概要示意图。请参考图1及图2，本实施例的电阻式存储器装置100包括存储器控制器110以及存储器晶胞阵列120。在本实施例中，存储器控制器110用以控制存储器晶胞阵列120整体的操作，例如包括形成程序、初始重置操作、重置操作、设定操作、写入操作及读取操作等程序或操作，其控制方式可以由所属技术领域的技术获致足够的教示、建议与实施说明。
在本实施例中，存储器晶胞阵列120包括源极线SL、比特线BL、多个字符线WL_1至WL_m以及多个存储器晶胞122_1至122_m。在本实施例中，存储器晶胞阵列120包括M个存储器晶胞，其中M为正整数。每一存储器晶胞包括可变电阻元件及开关元件。例如，存储器晶胞122_1包括可变电阻元件R1及开关元件T1，存储器晶胞122_m包括可变电阻元件Rm及开关元件Tm，其余存储器晶胞的结构可依此类推。
在本实施例中，存储器晶胞阵列120包括第一端N1、第二端N2、第三端N3及第四端N4。电压选择器电路130用以将存储器晶胞阵列120的第一端N1、第二端N2、第三端N3及第四端N4耦接至预设的电压，以对存储器晶胞122_1至122_m执行电压施加操作。电压选择器电路130可设置在存储器晶胞阵列120上或者电阻式存储器装置100中的其他电路区块，本发明对存储器晶胞阵列120的设置位置并不加以限制。在本实施例中，每一存储器晶胞122_1至122_m的开关元件的第一端通过比特线BL耦接至第一端N1及第三端N3。每一存储器晶胞122_1至122_m的开关元件的第二端通过源极线SL耦接至第二端N2及第四端N4。此外，每一存储器晶胞122_1至122_m的开关元件的控制端耦接至对应的字符线WL_1至WL_m。
具体而言，在本实施例中，电压选择器电路130包括第一电压选择器132_1、第二电压选择器132_2、第三电压选择器132_3及第四电压选择器132_4。在本实施例中，第一电压选择器132_1依据控制信号F_L、bF_L选择将存储器晶胞阵列120的第一端N1耦接至第一电压V1或第二电压V2。第二电压选择器132_2依据控制信号R_R、bR_R选择将存储器晶胞阵列120的第二端N2耦接至第三电压V3或第四电压V4。第三电压选择器132_3依据控制信号F_R、bF_R选择将存储器晶胞阵列120的第三端N3耦接至第一电压V1或第二电压V2。第四电压选择器132_4依据控制信号R_L、bR_L选择将存储器晶胞阵列120的第四端N4耦接至第三电压V3或第四电压V4。因此，在电压施加操作执行时，第一电压V1、第二电压V2、第三电压V3及第四电压V4可被选择并且施加至对应的存储器晶胞。
在本实施例中，控制信号F_L、bF_L、R_R、bR_R、F_R、bF_R、R_L、bR_L可由额外设置的Y数据多功器(Y-multiplexer，简称：Y-MUX，未示出)来输出并且用以控制第一电压选择器132_1、第二电压选择器132_2、第三电压选择器132_3及第四电压选择器132_4的输出电压。在本实施例中，第一电压V1例如是比特线电压VBL，第二电压V2及第三电压V3例如是接地电压(0伏特)，第四电压V4是例如是源极线电压VSL。本发明对电压选择器电路130的实现方式以及第一电压V1、第二电压V2、第三电压V3及第四电压V4的电压值并不加以限制。
在本实施例中，电压选择器电路130通过多个不同的信号传递路径对存储器晶胞122_1至122_m执行电压施加操作。每一信号传递路径包括存储器晶胞122_1至122_m当中的一个存储器晶胞。图3A至图3D示出图2实施例的电压选择器电路对存储器晶胞执行电压施加操作的概要示意图。图4示出本发明一实施例的电阻式存储器装置的操作方法的步骤流程图。
具体而言，请参考图3A至图4，在步骤S100中，电压选择器电路130通过第一信号传递路径IR1_1对第N个存储器晶胞执行电压施加操作，如图3A所示，其中N为正整数且小于M(N<M)。在图3A中，电压选择器电路130是对第1个存储器晶胞122_1执行电压施加操作，即N＝1。在步骤S110中，电压选择器电路130通过第二信号传递路径IR2_1对第K个存储器晶胞执行电压施加操作，如图3B所示，其中K为正整数且小于或等于M(K≦M)。在图3B中，电压选择器电路130是对第M个存储器晶胞122_m执行电压施加操作，即K＝M。举例而言，在一实施例中，存储器晶胞阵列120例如包括1024个存储器晶胞，即M＝1024。在步骤S110中，电压选择器电路130是对第1024个存储器晶胞执行电压施加操作。因此，在步骤S100、S110中，M、N、K符合关系式：N+K＝M+1。
在本实施例中，第一信号传递路径IR1_1与第二信号传递路径IR2_1的电阻压降实质上相同，且信号传递方向不相同。举例而言，第一信号传递路径IR1_1位于第一端N1与第二端N2之间，在开关元件T1导通时，电流信号通过第一端N1流经可变电阻元件R1及开关元件T1而传递至第二端N2。此时，开关元件T1的第一端通过可变电阻元件R1耦接至第一电压V1，第二端耦接至第三电压V3。第二信号传递路径IR2_1位于第三端N3与第四端N4之间，在开关元件Tm导通时，电流信号通过第三端N3流经可变电阻元件Rm及开关元件Tm而传递至第四端N4。此时，开关元件Tm的第一端通过可变电阻元件Rm耦接至第一电压V1，第二端耦接至第三电压V3。因此，在本实施例中，第一信号传递路径IR1_1的电阻压降与第二信号传递路径IR2_1的电阻压降实质上相同，且第一信号传递路径IR1_1的信号传递方向与第二信号传递路径IR2_1的信号传递方向不相同。
接着，在步骤S120中，若尚有其他的存储器晶胞还未进行电压施加操作，电压选择器电路130会再次执行步骤S110，通过第一信号传递路径IR1_2对第2个存储器晶胞122_2执行电压施加操作，即N＝2，如图3C所示。之后，在步骤S110，电压选择器电路130通过第二信号传递路径IR2_2对第M-1个存储器晶胞122_(m-1)执行电压施加操作，即K＝M-1，如图3D所示。举例而言，在一实施例中，存储器晶胞阵列120例如包括1024个存储器晶胞，即M＝1024。在此次的步骤S110中，电压选择器电路130是对第1023个存储器晶胞执行电压施加操作。在此次的步骤S100、S110中，M、N、K也符合关系式：N+K＝M+1。因此，在本实施例中，第一信号传递路径IR1_2的电阻压降与第二信号传递路径IR2_2的电阻压降实质上相同，且第一信号传递路径IR1_2的信号传递方向与第二信号传递路径IR2_2的信号传递方向不相同。电压选择器电路130对其余的存储器晶胞执行的电压施加操作可依上述揭示内容类推。
在步骤S120中，若所有的存储器晶胞均已完成电压施加操作，则结束所述操作方法。即，电压选择器电路130会重复执行步骤S100、S110，直到M个存储器晶胞均完成电压施加操作。在一实施例中，步骤S120例如可由存储器控制器110来执行，由存储器控制器110控制电压选择器电路130是否重复执行步骤S100、S110来完成电压施加操作。
在本实施例中，第一信号传递路径例如是指位于第一端N1与第二端N2之间，且其上的信号(例如电流信号)通过第一端N1传递至第二端N2的信号传递路径。第二信号传递路径例如是指位于第三端N3与第四端N4之间，且其上的信号(例如电流信号)通过第三端N3传递至第四端N4的信号传递路径。
此外，在本实施例中，在电压选择器电路130对存储器晶胞122_1至122_m执行电压施加操作时，其中的一个存储器晶胞的开关元件被导通，其余的存储器晶胞的开关元件不导通。举例而言，当存储器晶胞122_1的开关元件T1导通时，其余的存储器晶胞122_2至122_m的开关元件不导通。存储器晶胞122_m的开关元件Tm导通时，其余的存储器晶胞122_1至122_(m-1)的开关元件T(m-1)不导通。开关元件T1至Tm的导通状态可由字符线解码器来控制，其控制方式可以由所属技术领域的技术获致足够的教示、建议与实施说明。在图3A至图3D中，标示H表示开关元件的控制信号为高电平，并且使开关元件导通，标示L表示开关元件的控制信号为低电平，并且使开关元件不导通。
总结来说，在图3A至图4的实施例中，信号传递路径两两一组，每一组信号传递路径的电阻压降实质上相同，且信号传递方向不相同。例如，第一信号传递路径IR1_1与第二信号传递路径IR2_1一组，两者的电阻压降实质上相同，信号传递方向不相同。又例如，第一信号传递路径IR1_2与第二信号传递路径IR2_2一组，两者的电阻压降实质上相同，信号传递方向不相同。其余信号传递路径组的说明可依此类推。通过以电阻压降实质上相同的信号传递路径两两一组为基础，依序来对存储器晶胞执行电压施加操作，可减缓存储器晶胞因电阻压降而造成的电压施加不均的现象，从而提高存储器晶胞在进行读写操作时的可靠度。
此外，在本发明的示范实施例中，电压施加操作例如包括形成程序、初始重置操作、重置操作、设定操作、写入操作或读取操作等程序或操作。举例而言，在一实施例中，电压施加操作例如是形成程序，在形成程序中，第一电压V1(比特线电压VBL)可被设定为4伏特，第四电压V4(源极线电压VSL)可被设定为0伏特。在一实施例中，电压施加操作例如是初始重置操作，在初始重置操作中，第一电压V1(比特线电压VBL)可被设定为0伏特，第四电压V4(源极线电压VSL)可被设定为+2至+3.5V伏特。在一实施例中，电压施加操作例如是重置操作，在重置操作中，第一电压V1(比特线电压VBL)可被设定为0伏特，第四电压V4(源极线电压VSL)可被设定为+2至+3.5伏特。在一实施例中，电压施加操作例如是设定操作，在设定操作中，第一电压V1(比特线电压VBL)可被设定为+1.5至+3.5伏特，第四电压V4(源极线电压VSL)可被设定为0伏特。惟上述程序或操作的各电压的电压值仅用以例示说明，本发明并不加以限制。
在本发明的示范实施例中，电压施加操作也可自动执行。举例而言，在一实施例中，电压选择器电路130可依据输入指令自动对存储器晶胞122_1至122_m执行电压施加操作。例如，客户或制造商(出货前)可以下达自动执行的指令来使电压选择器电路130自动执行形成程序和/或初始重置操作，以降低测试成本。在一实施例中，电压选择器电路130可在上电程序之后自动对存储器晶胞122_1至122_m执行电压施加操作。例如，客户或制造商(出货前)可以在第一次上电程序之后使电压选择器电路130自动执行形成程序和/或初始重置操作，以降低测试成本。
图5示出本发明另一实施例的电阻式存储器装置的操作方法的步骤流程图。请参考图5，本实施例的电阻式存储器装置的操作方法例如是对存储器晶胞122_1至122_m执行形成程序和/或初始重置操作。在步骤S200中，对电阻式存储器装置100执行第一次上电程序。在步骤S210中，电阻式存储器装置100进入自动形成程序和/或初始重置操作的测试模式。在步骤S220中，存储器控制器110将形成程序和/或初始重置操作设定为从存储器晶胞122_1及122_m开始，依序执行。在步骤S230中，电压选择器电路130通过第一信号传递路径对M个存储器晶胞当中的第N个存储器晶胞执行电压施加操作。接着，在步骤S240中，电压选择器电路130通过第二信号传递路径对M个存储器晶胞当中的第K个存储器晶胞执行电压施加操作。在本实施例中，对第N个存储器晶胞及第K个存储器晶胞而言，第一信号传递路径的电阻压降与第二信号传递路径的电阻压降实质上相同，且第一信号传递路径的信号传递方向与第二信号传递路径的信号传递方向不相同。
在本实施例中，电阻式存储器装置的操作方法会重复执行步骤S230及步骤S250，直到M个存储器晶胞均完成形成程序和/或初始重置操作，如步骤S230至步骤S250的回圈(loop)所示。在一实施例中，对1024个存储器晶胞而言，所述操作方法例如会执行步骤S230至步骤S250的回圈512次。
在本实施例中，若电压选择器电路130是对存储器晶胞执行形成程序，在形成程序中，第一电压V1(比特线电压VBL)可被设定为4伏特，第四电压V4(源极线电压VSL)可被设定为0伏特。在本实施例中，若电压选择器电路130是对存储器晶胞执行初始重置操作，在初始重置操作中，第一电压V1(比特线电压VBL)可被设定为0伏特，第四电压V4(源极线电压VSL)可被设定为+2至+3.5伏特。在本实施例中，若电压选择器电路130是对存储器晶胞执行形成程序及初始重置操作，电压选择器电路130可先对目标存储器晶胞先执行形成程序后，再执行初始重置操作。以存储器晶胞122_1及122_m为例，电压选择器电路130例如先对存储器晶胞122_1执行形成程序后，再执行初始重置操作。接着，电压选择器电路130例如再依序对存储器晶胞122_m执行形成程序及初始重置操作。
另外，本发明的实施例的电阻式存储器装置的操作方法可以由图1至图4实施例的叙述中获致足够的教示、建议与实施说明，因此不再赘述。
综上所述，在本发明的示范实施例中，电压施加操作包括形成程序、初始重置操作、重置操作、设定操作、写入操作或读取操作等程序或操作。通过以电阻压降实质上相同的信号传递路径两两一组为基础，依序来对存储器晶胞执行电压施加操作，可减缓存储器晶胞因电阻压降而造成的电压施加不均的现象，从而提高存储器晶胞在进行读写操作时的可靠度。此外，客户或制造商(出货前)可以下达自动执行的指令或者在第一次上电程序之后自动执行形成程序和/或初始重置操作，以降低测试成本。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (13)

1.一种电阻式存储器装置，包括：
存储器晶胞阵列，包括多个存储器晶胞；以及
电压选择器电路，耦接至所述存储器晶胞阵列，通过多个不同的信号传递路径对所述多个存储器晶胞执行电压施加操作，且各所述信号传递路径通过所述多个存储器晶胞的其中一者，
其中多个信号传递路径当中的两个信号传递路径的电阻压降实质上相同，且所述两个信号传递路径的信号传递方向不相同，
其中在所述多个信号传递路径当中，两两一组，每一组信号传递路径的电阻压降实质上相同，且信号传递方向不相同。
2.根据权利要求1所述的电阻式存储器装置，其中所述存储器晶胞阵列包括第一端、第二端、第三端及第四端，每一组信号传递路径包括第一信号传递路径及第二信号传递路径，所述第一信号传递路径位于所述第一端与所述第二端之间，其上的信号由所述第一端传递至所述第二端，且所述第二信号传递路径位于所述第三端与所述第四端之间，其上的信号由所述第三端传递至所述第四端。
3.根据权利要求2所述的电阻式存储器装置，其中所述电压选择器电路包括：
第一电压选择器，耦接至所述存储器晶胞阵列的所述第一端，用以选择将所述第一端耦接至第一电压或第二电压；以及
第二电压选择器，耦接至所述存储器晶胞阵列的所述第二端，用以选择将所述第二端耦接至第三电压或第四电压。
4.根据权利要求3所述的电阻式存储器装置，其中所述电压选择器电路更包括：
第三电压选择器，耦接至所述存储器晶胞阵列的所述第三端，用以选择将所述第三端耦接至所述第一电压或所述第二电压；以及
第四电压选择器，耦接至所述存储器晶胞阵列的所述第四端，用以选择将所述第四端耦接至所述第三电压或所述第四电压。
5.根据权利要求2所述的电阻式存储器装置，其中各所述存储器晶胞包括开关元件，所述开关元件包括第一端、第二端及控制端，所述开关元件的所述第一端通过比特线耦接至所述存储器晶胞阵列的所述第一端及所述第三端，所述开关元件的所述第二端通过源极线耦接至所述存储器晶胞阵列的所述第二端及所述第四端，且所述开关元件的所述控制端耦接至字符线。
6.根据权利要求5所述的电阻式存储器装置，其中在所述电压选择器电路对所述多个存储器晶胞当中的存储器晶胞执行所述电压施加操作时，所述存储器晶胞的所述开关元件被导通，其余的所述多个存储器晶胞的所述多个开关元件不导通。
7.根据权利要求1所述的电阻式存储器装置，其中所述电压选择器电路依据输入指令，对所述多个存储器晶胞执行所述电压施加操作。
8.根据权利要求1所述的电阻式存储器装置，其中所述电压选择器电路在上电程序之后，对所述多个存储器晶胞执行所述电压施加操作。
9.根据权利要求1所述的电阻式存储器装置，其中所述电压施加操作包括形成程序、初始重置操作、重置操作、设定操作、写入操作以及读取操作的其中一者或其组合。
10.一种电阻式存储器装置的操作方法，其中电阻式存储器装置包括M个存储器晶胞，所述操作方法包括：
第一步骤：通过第一信号传递路径对所述M个存储器晶胞当中的第N个存储器晶胞执行电压施加操作，其中所述第一信号传递路径通过所述第N个存储器晶胞，且N<M，M、N为正整数；
第二步骤：通过第二信号传递路径对所述M个存储器晶胞当中的第K个存储器晶胞执行所述电压施加操作，其中所述第二信号传递路径通过所述第K个存储器晶胞，且K≦M，K为正整数；以及
第三步骤：重复执行所述第一步骤及所述第二步骤，直到所述M个存储器晶胞均完成所述电压施加操作，
其中M、N、K符合关系式：N+K＝M+1，且所述第一信号传递路径的电阻压降与所述第二信号传递路径的电阻压降实质上相同，所述第一信号传递路径的信号传递方向与所述第二信号传递路径的信号传递方向不相同。
11.根据权利要求10所述的电阻式存储器装置的操作方法，其中所述电压施加操作是依据输入指令来执行。
12.根据权利要求10所述的电阻式存储器装置的操作方法，其中所述电压施加操作是在上电程序之后来执行。
13.根据权利要求10所述的电阻式存储器装置的操作方法，其中所述电压施加操作包括形成程序、初始重置操作、重置操作、设定操作、写入操作以及读取操作的其中一者或其组合。
CN201711264932.7A 2017-12-05 2017-12-05 电阻式存储器装置及其操作方法 Active CN109872749B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711264932.7A CN109872749B (zh) 2017-12-05 2017-12-05 电阻式存储器装置及其操作方法
US16/177,460 US10726890B2 (en) 2017-12-05 2018-11-01 Resistive memory apparatus and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711264932.7A CN109872749B (zh) 2017-12-05 2017-12-05 电阻式存储器装置及其操作方法

Publications (2)

Publication Number Publication Date
CN109872749A CN109872749A (zh) 2019-06-11
CN109872749B true CN109872749B (zh) 2020-12-01

Family

ID=66658509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711264932.7A Active CN109872749B (zh) 2017-12-05 2017-12-05 电阻式存储器装置及其操作方法

Country Status (2)

Country Link
US (1) US10726890B2 (zh)
CN (1) CN109872749B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628651B (zh) * 2020-05-06 2023-12-08 华邦电子股份有限公司 电阻式内存存储装置及其操作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1535467A (zh) * 2001-06-20 2004-10-06 磁阻性内存之电流源及电流汲极排列
CN101866941A (zh) * 2009-04-15 2010-10-20 索尼公司 电阻变化型存储器装置及其操作方法
US8605487B2 (en) * 2008-10-23 2013-12-10 Kabushiki Kaisha Toshiba Semiconductor storage device
CN103971725A (zh) * 2013-01-31 2014-08-06 台湾积体电路制造股份有限公司 基于电阻的随机存取存储器
US9025369B2 (en) * 2011-03-23 2015-05-05 Kabushiki Kaisha Toshiba Resistance change nonvolatile semiconductor memory device
TW201725587A (zh) * 2016-01-14 2017-07-16 台灣積體電路製造股份有限公司 具耦合供應電壓線的電阻裝置之記憶體電路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345907B2 (en) * 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
JP2007280458A (ja) * 2006-04-04 2007-10-25 Toshiba Corp 基準電圧発生回路
US8750043B2 (en) 2012-08-16 2014-06-10 Winbond Electronics Corp. Data storage device and control method for non-volatile memory
US8995180B2 (en) 2012-11-29 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory (MRAM) differential bit cell and method of use
CN105097020A (zh) 2014-05-19 2015-11-25 旺宏电子股份有限公司 电阻式存储器及其操作方法
US9472758B2 (en) * 2014-11-11 2016-10-18 Sandisk Technologies Llc High endurance non-volatile storage
KR102292643B1 (ko) 2015-02-17 2021-08-23 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1535467A (zh) * 2001-06-20 2004-10-06 磁阻性内存之电流源及电流汲极排列
US8605487B2 (en) * 2008-10-23 2013-12-10 Kabushiki Kaisha Toshiba Semiconductor storage device
CN101866941A (zh) * 2009-04-15 2010-10-20 索尼公司 电阻变化型存储器装置及其操作方法
US9025369B2 (en) * 2011-03-23 2015-05-05 Kabushiki Kaisha Toshiba Resistance change nonvolatile semiconductor memory device
CN103971725A (zh) * 2013-01-31 2014-08-06 台湾积体电路制造股份有限公司 基于电阻的随机存取存储器
TW201725587A (zh) * 2016-01-14 2017-07-16 台灣積體電路製造股份有限公司 具耦合供應電壓線的電阻裝置之記憶體電路

Also Published As

Publication number Publication date
US10726890B2 (en) 2020-07-28
US20190172535A1 (en) 2019-06-06
CN109872749A (zh) 2019-06-11

Similar Documents

Publication Publication Date Title
US9711212B2 (en) High voltage switching circuitry for a cross-point array
US9343175B2 (en) Fuse data reading circuit having multiple reading modes and related devices, systems and methods
TWI690922B (zh) 記憶體裝置、記憶體系統及記憶體控制方法
US9286974B2 (en) Memory devices
KR20120043314A (ko) 저항성 메모리 장치, 이의 초기화 방법, 및 상기 저항성 메모리 장치를 포함하는 전자 장치들
US8995188B2 (en) Sharing support circuitry in a memory
CN112397122A (zh) 具有多个1TnR结构的电阻式随机存取存储器
CN101689397B (zh) 具有高可靠性的非易失存储器
US20200211643A1 (en) Resistive memory apparatus and method of operating a resistive memory apparatus
CN109872749B (zh) 电阻式存储器装置及其操作方法
KR102496100B1 (ko) 작은 페이지 버퍼를 이용한 높은 대역폭 동작을 위한 교차점 메모리 아키텍처
CN112349311B (zh) 存储器与其读写方法
KR101604933B1 (ko) 교차점 어레이에서의 커플링 커패시터를 통한 타일 레벨 스냅백 검출
US8824229B2 (en) Semiconductor memory apparatus having a pre-discharging function, semiconductor integrated circuit having the same, and method for driving the same
TWI645403B (zh) 電阻式記憶體裝置及其操作方法
CN106486149B (zh) 内存装置
US7518924B2 (en) NOR architecture memory and operation method thereof
CN108206039B (zh) 存储器装置与其相关的控制方法
JP2010129161A (ja) 半導体メモリおよびビット線制御方法
US20180122461A1 (en) Resistive memory apparatus
CN112309468B (zh) 用于快速读取的存储器装置及其控制方法
CN117079685A (zh) 写操作电路和存储器
US9478283B2 (en) Nonvolatile semiconductor storage device having improved reading and writing speed characteristics
CN117636959A (zh) 驱动电路、存储器装置及其操作方法
CN115702456A (zh) 半导体存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant