TWI645403B

TWI645403B - 電阻式記憶體裝置及其操作方法

Info

Publication number: TWI645403B
Application number: TW106142485A
Authority: TW
Inventors: 林立偉; 莊育錚; 李松益
Original assignee: 華邦電子股份有限公司
Priority date: 2017-12-05
Filing date: 2017-12-05
Publication date: 2018-12-21
Also published as: TW201926341A

Abstract

一種電阻式記憶體裝置，包括記憶體晶胞陣列以及電壓選擇器電路。記憶體晶胞陣列包括多個記憶體晶胞。電壓選擇器電路耦接至記憶體晶胞陣列。電壓選擇器電路經由多個不同的訊號傳遞路徑對記憶體晶胞執行電壓施加操作。各訊號傳遞路徑通過其中一個記憶體晶胞。訊號傳遞路徑當中的兩個訊號傳遞路徑的電阻壓降實質上相同，且兩個訊號傳遞路徑的訊號傳遞方向不相同。另外，一種電阻式記憶體裝置的操作方法亦被提出。

Description

電阻式記憶體裝置及其操作方法

本發明是有關於一種記憶體裝置及其操作方法，且特別是有關於一種電阻式記憶體裝置及其操作方法。

近年來電阻式記憶體（諸如電阻式隨機存取記憶體（Resistive Random Access Memory，RRAM））的發展極為快速，是目前最受矚目之未來記憶體的結構。由於電阻式記憶體具備低功耗、高速運作、高密度以及相容於互補式金屬氧化物半導體製程技術之潛在優勢，因此非常適合作為下一世代之非揮發性記憶體元件。

現行的電阻式記憶體通常包括相對配置的上電極與下電極以及位於上電極與下電極之間的介電層。在現行的電阻式記憶體可反覆地在高低電阻狀態間切換以記憶資料前，首先需進行通道形成（forming）的程序。形成程序包括對電阻式記憶體施加一偏壓，例如正偏壓，使電流從上電極流至下電極，使得介電層中產生氧空缺（oxygen vacancy）和氧離子（oxygen ion）而形成電流路徑，使電阻式記憶體自高阻態（high resistance state，HRS）變為低阻態（low resistance state，LRS），以形成導電燈絲（filament）。通常，在所形成的燈絲中，鄰近上電極處的部分的直徑會小於鄰近下電極處的部分的直徑。之後，可對電阻式記憶體進行重置（reset）或設定（set），使電阻式記憶體分別切換為高阻態與低阻態，以完成資料的記憶。此外，當對現行的電阻式記憶體進行重置時，包括對電阻式記憶體施加與設定時極性相反的反向偏壓，使電流從下電極流至上電極。此時，鄰近上電極處的氧空缺與部份氧離子結合而中斷電流路徑，使得燈絲在鄰近上電極處斷開。當對現行的電阻式記憶體進行設定時，包括可對電阻式記憶體施加與燈絲成形的程序時極性相同的偏壓，使電流從上電極流至下電極。此時，鄰近上電極處的氧離子脫離，重新形成氧空缺，使得燈絲在鄰近上電極處重新形成。

然而，在現有技術中，在對記憶體晶胞進行形成程序及/或初始重置操作時，在不同位置的記憶體晶胞，其相對於電壓源的距離可能不相同。此距離會衍生出寄生的電阻壓降（IR drop）效應。在完成形成程序及/或初始重置操作之後，在不同位置的記憶體晶胞會因電阻壓降效應而有不同的特性，造成記憶體晶胞陣陣列整體的品質不均，從而降低記憶體晶胞的讀寫的可靠度。

本發明提供一種電阻式記憶體裝置及其操作方法，此操作方法可自動執行，且可增加記憶體晶胞的讀寫的可靠度。

本發明的電阻式記憶體裝置包括記憶體晶胞陣列以及電壓選擇器電路。記憶體晶胞陣列包括多個記憶體晶胞。電壓選擇器電路耦接至記憶體晶胞陣列。電壓選擇器電路經由多個不同的訊號傳遞路徑對記憶體晶胞執行電壓施加操作。各訊號傳遞路徑通過其中一個記憶體晶胞。訊號傳遞路徑當中的兩個訊號傳遞路徑的電阻壓降實質上相同，且兩個訊號傳遞路徑的訊號傳遞方向不相同。

在本發明的一實施例中，在訊號傳遞路徑當中，兩兩一組，每一組訊號傳遞路徑的電阻壓降實質上相同，且訊號傳遞方向不相同。

在本發明的一實施例中，上述的記憶體晶胞陣列包括第一端、第二端、第三端及第四端。每一組訊號傳遞路徑包括第一訊號傳遞路徑及第二訊號傳遞路徑。第一訊號傳遞路徑位在第一端與第二端之間，其上的訊號由第一端傳遞至第二端。第二訊號傳遞路徑位在第三端與第四端之間，其上的訊號由第三端傳遞至第四端。

在本發明的一實施例中，上述的電壓選擇器電路包括第一電壓選擇器以及第二電壓選擇器。第一電壓選擇器耦接至記憶體晶胞陣列的第一端。第一電壓選擇器用以選擇將第一端耦接至第一電壓或第二電壓。第二電壓選擇器耦接至記憶體晶胞陣列的第二端。第二電壓選擇器用以選擇將第二端耦接至第三電壓或第四電壓。

在本發明的一實施例中，上述的電壓選擇器電路更包括第三電壓選擇器以及第四電壓選擇器。第三電壓選擇器耦接至記憶體晶胞陣列的第三端。第三電壓選擇器用以選擇將第三端耦接至第一電壓或第二電壓。第四電壓選擇器耦接至記憶體晶胞陣列的第四端。第四電壓選擇器用以選擇將第四端耦接至第三電壓或第四電壓。

在本發明的一實施例中，上述各記憶體晶胞包括開關元件。開關元件包括第一端、第二端及控制端。開關元件的第一端經由位元線耦接至記憶體晶胞陣列的第一端及第三端。開關元件的第二端經由源極線耦接至記憶體晶胞陣列的第二端及第四端。開關元件的控制端耦接至字元線。

在本發明的一實施例中，其中一記憶體晶胞的開關元件被導通以執行電壓施加操作，且其餘的記憶體晶胞的開關元件不導通。

在本發明的一實施例中，上述的電壓選擇器電路依據輸入指令，對記憶體晶胞執行電壓施加操作。

在本發明的一實施例中，上述的電壓選擇器電路在上電（power up）程序之後，對記憶體晶胞執行電壓施加操作。

在本發明的一實施例中，上述的電壓施加操作包括形成程序、初始重置（initial reset）操作、重置操作、設定操作、寫入操作以及讀取操作的其中一者或其組合。

本發明的電阻式記憶體裝置的操作方法包括多個步驟。電阻式記憶體裝置包括M個記憶體晶胞。第一步驟：經由第一訊號傳遞路徑對M個記憶體晶胞當中的第N個記憶體晶胞執行電壓施加操作，其中第一訊號傳遞路徑通過第N個記憶體晶胞，且N＜M，M、N為正整數；第二步驟：經由第二訊號傳遞路徑對M個記憶體晶胞當中的第K個記憶體晶胞執行電壓施加操作，其中第二訊號傳遞路徑通過第K個記憶體晶胞，且K≦M，K為正整數；以及第三步驟：重覆執行第一步驟及第二步驟，直到M個記憶體晶胞均完成電壓施加操作。M、N、K符合關係式：N+K=M+1。第一訊號傳遞路徑的電阻壓降與第二訊號傳遞路徑的電阻壓降實質上相同，且第一訊號傳遞路徑的訊號傳遞方向與第二訊號傳遞路徑的訊號傳遞方向不相同。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下提出多個實施例來說明本發明，然而本發明不僅限於所例示的多個實施例。又實施例之間也允許有適當的結合。在通篇說明書及申請專利範圍當中所提及的「耦接」一詞在本說明書中包含任何直接及間接的電性連接手段。因此，若文中描述一第一裝置耦接至一第二裝置，則代表該第一裝置可直接電性連接至該第二裝置，或經由其它裝置或連接手段而間接地電性連接至該第二裝置。在本說明書以及申請專利範圍中的序數，例如「第一」、「第二」、「第三」等等，彼此之間並沒有順序上的先後關係。

圖1繪示本發明一實施例之電阻式記憶體裝置的概要示意圖。圖2繪示圖1實施例之記憶體晶胞陣列以及電壓選擇器電路的概要示意圖。請參考圖1及圖2，本實施例之電阻式記憶體裝置100包括記憶體控制器110以及記憶體晶胞陣列120。在本實施例中，記憶體控制器110用以控制記憶體晶胞陣列120整體之操作，例如包括形成程序、初始重置操作、重置操作、設定操作、寫入操作及讀取操作等程序或操作，其控制方式可以由所屬技術領域的通常知識獲致足夠的教示、建議與實施說明。

在本實施例中，記憶體晶胞陣列120包括源極線SL、位元線BL、多個字元線WL_1至WL_m以及多個記憶體晶胞122_1至122_m。在本實施例中，記憶體晶胞陣列120包括M個記憶體晶胞，其中M為正整數。每一記憶體晶胞包括可變電阻元件及開關元件。例如，記憶體晶胞122_1包括可變電阻元件R1及開關元件T1，記憶體晶胞122_m包括可變電阻元件Rm及開關元件Tm，其餘記憶體晶胞的結構可依此類推。

在本實施例中，記憶體晶胞陣列120包括第一端N1、第二端N2、第三端N3及第四端N4。電壓選擇器電路130用以將記憶體晶胞陣列120的第一端N1、第二端N2、第三端N3及第四端N4耦接至預設的電壓，以對記憶體晶胞122_1至122_m執行電壓施加操作。電壓選擇器電路130可設置在記憶體晶胞陣列120上或者電阻式記憶體裝置100中的其他電路區塊，本發明對記憶體晶胞陣列120的設置位置並不加以限制。在本實施例中，每一記憶體晶胞122_1至122_m的開關元件的第一端經由位元線BL耦接至第一端N1及第三端N3。每一記憶體晶胞122_1至122_m的開關元件的第二端經由源極線SL耦接至第二端N2及第四端N4。此外，每一記憶體晶胞122_1至122_m的開關元件的控制端耦接至對應的字元線WL_1至WL_m。

具體而言，在本實施例中，電壓選擇器電路130包括第一電壓選擇器132_1、第二電壓選擇器132_2、第三電壓選擇器132_3及第四電壓選擇器132_4。在本實施例中，第一電壓選擇器132_1依據控制訊號F_L、bF_L選擇將記憶體晶胞陣列120的第一端N1耦接至第一電壓V1或第二電壓V2。第二電壓選擇器132_2依據控制訊號R_R、bR_R選擇將記憶體晶胞陣列120的第二端N2耦接至第三電壓V3或第四電壓V4。第三電壓選擇器132_3依據控制訊號F_R、bF_R選擇將記憶體晶胞陣列120的第三端N3耦接至第一電壓V1或第二電壓V2。第四電壓選擇器132_4依據控制訊號R_L、bR_L選擇將記憶體晶胞陣列120的第四端N4耦接至第三電壓V3或第四電壓V4。因此，在電壓施加操作執行時，第一電壓V1、第二電壓V2、第三電壓V3及第四電壓V4可被選擇並且施加至對應的記憶體晶胞。

在本實施例中，控制訊號F_L、bF_L、R_R、bR_R、F_R、bF_R、R_L、bR_L可由額外設置的Y數據多功器（Y-multiplexer，簡稱：Y-MUX，未繪示）來輸出並且用以控制第一電壓選擇器132_1、第二電壓選擇器132_2、第三電壓選擇器132_3及第四電壓選擇器132_4的輸出電壓。在本實施例中，第一電壓V1例如是位元線電壓VBL，第二電壓V2及第三電壓V3例如是接地電壓（0伏特），第四電壓V4是例如是源極線電壓VSL。本發明對電壓選擇器電路130的實現方式以及第一電壓V1、第二電壓V2、第三電壓V3及第四電壓V4的電壓值並不加以限制。

在本實施例中，電壓選擇器電路130經由多個不同的訊號傳遞路徑對記憶體晶胞122_1至122_m執行電壓施加操作。每一訊號傳遞路徑包括記憶體晶胞122_1至122_m當中的一個記憶體晶胞。圖3A至圖3D繪示圖2實施例之電壓選擇器電路對記憶體晶胞執行電壓施加操作的概要示意圖。圖4繪示本發明一實施例之電阻式記憶體裝置的操作方法的步驟流程圖。

具體而言，請參考圖3A至圖4，在步驟S100中，電壓選擇器電路130經由第一訊號傳遞路徑IR1_1對第N個記憶體晶胞執行電壓施加操作，如圖3A所示，其中N為正整數且小於M（N＜M）。在圖3A中，電壓選擇器電路130是對第1個記憶體晶胞122_1執行電壓施加操作，即N=1。在步驟S110中，電壓選擇器電路130經由第二訊號傳遞路徑IR2_1對第K個記憶體晶胞執行電壓施加操作，如圖3B所示，其中K為正整數且小於或等於M（K≦M）。在圖3B中，電壓選擇器電路130是對第M個記憶體晶胞122_m執行電壓施加操作，即K=M。舉例而言，在一實施例中，記憶體晶胞陣列120例如包括1024個記憶體晶胞，即M=1024。在步驟S110中，電壓選擇器電路130是對第1024個記憶體晶胞執行電壓施加操作。因此，在步驟S100、S110中，M、N、K符合關係式：N+K=M+1。

在本實施例中，第一訊號傳遞路徑IR1_1與第二訊號傳遞路徑IR2_1的電阻壓降實質上相同，且訊號傳遞方向不相同。舉例而言，第一訊號傳遞路徑IR1_1位在第一端N1與第二端N2之間，在開關元件T1導通時，電流訊號經由第一端N1流經可變電阻元件R1及開關元件T1而傳遞至第二端N2。此時，開關元件T1的第一端經由可變電阻元件R1耦接至第一電壓V1，第二端耦接至第三電壓V3。第二訊號傳遞路徑IR2_1位在第三端N3與第四端N4之間，在開關元件Tm導通時，電流訊號經由第三端N3流經可變電阻元件Rm及開關元件Tm而傳遞至第四端N4。此時，開關元件Tm的第一端經由可變電阻元件Rm耦接至第一電壓V1，第二端耦接至第三電壓V3。因此，在本實施例中，第一訊號傳遞路徑IR1_1的電阻壓降與第二訊號傳遞路徑IR2_1的電阻壓降實質上相同，且第一訊號傳遞路徑IR1_1的訊號傳遞方向與第二訊號傳遞路徑IR2_1的訊號傳遞方向不相同。

接著，在步驟S120中，若尚有其他的記憶體晶胞還未進行電壓施加操作，電壓選擇器電路130會再次執行步驟S110，經由第一訊號傳遞路徑IR1_2對第2個記憶體晶胞122_2執行電壓施加操作，即N=2，如圖3C所示。之後，在步驟S110，電壓選擇器電路130經由第二訊號傳遞路徑IR2_2對第M-1個記憶體晶胞122_(m-1)執行電壓施加操作，即K=M-1，如圖3D所示。舉例而言，在一實施例中，記憶體晶胞陣列120例如包括1024個記憶體晶胞，即M=1024。在此次的步驟S110中，電壓選擇器電路130是對第1023個記憶體晶胞執行電壓施加操作。在此次的步驟S100、S110中，M、N、K也符合關係式：N+K=M+1。因此，在本實施例中，第一訊號傳遞路徑IR1_2的電阻壓降與第二訊號傳遞路徑IR2_2的電阻壓降實質上相同，且第一訊號傳遞路徑IR1_2的訊號傳遞方向與第二訊號傳遞路徑IR2_2的訊號傳遞方向不相同。電壓選擇器電路130對其餘的記憶體晶胞執行的電壓施加操作可依上述揭示內容類推之。

在步驟S120中，若所有的記憶體晶胞均已完成電壓施加操作，則結束所述操作方法。即，電壓選擇器電路130會重複執行步驟S100、S110，直到M個記憶體晶胞均完成電壓施加操作。在一實施例中，步驟S120例如可由記憶體控制器110來執行，由記憶體控制器110控制電壓選擇器電路130是否重複執行步驟S100、S110來完成電壓施加操作。

在本實施例中，第一訊號傳遞路徑例如是指位在第一端N1與第二端N2之間，且其上的訊號（例如電流訊號）經由第一端N1傳遞至第二端N2的訊號傳遞路徑。第二訊號傳遞路徑例如是指位在第三端N3與第四端N4之間，且其上的訊號（例如電流訊號）經由第三端N3傳遞至第四端N4的訊號傳遞路徑。

此外，在本實施例中，在電壓選擇器電路130對記憶體晶胞122_1至122_m執行電壓施加操作時，其中的一個記憶體晶胞的開關元件被導通，其餘的記憶體晶胞的開關元件不導通。舉例而言，當記憶體晶胞122_1的開關元件T1導通時，其餘的記憶體晶胞122_2至122_m的開關元件不導通。記憶體晶胞122_m的開關元件Tm導通時，其餘的記憶體晶胞122_1至122_(m-1)的開關元件T(m-1)不導通。開關元件T1至Tm的導通狀態可由字元線解碼器來控制，其控制方式可以由所屬技術領域的通常知識獲致足夠的教示、建議與實施說明。在圖3A至圖3D中，標示H表示開關元件的控制訊號為高準位，並且使開關元件導通，標示L表示開關元件的控制訊號為低準位，並且使開關元件不導通。

總結來說，在圖3A至圖4的實施例中，訊號傳遞路徑兩兩一組，每一組訊號傳遞路徑的電阻壓降實質上相同，且訊號傳遞方向不相同。例如，第一訊號傳遞路徑IR1_1與第二訊號傳遞路徑IR2_1一組，兩者的電阻壓降實質上相同，訊號傳遞方向不相同。又例如，第一訊號傳遞路徑IR1_2與第二訊號傳遞路徑IR2_2一組，兩者的電阻壓降實質上相同，訊號傳遞方向不相同。其餘訊號傳遞路徑組的說明可依此類推。藉由以電阻壓降實質上相同的訊號傳遞路徑兩兩一組為基礎，依序來對記憶體晶胞執行電壓施加操作，可減緩記憶體晶胞因電阻壓降而造成的電壓施加不均的現象，從而提高記憶體晶胞在進行讀寫操作時的可靠度。

此外，在本發明的示範實施例中，電壓施加操作例如包括形成程序、初始重置操作、重置操作、設定操作、寫入操作或讀取操作等程序或操作。舉例而言，在一實施例中，電壓施加操作例如是形成程序，在形成程序中，第一電壓V1（位元線電壓VBL）可被設定為4伏特，第四電壓V4（源極線電壓VSL）可被設定為0伏特。在一實施例中，電壓施加操作例如是初始重置操作，在初始重置操作中，第一電壓V1（位元線電壓VBL）可被設定為0伏特，第四電壓V4（源極線電壓VSL）可被設定為+2至+3.5V伏特。在一實施例中，電壓施加操作例如是重置操作，在重置操作中，第一電壓V1（位元線電壓VBL）可被設定為0伏特，第四電壓V4（源極線電壓VSL）可被設定為+2至+3.5伏特。在一實施例中，電壓施加操作例如是設定操作，在設定操作中，第一電壓V1（位元線電壓VBL）可被設定為+1.5至+3.5伏特，第四電壓V4（源極線電壓VSL）可被設定為0伏特。惟上述程序或操作的各電壓的電壓值僅用以例示說明，本發明並不加以限制。

在本發明的示範實施例中，電壓施加操作也可自動執行。舉例而言，在一實施例中，電壓選擇器電路130可依據輸入指令自動對記憶體晶胞122_1至122_m執行電壓施加操作。例如，客戶或製造商（出貨前）可以下達自動執行的指令來使電壓選擇器電路130自動執行形成程序及/或初始重置操作，以降低測試成本。在一實施例中，電壓選擇器電路130可在上電程序之後自動對記憶體晶胞122_1至122_m執行電壓施加操作。例如，客戶或製造商（出貨前）可以在第一次上電程序之後使電壓選擇器電路130自動執行形成程序及/或初始重置操作，以降低測試成本。

圖5繪示本發明另一實施例之電阻式記憶體裝置的操作方法的步驟流程圖。請參考圖5，本實施例之電阻式記憶體裝置的操作方法例如是對記憶體晶胞122_1至122_m執行形成程序及/或初始重置操作。在步驟S200中，對電阻式記憶體裝置100執行第一次上電程序。在步驟S210中，電阻式記憶體裝置100進入自動形成程序及/或初始重置操作的測試模式。在步驟S220中，記憶體控制器110將形成程序及/或初始重置操作設定為從記憶體晶胞122_1及122_m開始，依序執行。在步驟S230中，電壓選擇器電路130經由第一訊號傳遞路徑對M個記憶體晶胞當中的第N個記憶體晶胞執行電壓施加操作。接著，在步驟S240中，電壓選擇器電路130經由第二訊號傳遞路徑對M個記憶體晶胞當中的第K個記憶體晶胞執行電壓施加操作。在本實施例中，對第N個記憶體晶胞及第K個記憶體晶胞而言，第一訊號傳遞路徑的電阻壓降與第二訊號傳遞路徑的電阻壓降實質上相同，且第一訊號傳遞路徑的訊號傳遞方向與第二訊號傳遞路徑的訊號傳遞方向不相同。

在本實施例中，電阻式記憶體裝置的操作方法會重覆執行步驟S230及步驟S250，直到M個記憶體晶胞均完成形成程序及/或初始重置操作，如步驟S230至步驟S250的迴圈（loop）所示。在一實施例中，對1024個記憶體晶胞而言，所述操作方法例如會執行步驟S230至步驟S250的迴圈512次。

在本實施例中，若電壓選擇器電路130是對記憶體晶胞執行形成程序，在形成程序中，第一電壓V1（位元線電壓VBL）可被設定為4伏特，第四電壓V4（源極線電壓VSL）可被設定為0伏特。在本實施例中，若電壓選擇器電路130是對記憶體晶胞執行初始重置操作，在初始重置操作中，第一電壓V1（位元線電壓VBL）可被設定為0伏特，第四電壓V4（源極線電壓VSL）可被設定為+2至+3.5伏特。在本實施例中，若電壓選擇器電路130是對記憶體晶胞執行形成程序及初始重置操作，電壓選擇器電路130可先對目標記憶體晶胞先執行形成程序後，再執行初始重置操作。以記憶體晶胞122_1及122_m為例，電壓選擇器電路130例如先對記憶體晶胞122_1執行形成程序後，再執行初始重置操作。接著，電壓選擇器電路130例如再依序對記憶體晶胞122_m執行形成程序及初始重置操作。

另外，本發明之實施例的電阻式記憶體裝置的操作方法可以由圖1至圖4實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

綜上所述，在本發明的示範實施例中，電壓施加操作包括形成程序、初始重置操作、重置操作、設定操作、寫入操作或讀取操作等程序或操作。藉由以電阻壓降實質上相同的訊號傳遞路徑兩兩一組為基礎，依序來對記憶體晶胞執行電壓施加操作，可減緩記憶體晶胞因電阻壓降而造成的電壓施加不均的現象，從而提高記憶體晶胞在進行讀寫操作時的可靠度。此外，客戶或製造商（出貨前）可以下達自動執行的指令或者在第一次上電程序之後自動執行形成程序及/或初始重置操作，以降低測試成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧電阻式記憶體裝置

110‧‧‧記憶體控制器

120‧‧‧記憶體晶胞陣列

122_1、122_m‧‧‧記憶體晶胞

130‧‧‧電壓選擇器電路

132_1、132_2、132_3、132_4‧‧‧電壓選擇器

N1‧‧‧第一端

N2‧‧‧第二端

N3‧‧‧第三端

N4‧‧‧第四端

BL‧‧‧位元線

SL‧‧‧源極線

WL_1、WL_2、WL_(m-1)、WL_m‧‧‧字元線

R1、R2、R(m-1)、Rm‧‧‧可變電阻元件

T1、T2、T(m-1)、Tm‧‧‧開關元件

V1、V2、V3、V4‧‧‧電壓

H‧‧‧高準位的控制訊號

L‧‧‧低準位的控制訊號

F_L、bF_L、R_R、bR_R、F_R、bF_R、R_L、bR_L‧‧‧控制訊號

IR1_1、IR2_1、IR1_2、IR2_2‧‧‧訊號傳遞路徑

S100、S110、S120、S200、S210、S220、S230、S240、S250‧‧‧方法步驟

圖1繪示本發明一實施例之電阻式記憶體裝置的概要示意圖。圖2繪示圖1實施例之記憶體晶胞陣列以及電壓選擇器電路的概要示意圖。圖3A、圖3B、圖3C及圖3D繪示圖2實施例之電壓選擇器電路對記憶體晶胞執行電壓施加操作的概要示意圖。圖4繪示本發明一實施例之電阻式記憶體裝置的操作方法的步驟流程圖。圖5繪示本發明另一實施例之電阻式記憶體裝置的操作方法的步驟流程圖。

Claims

一種電阻式記憶體裝置，包括：一記憶體晶胞陣列，包括多個記憶體晶胞；以及一電壓選擇器電路，耦接至該記憶體晶胞陣列，經由多個不同的訊號傳遞路徑對該些記憶體晶胞執行一電壓施加操作，且各該訊號傳遞路徑通過該些記憶體晶胞的其中一者，其中該些訊號傳遞路徑當中的兩個訊號傳遞路徑的電阻壓降實質上相同，且該兩個訊號傳遞路徑的訊號傳遞方向不相同。
如申請專利範圍第1項所述的電阻式記憶體裝置，其中在該些訊號傳遞路徑當中，兩兩一組，每一組訊號傳遞路徑的電阻壓降實質上相同，且訊號傳遞方向不相同。
如申請專利範圍第2項所述的電阻式記憶體裝置，其中該記憶體晶胞陣列包括一第一端、一第二端、一第三端及一第四端，每一組訊號傳遞路徑包括一第一訊號傳遞路徑及一第二訊號傳遞路徑，該第一訊號傳遞路徑位在該第一端與該第二端之間，其上的訊號由該第一端傳遞至該第二端，且該第二訊號傳遞路徑位在該第三端與該第四端之間，其上的訊號由該第三端傳遞至該第四端。
如申請專利範圍第3項所述的電阻式記憶體裝置，其中該電壓選擇器電路包括：一第一電壓選擇器，耦接至該記憶體晶胞陣列的該第一端，用以選擇將該第一端耦接至一第一電壓或一第二電壓；以及一第二電壓選擇器，耦接至該記憶體晶胞陣列的該第二端，用以選擇將該第二端耦接至一第三電壓或一第四電壓。
如申請專利範圍第4項所述的電阻式記憶體裝置，其中該電壓選擇器電路更包括：一第三電壓選擇器，耦接至該記憶體晶胞陣列的該第三端，用以選擇將該第三端耦接至該第一電壓或該第二電壓；以及一第四電壓選擇器，耦接至該記憶體晶胞陣列的該第四端，用以選擇將該第四端耦接至該第三電壓或該第四電壓。
如申請專利範圍第3項所述的電阻式記憶體裝置，其中各該記憶體晶胞包括一開關元件，該開關元件包括一第一端、一第二端及一控制端，該開關元件的該第一端經由一位元線耦接至該記憶體晶胞陣列的該第一端及該第三端，該開關元件的該第二端經由一源極線耦接至該記憶體晶胞陣列的該第二端及該第四端，且該開關元件的該控制端耦接至一字元線。
如申請專利範圍第6項所述的電阻式記憶體裝置，其中在該電壓選擇器電路對該些記憶體晶胞當中的一記憶體晶胞執行該電壓施加操作時，該記憶體晶胞的該開關元件被導通，其餘的該些記憶體晶胞的該些開關元件不導通。
如申請專利範圍第1項所述的電阻式記憶體裝置，其中該電壓選擇器電路依據一輸入指令，對該些記憶體晶胞執行該電壓施加操作。
如申請專利範圍第1項所述的電阻式記憶體裝置，其中該電壓選擇器電路在一上電程序之後，對該些記憶體晶胞執行該電壓施加操作。
如申請專利範圍第1項所述的電阻式記憶體裝置，其中該電壓施加操作包括一形成程序、一初始重置操作、一重置操作、一設定操作、一寫入操作以及一讀取操作的其中一者或其組合。
一種電阻式記憶體裝置的操作方法，其中電阻式記憶體裝置包括M個記憶體晶胞，所述操作方法包括：第一步驟：經由一第一訊號傳遞路徑對該M個記憶體晶胞當中的第N個記憶體晶胞執行一電壓施加操作，其中該第一訊號傳遞路徑通過該第N個記憶體晶胞，且N＜M，M、N為正整數；第二步驟：經由一第二訊號傳遞路徑對該M個記憶體晶胞當中的第K個記憶體晶胞執行該電壓施加操作，其中該第二訊號傳遞路徑通過該第K個記憶體晶胞，且K≦M，K為正整數；以及第三步驟：重覆執行該第一步驟及該第二步驟，直到該M個記憶體晶胞均完成該電壓施加操作，其中M、N、K符合關係式：N+K=M+1，且該第一訊號傳遞路徑的電阻壓降與該第二訊號傳遞路徑的電阻壓降實質上相同，該第一訊號傳遞路徑的訊號傳遞方向與該第二訊號傳遞路徑的訊號傳遞方向不相同。
如申請專利範圍第11項所述的電阻式記憶體裝置的操作方法，其中該電壓施加操作是依據一輸入指令來執行。
如申請專利範圍第11項所述的電阻式記憶體裝置的操作方法，其中該電壓施加操作是在一上電程序之後來執行。
如申請專利範圍第11項所述的電阻式記憶體裝置的操作方法，其中該電壓施加操作包括一形成程序、一初始重置操作、一重置操作、一設定操作、一寫入操作以及一讀取操作的其中一者或其組合。