JP2011018431A - 相変化メモリを工場でプログラムするための専用インターフェイス - Google Patents

Abstract

【課題】相変化メモリを工場でプログラムするための専用インターフェイスを提供する。
【解決手段】不揮発性メモリ装置１４は、メモリ記憶部２０へのデータ経路を与える専用シリアルプログラミングポート１０４を有する。専用電力ピン１１０は、工場でのプログラミング中に、標準的な電源電圧をメモリ装置１４へ直接的に供給する。通常の装置動作のための電力ピンが付勢されない間にプログラミングポート１０４がデータを受け取りそして不揮発性メモリ装置１４に記憶部２０を設けるための電力を供給する。
【選択図】図１

Description

本発明は、相変化メモリを工場でプログラムするための専用インターフェイスに係る。

相変化メモリ（ＰＣＭ）技術は、フラッシュ技術により構成される現在主流の不揮発性メモリに対する有望な代替手段である。今日、フラッシュ技術を使用して電子システムを製造するときには、メモリデバイスは、典型的に、アッセンブル工場においてＰＣボードに半田付けされる前にプログラムされる。しかしながら、ＰＣＭ技術では高温度の半田付けを受けるときにデータを失うことがあり、それ故、ＰＣＭデバイスのデータ保持を確保するためには、半田付け後にプログラミングを行うコスト効率の良い手段が必要となる。

本発明の要旨は、本明細書の結論部分に特に指摘され、又、個別に請求される。しかしながら、本発明は、その編制及び動作方法、並びにその目的、特徴及び効果に関して、添付図面を参照して以下の詳細な説明を読んだときに、最も良く理解することができよう。

本発明によるＰＣＭ装置に工場内データを入力するための特殊なピンを示す、装置の実施形態である。

例示を簡略化及び明瞭化するために、図示された要素は、必ずしも正しい縮尺で描かれていない。例えば、幾つかの要素の寸法は、明瞭化のために、他の要素に比して誇張されている。更に、適当と思われるところでは、対応する要素又は同様の要素を指示するために図面にわたって参照番号が繰り返される。

以下の詳細な説明において、本発明を完全に理解するために多数の特定の細部について述べる。しかしながら、当業者であれば、本発明は、これらの特定の細部を伴わずに実施できることが理解されよう。他の点では、良く知られた方法、手順、コンポーネント及び回路は、本発明を不明瞭にしないために、詳細には説明しない。

「結合された(coupled)」及び「接続された(connected)」という語が、それらの派生語と共に、使用される。これらの語は、互いに同義語として意図されていないことを理解されたい。むしろ、特定の実施形態では、「接続された」は、２つ以上の要素が互いに直接物理的又は電気的に接触することを指示するのに使用される。一方、「結合された」は、２つ以上の要素が互いに直接的又は間接的（それらの間に他の介在要素を伴う）に物理的又は電気的に接触し、及び／又は２つ以上の要素が互いに協働し又は相互作用する（例えば、原因と結果の関係のように）ことを指示するのに使用される。

図１は、半田付けの高温度に露出された後に工場内プログラミングを行うためのプログラミング経路を与えるメモリ装置１４の直接アクセスシリアルプログラミングポートを示す。メモリ装置１４は、メモリアレイ内のコード及びデータスペースを分割する上で融通性を与えるために相変化メモリ（ＰＣＭ）２０の複数のバンクを含む。又、ＰＣＭアレイは、相変化ランダムアクセスメモリ（ＰＲＡＭ又はＰＣＲＡＭ）、オボニックユニファイドメモリ（ＯＵＭ）、又はカルコゲニドランダムアクセスメモリ（Ｃ−ＲＡＭ）とも称される。ＰＣＭセルのアレイは、周期律表のＶＩ族の元素の合金、カルコゲニド又はカルコゲニック材料と称されるＴｅ又はＳｅのような元素を含む。

メモリアレイが相変化メモリセルにおいてカルコゲニドを効果的に使用してデータ保持を与えるときには、不揮発性メモリから電力が除去された後も、データは、安定に保たれる。相変化材料を、例えば、Ｇｅ₂Ｓｂ₂Ｔｅ₅として考えると、メモリ記憶に有用な個別の電気的特性を有する２つ以上の相が示される。カルコゲニック材料は、アモルファス状態と結晶状態との中間の異なる状態間で電気的にスイッチされ、従って、マルチレベルの記憶能力を与えることに注意されたい。

カルコゲニド化学は、熱の付与を利用して、特定ビットの２つのエネルギー状態に対して材料を溶融する。しかしながら、相変化材料の高エネルギー帯域は、メモリデバイスが外部の熱を受けたときにデータの保持に不安定さを招くことがある。例えば、高抵抗のアモルファス状態は、外部の熱が付与されると、結晶状態へ弛緩し易くなるに充分な活性化エネルギーを有し、データのロスを招く。

今日のフラッシュメモリでは、データロスの問題を解決するために半田付け後にデータをプログラムすることができるが、これは、通常、行われていない。というのは、既存のフラッシュメモリインターフェイスは、この目的に充分適していないからである。例えば、既存のフラッシュメモリは、システムプロセッサに接続されたインターフェイスを１つしか有していない。プロセッサは、外部プログラミング装置によりインターフェイス信号を駆動できるようにするためにディスエイブルされるか、又はプロセッサは、このインターフェイスを通してデータを配送してメモリをプログラムするために使用される。

プロセッサがメモリへデータを配送するとき、外部ソースは、データ経路を使用して、プロセッサへデータを転送する。しかしながら、このデータ経路は、ＰＣＭがフラッシュメモリとして使用されるときは問題である。というのは、外部インターフェイスを初期化するためのプロセッサのブートコードが得られないからである。通常、このブートコードが記憶されるメモリスロットは、今やＰＣＭ装置により占有される。それ故、ブートコードを記憶するために小さなフラッシュメモリが供給され、従って、システムへのコストを追加することになる。

プロセッサの外部インターフェイスは、おそらく、工場においてプログラミング時間の問題を引き起こす低速インターフェイスである。それに関する１つの仕事は、複数のプログラミングステーションを使用して複数のボードをパラレルにプログラムすることであるが、これは、コストを増加する。というのは、各ボード設計は、使用する特定のプロセッサ及びメモリインターフェイスに適した慣習的解決策を必要とするからである。本発明によれば、メモリ装置は、プロセッサに接続されずに工場でのプログラミングに専用で且つ最適な第２のインターフェイスをなす。

図１は、ホスト装置、例えば、工場プログラマーが、メモリ装置１４が取り付けられるシステムに影響せずに、メモリ装置１４に直接的に接続するのを許す直接アクセスシリアルプログラミングポート１０４を示す。ホストとメモリ装置１４との間の接続は、シリアル通信に適したケーブルでなされる。メモリ装置１４におけるシリアルポート１０４は、ケーブルを経てホストと通信する。このシリアルリンクの属性は、例えば、ワイヤの本数、シグナリング方法（差動又はシングルエンド）、コードタイプ（例えば、マンチェスター、ＮＲＺＩ）、バス終端タイプ、データパケットサイズ、ハンドシェーキングプロトコル、エラー修正方法、ケーブルタイプ（例えば、ねじれ対、リボン）、ケーブル長さ、等を指定する。属性実施の特定セットは、ＵＳＢ、イーサネット、ＩＥＥＥ１３９４（ファイアワイヤ）又はＪＴＡＧのような工業標準であるように定義されるが、本発明に使用されるシリアルリンクは、これら工業標準の１つであってもなくてもよい。本発明の特徴を使用する種々の実施形態は、非標準的な実施セットを使用してもよい。

メモリ装置１４は、シリアルリンクを経てデータを転送するための複数の動作モードを与えると共に、プログラミングデータを受け取るための最適な速度を選択する。工場という観点から、この複数速度解決策は、工場が単一ホスト及びケーブル設計で多数のメモリタイプをサポートし、これにより、工場の装置コストを減少できるようにする。シリアルリンクは、異なるメモリタイプのサポートにおいて複数の動作モードで動作するように設計される。例えば、シリアルリンクの速度は、メモリ装置内に埋め込まれたロジックトランジスタにより決定される。異なるメモリ装置のロジックトランジスタの速度は、変化してもよく、そして複数の動作速度をサポートするシリアルリンクでは、特定のメモリ装置に適した最適なプログラミング速度を選択することができる。

ｕＣコア１６は、プログラムされるメモリタイプを識別しそして各メモリ装置タイプに適した動作モードの選択を可能にする装置質問コマンドを発行するのに使用される。又、ｕＣコア１６は、メモリ装置１４がデータを処理できるより速くリンクがデータを供給できるときは、データスロットルプロトコルを実行することもできる。これは、メモリ装置１４が、新たなデータを受け取る準備ができたときを指示することにより、データレートを制御できるようにする。

高速の全プログラミングレートを達成するために、メモリ装置が既に転送されたデータをプログラミングするプロセスにある間にシリアルリンクがメモリ装置へデータを転送できるようにするデータパイプラインスキムを使用することができる。データパイプラインの一実施形態では、メモリ装置に２つのデータバッファが装備され、その両方にシリアルリンク及びメモリ装置によりアクセスすることができる。パイプライン動作は、シリアルリンクが第１バッファへデータを転送するようにさせることで開始され、そして第１バッファが完全にロードされると、シリアルリンクは、第１バッファからのメモリ装置プログラミングと同時に第２バッファへのデータの転送を開始する。第２バッファのデータ転送及び第１バッファのプログラミングの両方が完了すると、シリアルリンクは、第２バッファからメモリ装置がプログラムする間に第１バッファへのデータの転送を開始する。この交互のバッファサイクルは、プログラミング動作が完了するまで繰り返される。

メモリ装置のプログラミングレートがシリアルリンクの転送レートに等しいときには、そのパイプラインは、データ転送及びプログラミング動作が逐次に行われる単一バッファ実施に比して、ほぼ２倍の全プログラミングレートを与えることが明らかである。データパイプラインスキムは、バッファをスイッチすべきときを指示するピング(pinging)プロトコルを設けることにより、更に改善することができる。ピングとは、シリアルリンクが、新たなデータを受け取るための次のバッファが利用できるかどうかメモリ装置に尋ねる動作である。一実施形態では、シリアルリンクは、そのリンクがバッファのロード動作を完了した後にメモリ装置へピングコマンドを転送する。メモリ装置は、レディー又はビジーの２つの応答の一方で返答する。メモリ装置が現在バッファのプログラミングを完了した場合には、レディーであると応答し、さもなければ、ビジーであると応答する。シリアルリンクは、レディー応答を受け取ると、新たなバッファへのデータの転送を開始する。ピングプロトコルは、シリアルリンクの転送レートをメモリ装置のプログラミングレートに一致させるよう保証するデータスロットルメカニズムであることが明らかである。

シリアルリンクの頑丈さは、良く知られた通信チャンネルエラー補正スキム（ＥＣＣ）を使用することにより改善される。エラー補正スキムの一実施形態では、データと共にパリティビットが設けられ、従って、メモリ装置１４は、送信エラーを検出して、再送信を要求することができる。エラー補正は、電気機械的装置が電磁干渉ノイズのバーストを発生して頻繁な送信エラーを引き起こすことが知られている工場環境では特に有益である。

チェック和読み取り能力を設けることで頑丈さを更に改善することができる。一実施形態では、ホストがチェック和コマンドを実行し、ｕＣコア１６がメモリ装置１４の全アレイを読み取るようにさせる。メモリ装置１４により計算されたチェック和の値は、プログラミングが成功であったかどうか決定するためにホストへ返送される。チェック和読み取り能力は、頑丈さを付加する。というのは、データがホストからシリアルリンクを経てメモリ装置１４へそしてメモリアレイそれ自体へ正しく送信されたことをチェックするからである。

専用ポート１０４によって与えられる容易なアクセスは、幾つかのアプリケーションに対してセキュリティの危険性を招く。例えば、メモリ装置が自動車エンジン制御のためのインストラクションを含む場合に、自動車製造者は、車の所有者がインストラクションを変更してエンジンの性能を変更するのを防止することを望む。この場合、レジスタ１１２は、工場プログラミングオペレーション後に専用ポート１０４をロックアウトするための不揮発性ポートロックアウトビットを含む。ロックされると、ポートは、そのピンの信号に応答せず、従って、メモリコンテンツの変更を防止する。ロックアウトオペレーションは、ロックアウトビットプログラムコマンドをホストからシリアルリンクを経てメモリ装置１４へ転送することにより遂行される。

ポートピン１１０は、ボードの電源を通すのではなく、工場でのプログラミング中に、標準的な電源電圧をメモリ装置１４へ直接的に供給する。ポートピン１１０を使用して、工場でのプログラミングのための電力を供給することにより、ボードの他部分の電力は、必要とされない。これは、ボード電源要件の大きな変更を受け容れる必要のある電源構成を簡単にする。更に、ボードのプロセッサが付勢されない状態ではブーティングの問題が排除される。ポートピン１１０の顧客使用は、任意であることに注意されたい。というのは、メモリ装置１４は、どちらの電源が使用できてもそこから工場内プログラミングのために自動的に付勢されるからである。好ましい選択肢は、ポートピン１１０を使用してメモリ装置１４を付勢することであり、そして第２の選択肢は、メモリ付勢のために通常の電力ピンを使用することである。オンチップスイッチでポートピン１１０を選択して電力を供給するときには、ポート電源からボードへの電力フローを防止するために、内部電源ノードが通常の電力ピンから切断される。一実施形態では、ポートの電力及びデータは、単一ピンを通して供給される。

あるメモリ装置は、工場でプログラミングするポートとして専用ポート１０４のようなピンの追加を防止するためにピン数に限度がある。これらのメモリ装置では、メモリ装置１４をプログラミングする方法は、既存のピンをプログラミングポートとして使用することを含む。ピン数の低い要件のもとでは、これらのピンは、複数の目的を果たし、複数の機能を発揮する。メモリ機能は、複数機能ピン１０８の通常のオペレーションにより与えられ、工場でプログラミングするポートの機能は、工場プログラミングオペレーションで与えられる。従って、メモリ装置１４のオペレーションモードに基づいて、複数機能ピン１０８は、２つの望ましいピン機能の１つを選択する。予め定義されたシグナリングシーケンスをピンに適用して、オペレーションモードを選択することができる。このシグナリングシーケンスは、通常の装置オペレーション中には生じず、工場プログラミングモードに入るのに使用される。

複数機能ピンのスキムに伴う問題は、外部ホスト及びシステムオペレータの両方が同じピンに接続されて競争の問題を生じることである。これは、システムボード上で装置ピンとプロセッサとの間に抵抗器を追加し、ホストを装置ピンに接続して、ホストとプロセッサとの間に流れる競争電流を減少することにより、解決することができる。抵抗器は、プロセッサとメモリ装置との間の信号遅延を増加し、従って、ゆっくりとしたスイッチング速度を許容できるピン、例えば、シリアルフラッシュ製品の書き込み＃ピンを選択しなければならない。他の全ての観点において、複数機能ピンポートは、専用ポートについて述べた特徴をもつことができる点に注意されたい。例えば、電力及びデータの両方を供給する単一ピンがある。これは、書き込み＃ピンを、シリアルフラッシュ製品のための単一ピン工場ポートとすることができるようにする。

本発明の幾つかの特徴を図示して説明したが、当業者にとって多数の変更、置き換え、交換、及び等効物が明らかであろう。それ故、特許請求の範囲は、本発明の真の精神の中に含まれるこのような全ての変更や交換を網羅することを理解されたい。

１４：メモリ装置
１６：ｕＣコア
２０：相変化メモリ（ＰＣＭ）
１０４：シリアルプログラミングポート
１０８：複数機能ピン
１１０：ポートピン
１１２：レジスタ

Claims (20)

1. 工場でのプログラミング専用のメモリ記憶部へのデータ経路を与えるための専用シリアルプログラミングポートをもつ不揮発性メモリ装置。
2. 通常の装置動作のための電力ピンが付勢されない間に前記プログラミングポートがデータを受け取りそして不揮発性メモリに記憶部を設けるための専用電力ピンを更に備えた、請求項１に記載の不揮発性メモリ装置。
3. 前記専用電力ピンを通して電力が供給されるとき前記不揮発性メモリ装置の電力ラインをボードの電力ラインから切断するためのオンチップ回路を更に備えた、請求項２に記載の不揮発性メモリ装置。
4. 前記不揮発性メモリ装置とホストとの間のシリアルリンクは、１つ以上の速度をサポートする、請求項１に記載の不揮発性メモリ装置。
5. 装置質問コマンドは、前記ホストが、前記シリアルリンクに接続されたメモリのタイプを決定できるようにする、請求項４に記載の不揮発性メモリ装置。
6. 前記不揮発性装置は、前記シリアルリンク及び前記不揮発性メモリ装置により各々アクセスできる２つのバッファを備えた、請求項４に記載の不揮発性メモリ装置。
7. 前記シリアルリンク上を前記ホストから前記不揮発性メモリ装置へチェック和読み取りコマンドが転送される、請求項４に記載の不揮発性メモリ装置。
8. エラー補正スキムが前記シリアルリンク上の送信エラーを検出し、そして前記不揮発性メモリ装置が再送信を要求する、請求項４に記載の不揮発性メモリ装置。
9. 更に、データスロットルメカニズムを使用して、シリアルリンクの転送レートを、前記不揮発性メモリ装置のプログラミングレートに一致させる、請求項４に記載の不揮発性メモリ装置。
10. 前記不揮発性メモリ装置は、前記専用のシリアルプログラミングポートをディスエイブルするためのロックアウトビットを含む、請求項１に記載の不揮発性メモリ装置。
11. 前記専用のシリアルプログラミングポートは、ユニバーサルシリアルバス（ＵＳＢ）ポートである、請求項１に記載の不揮発性メモリ装置。
12. 前記専用のシリアルプログラミングポートは、電力及びデータの両方を供給する１本のワイヤより成る、請求項１に記載の不揮発性メモリ装置。
13. 通常メモリモードではメモリ機能を遂行し且つ工場プログラミングモードではプログラミング機能を遂行する複数機能ピンを備えた、相変化メモリ（ＰＣＭ）装置。
14. 前記複数機能ピンは、工場プログラミングオペレーションの完了後にその複数機能ピンをロックアウトするロックアウトコマンドを受け取るようにシリアルリンクに結合される、請求項１３に記載のＰＣＭ装置。
15. 前記複数機能ピンは、１本のワイヤであるシリアルリンクを経てプログラミングを受け取る、請求項１４に記載のＰＣＭ装置。
16. 前記シリアルリンクにおけるシグナリングシーケンスは、前記複数機能ピンをアクチベートする要求として前記ＰＣＭ装置により確認される、請求項１４に記載のＰＣＭ装置。
17. 前記ＰＣＭ装置がプログラムされた後に前記複数機能ピンをロックするのに使用される記憶ビットを更に備えた、請求項１４に記載のＰＣＭ装置。
18. 専用電力ピンは、前記ＰＣＭ装置が付勢されないときデータを受け取るために前記複数機能ピンへ電力を供給し、そしてオンチップ回路は、前記専用電力ピンを通して電力が供給されるとき電力ラインをボードの電力ラインから切断する、請求項１３に記載のＰＣＭ装置。
19. 前記ＰＣＭ装置がデータを処理するデータレートを制御すると共に、データを受け取る準備ができたときを指示するためのデータスロットルプロトコルを更に備えた、請求項１３に記載のＰＣＭ装置。
20. 工場プログラミングモードで動作するときにＰＣＭ装置へ電力を供給する専用電力ピンと、
    工場プログラミングデータを受け取ってバッファに記憶するために１ワイヤのシリアルリンクに結合されたプログラミングポートと、
    を備え、前記工場プログラミングデータは、前記バッファからＰＣＭアレイ及びロックされたプログラミングポートへ転送される、相変化メモリ（ＰＣＭ）装置。

Images