KR101597134B1 - 공장 프로그램 상변화 메모리에 대한 전용 인터페이스 - Google Patents

공장 프로그램 상변화 메모리에 대한 전용 인터페이스 Download PDF

Info

Publication number
KR101597134B1
KR101597134B1 KR1020100043045A KR20100043045A KR101597134B1 KR 101597134 B1 KR101597134 B1 KR 101597134B1 KR 1020100043045 A KR1020100043045 A KR 1020100043045A KR 20100043045 A KR20100043045 A KR 20100043045A KR 101597134 B1 KR101597134 B1 KR 101597134B1
Authority
KR
South Korea
Prior art keywords
memory device
volatile memory
data
pcm
programming
Prior art date
Application number
KR1020100043045A
Other languages
English (en)
Other versions
KR20100122061A (ko
Inventor
케리 딘 테드로우
니콜라스 헨드릭슨
Original Assignee
케리 딘 테드로우
니콜라스 헨드릭슨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케리 딘 테드로우, 니콜라스 헨드릭슨 filed Critical 케리 딘 테드로우
Publication of KR20100122061A publication Critical patent/KR20100122061A/ko
Application granted granted Critical
Publication of KR101597134B1 publication Critical patent/KR101597134B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 메모리 장치는 메모리 스토리지에 데이터 경로를 제공하기 위해 전용 직렬 프로그래밍 포트를 가진다. 통상적인 장치 동작을 위한 파워 핀에 파워가 공급되지 않는 동안, 비휘발성 메모리에서 스토리지를 제공하고 데이터를 수신하기 위해 전용 파워 핀은 프로그래밍 포트를 위한 파워를 공급한다.

Description

공장 프로그램 상변화 메모리에 대한 전용 인터페이스{DEDICATED INTERFACE TO FACTORY PROGRAM PHASE-CHANGE MEMORIES}
본 발명은 공장 프로그램 상변화 메모리에 대한 전용 인터페이스에 관한 것이다.
상변화 메모리(Phase-Change Memory; PCM) 기술은 플래쉬(Flash) 기술에 의해 주류를 형성하고 있는 현재의 비휘발성 메모리에 대한 유망한 대안이다. 오늘날, 플래시 기술을 사용해서 전자 시스템을 생산할 때, 메모리 장치는 전형적으로 조립 공장에서 PC 보드에 납땜하기 전에 프로그램된다. 그러나, PCM 기술은 납땜의 고온에 영향을 받는 경우에 데이터를 잃을 수 있다. 따라서, PCM 장치들의 데이터 보유를 확실시하기 위해서 납땜 후 프로그래밍을 하기 위한 비용대비 효율이 좋은 수단이 필요하다.
본 발명은 공장 프로그램 상변화 메모리에 대한 전용 인터페이스를 제공하는 것을 목적으로 한다.
본 발명에 따른 비휘발성 메모리 장치는 공장 프로그래밍 전용 메모리 스토리지에 데이터 경로를 제공하기 위해 전용 직렬 프로그래밍 포트를 가진다.
본 발명에 따른 상변화 메모리(PCM) 장치는 통상적인(normal) 메모리 모드에서의 메모리 기능과 공장 프로그래밍 모드에서의 프로그래밍 기능을 수행하기 위한 멀티-기능 핀을 포함한다.
본 발명에 따른 상변화 메모리(PCM) 장치는 공장 프로그래밍 모드에서 동작할 때 PCM 장치에 파워를 공급하기 위한 전용 파워 핀; 및 버퍼들에 기록하기 위해 공장 프로그래밍 데이터를 수신하도록 하나의 와이어의 직렬 링크에 결합된 프로그래밍 포트;를 포함하고, 공장 프로그래밍 데이터는 버퍼들로부터 PCM 어레이들에 전송되고, 프로그래밍 포트가 잠긴다.
도 1은 장치의 실시예로서, 본 발명에 따라서 인-팩토리(in-factory) 데이터를 PCM 장치에 입력하기 위한 특별한 핀(pin)을 도시한다.
본 발명에 해당하는 주제물은 본 명세서의 종결부에서 구체적으로 지적되고 명확하게 청구된다. 그러나, 본 발명의 목적, 특징, 이점과 함께 동작의 구성 및 방법 모두와 관련하여, 본 발명은 이하의 상세한 설명을 참고하여 여기에 첨부된 도면들과 함께 읽을 때 가장 잘 이해될 수 있다:
설명의 단순화와 명확화를 위해서, 도면에서 도시된 구성요소들은 일정한 비율로 그려질 필요가 없다는 것이 이해될 것이다. 예를 들어, 명확화를 위해 일부 구성요소들의 크기는 다른 구성요소들에 비해 과장될 수 있다. 나아가, 적절하다고 생각되는 곳에서는, 참조번호들은 대응 또는 유사한 구성요소들을 가리키기 위해서 도면들 내에서 반복된다.
이하의 상세한 설명에서, 본 발명의 완전한 이해를 제공하기 위해서, 많은 구체적인 세부사항들이 제시된다. 그러나, 본 발명은 이러한 구체적인 세부사항들 없이도 실행될 수 있다는 것이 당업자에 의해 이해될 것이다. 다른 예들에서, 본 발명을 모호하게 하지 않도록, 공지의 방법들, 과정들, 구성요소들, 및 회로들은 상세하게 설명되지 않는다.
용어 "결합된(coupled)" 및 "연결된(connected)"의 사용이 그 파생어들을 포함해서 사용될 수 있다. 이들 용어는 서로에 대해서 동의어로서 의도되지 않는다는 것이 이해되어야 한다. 차라리, 특정 실시예에서, "연결된"은 둘 이상의 구성요소들이 서로 직접적으로 물리적 또는 전기적으로 연결된다는 것을 나타내기 위해 사용될 수 있다. "결합된"은 둘 이상의 구성요소들이 서로 직접적 또는 간접적으로(그 사이에 개재되는 다른 구성요소들을 가지고) 물리적 또는 전기적으로 접촉하고 있다는 것 및/또는 둘 이상의 구성요소들이 서로 협력하거나 상호작용하는 것(예컨대, 원인과 결과의 관계로서)을 나타내기 위해 사용될 수 있다.
도 1은 납땜의 고온에 노출된 후에 인-팩토리 프로그래밍(in-factory programming)을 수행하기 위한 프로그래밍 경로를 제공하는 메모리 장치(14) 상의 직접 액세스 직렬 프로그래밍 포트를 갖는 메모리 장치(14)의 개략적 표현(10)을 도시한다. 메모리 장치(14)는 메모리 어레이들 내의 코드 및 데이터 공간들을 분리하기 위한 유연성을 제공하기 위하여 복수 뱅크(bank)의 상변화 메모리(PCM)(20)를 포함할 수 있다. PCM 어레이들은 상변화 RAM(PRAM 또는 PCRAM), 오보닉 통합 메모리(Ovonic Unified Memory: OUM), 또는 칼코게나이드 RAM(Chalcogenide RAM: C-RAM)을 가리킬 수도 있다. PCM 셀(cell)들의 어레이들은 주기율표의 VI족 원소들의 합금, 칼코게나이드 또는 칼코겐(chalcogenic) 물질이라고 지칭되는 Te 또는 Se와 같은 원소들을 포함한다.
데이터 보유를 제공하기 위해서 메모리 어레이들이 상변화 메모리 셀들에서 칼코게나이드들을 효과적으로 사용할 때, 데이터는 파워가 비휘발성 메모리로부터 제거된 후에 조차도 안전하게 유지된다. 예컨대, Ge2Sb2Te5와 같은 상변화 물질을 고려해 보면, 메모리 스토리지를 위해 유용한 구별되는 전기적 특성을 가지는 둘 이상의 상(phase)들이 나타난다. 칼코겐 물질은 결정 상태와 비결정 상태의 중간에 있는 상이한 상태들 사이에서 전기적으로 스위치될 수 있어서, 그 결과 멀티레벨(multilevel) 저장 용량을 생기게 할 수 있다는 것에 주목해야 한다.
칼코게나이드 화학반응은 임의의 특정 비트(bit)의 두 개의 에너지 상태에 대해서 물질을 녹이기 위해 열 적용을 이용한다. 그러나, 상변화 물질의 고 에너지 밴드(high energy band)는 메모리 장치가 외부 열에 영향을 받을 때 데이터 보유의 불안정성을 초래할 수 있다. 예를 들어, 고 저항의 비결정 상태는 외부 열이 적용되면 결정 상태로의 완화를 허용할 만큼 충분한 여기 에너지를 가져서, 그 결과 데이터 손실을 낳는다.
오늘날의 플래쉬 메모리들에 있어서, 데이터 손실 문제들을 해결하기 위해서 납땜 후에 데이터를 프로그램하는 것이 가능지만, 이것은 기존 플래쉬 메모리 인터페이스들이 이러한 목적을 위해서 그리 적합하지 않기 때문에 통상적으로 행해지지 않는다. 예들 들어, 기존의 플래쉬 메모리들은 시스템 프로세서와 연결된 단지 하나의 인터페이스만을 가진다. 프로세서는 인터페이스 신호들이 외부 프로그래밍 장비에 의해서 구동되는 것을 허용하도록 디세이블(disable)될 수 있고, 또는 프로세서는 메모리를 프로그램하기 위해서 이 인터페이스를 통해서 데이터를 전달하도록 사용될 수 있다.
프로세서가 메모리에 데이터를 전달할 때, 외부 소스는 프로세서에 데이터를 전송하기 위해서 데이터 경로를 사용한다. 그러나, 프로세서의 부트 코드(boot code)는 외부 인터페이스를 초기화하는데 이용가능하지 않기 때문에 이러한 데이터 경로는 PCM이 플래쉬 메모리로서 사용될 때 문제된다. 전형적으로, 이러한 부트 코드는 이제 PCM 장치에 의해 점유될 메모리 슬롯에 저장된다. 그러므로, 작은 플래쉬 메모리 장치가 부트 코드를 저장하도록 제공되어서, 시스템에 비용을 증가시킨다.
프로세서의 외부 인터페이스는 공장에서 프로그래밍 시간 문제를 초래하는 저속 인터페이스가 될 가능성이 있다. 하나의 다른 해결책은 병렬로 다중의 보드들을 프로그램하도록 다중 프로그래밍 스테이션들의 사용을 포함하는 것이지만, 이것은 비용을 증시키는데, 각각의 보드 설계는 사용된 특정 프로세서 및 메모리 인터페이스에 적절한 맞춤 솔루션이 요구되기 때문이다. 본 발명에 따르면, 메모리 장치는 프로세서에 연결되지 않는 제2 인터페이스를 제공하지만, 대신 공장 프로그래밍 전용이고, 공장 프로그래밍에 최적화되어 있다.
도 1은 메모리 장치가 부착된 시스템에 영향을 주지 않고, 예컨대 공장 프로그래머(factory programmer) 같은 호스트 장치가 메모리 장치(14)에 직접 연결되는 것을 허용하는 직접 액세스 직렬 프로그래밍 포트(104)를 도시한다. 호스트와 메모리 장치(14) 사이의 연결은 직렬 통신을 위해 적합한 케이블을 가지고 만들어질 수 있다. 메모리 장치(14) 상의 직렬 포트(104)는 이 케이블을 통해서 호스트와 통신한다. 이러한 직렬 링크의 속성들은, 예컨대, 와이어(wire)의 수, 시그널링 방법(차동(differential) 또는 싱글 엔드(single-ended)), 코딩 타입(예컨대, 맨체스터(Manchester), NRZI), 버스 종단 타입, 데이터 패킷 사이즈, 핸드-쉐이킹 프로토콜, 에러-정정 방법, 케이블 타입(예컨대, 트위스티드 페어(twisted-pair), 리본), 케이블 길이 등을 특정할 수 있다. 속성 구현의 특정 세트들이 USB, 이더넷, IEEE 1394(Firewire), 또는 JTAG와 같은 산업-표준인 것으로 정의되었다고 할지라도, 이러한 발명에서 사용된 직렬 링크는 이러한 산업-표준 타입들 중의 하나일 수도 있고 아닐 수도 있다. 본 발명의 특징들을 사용하는 다양한 실시예들은 표준이 아닌 구현 세트를 사용할 수도 있다.
메모리 장치(14)는 직렬 링크를 통해서 데이터를 전송하기 위한 복수의 동작 모드를 제공하고, 프로그래밍 데이터에 대한 최적 속도를 선택한다. 공장 관점에서, 이 복수 속도 해결책은 공장이 단일 호스트 및 케이블 디자인을 가지고 다수의 메모리 타입들을 지원하는 것을 허용하고, 그 결과 공장 장비 비용을 감소시킨다. 직렬 링크는 상이한 메모리 타입들을 지원하는 복수의 동작 모드들을 가지고 동작하도록 설계될 수 있다. 예를 들어, 직렬 링크의 속도는 메모리 장치 내에 내장된 논리 트랜지스터들에 의해 결정될 수 있다. 상이한 메모리 장치들에 대한 논리 트랜지스터들의 속도는 달라질 수 있고, 복수의 동작 속도를 지원하는 직렬 링크에 있어서, 특정 메모리 장치에 적절한 최적 프로그래밍 속도가 선택될 수 있다.
uC 코어(16)는 프로그램되고 있는 메모리 타입을 식별하기 위해 장치 쿼리 명령을 발행하도록 사용되어서, 각각의 메모리 장치 타입에 대해 적절한 동작 모드의 선택을 가능하게 할 수 있다. 메모리 장치(14)가 처리할 수 있는 것보다 더 빠른 데이터를 상기 링크가 제공하는 것이 가능할 때, uC 코어(16)는 데이터 조절(data-throttling) 프로토콜을 실행할 수도 있다. 이것은 새로운 데이터를 수신할 준비가 된 때를 나타냄으로써, 메모리 장치(14)가 데이터 레이트(data rate)를 제어하는 것을 허용한다.
빠른 전체적인 프로그래밍 레이트를 달성하기 위해서, 메모리 장치가 이전에 전송된 데이터를 프로그래밍하는 과정에 있는 동안 직렬 링크가 메모리 장치로 데이터를 전송하는 것을 허용하는 데이터 파이프라이닝(pipelining) 계획이 사용될 수 있다. 데이터 파이프라이닝의 한 실시예에서, 메모리 장치는 두 개의 데이터 버퍼를 갖출 수 있고, 이 둘은 직렬 링크 및 메모리 장치에 의해서 접근될 수 있다. 파이프라인 동작은 직렬 링크가 제1 버퍼에 데이터를 전송하도록 함으로써 시작하고, 제1 버퍼가 완전히 로드(load)되었을 때, 메모리 장치가 제1 버퍼로부터 프로그래밍하는 것과 동시에, 직렬 링크가 제2 버퍼로 데이터를 전송하기 시작한다. 제2 버퍼 데이터 전송 및 제1 버퍼 프로그래밍 둘 다 완료된 때, 메모리 장치가 제2 버퍼로부터 프로그램하면서, 직렬 링크는 제1 버퍼로 데이터를 전송하기 시작한다. 이러한 교호적인 버퍼 사이클(alternating buffer cycle)은 프로그래밍 동작이 완료될 때까지 반복된다.
메모리 장치 프로그래밍 레이트가 직렬 링크 전송 레이트와 동일할 때 이 파이프라이닝은, 데이터 전송 및 프로그래밍 동작이 직렬적으로 수행되는 단일 버퍼 구현과 비교해서 전체적인 프로그래밍 레이트에 있어 약 두 배의 증가를 제공한다는 것을 알 수 있다. 데이터 파이프라이닝 계획은, 버퍼들을 스위칭할 때를 나타내기 위한 핑잉(pinging) 프로토콜을 제공함으로써 더 향상될 수 있다. 핑잉은 직렬 링크가 메모리 장치에게 다음 버퍼가 새로운 데이터를 수신하는 것이 가능할지 여부를 물어보는 동작이다. 하나의 실시예에서, 직렬 링크는, 링크가 버퍼를 로딩하는 것을 완료한 후에 메모리 장치에 핑 명령을 전송한다. 메모리 장치는 준비됨(ready) 또는 바쁨(busy)라는 두 개의 응답 중의 하나로 응답한다. 만일 메모리 장치가 현재 버퍼를 프로그래밍하는 것을 완료하였다면, 준비됨(ready)이라고 응답할 것이고, 그렇지 않다면 바쁨(busy)이라고 응답할 것이다. 직렬 링크가 준비됨(ready) 응답을 수신하였을 때, 새로운 버퍼로의 데이터 전송을 시작할 것이다. 핑잉 프로토콜은, 직렬 링크 전송 레이트가 메모리 장치 프로그래밍 레이트와 일치되는 것을 보장하는 데이터 조절 메카니즘이라는 것을 알 수 있다.
직렬 링크의 강인함(robustness)은 공지되어 있는 통신 채널 에러 정정 계획(communication channel error correction schemes: ECC)을 사용함으로써 향상될 수 있다. 에러 정정 계획의 하나의 실시예에서, 데이터와 함께 패러티 비트(patity bit)들이 제공되어서, 메모리 장치(14)는 전송 에러들을 검출하고 재전송을 요청할 수 있다. 에러 정정은, 전자-기계적인 장비가 전송 에러들을 빈번하게 초래하는 전자기적 간섭 노이즈 버스트를 생성하는 것으로 알려져 있는 공장 환경에서 특히 유익할 수 있다.
강인함은 체크-섬(check-sum) 판독 능력을 제공함으로써 더 향상될 수 있다. 하나의 실시예에서, 호스트는 uC 코어(16)가 메모리 장치(14)의 전체 어레이를 판독하도록 하는 체크-섬 명령을 실행한다. 프로그래밍이 성공적이었는지 여부를 결정하기 위해 메모리 장치(14)에 의해 계산된 체크-섬 값이 호스트로 반환된다. 체크-섬 판독 능력은 데이터가 호스트로부터 직렬 링크를 통해서 메모리 장치(14) 및 메모리 어레이 그 자체에 정확하게 전송되었는지를 체크하기 때문에 강인함을 더해준다.
전용 포트(104)에 의해 제공된 간편한 접근은 몇몇 애플리케이션들에 대한 보안 위험을 제기할 수 있다. 예를 들어, 메모리 장치가 자동차 엔진 제어에 대한 명령어들을 포함한다면, 자동차 제조업자는 자동차 소유주들이 엔진 성능을 변경시키기 위해서 명령어들을 바꾸는 것을 방지하기를 원할 것이다. 이 경우에, 레지스터(112)는 공장 프로그래밍 동작의 완료 후 전용 포트(104)를 잠그기 위해서 비휘발성 포트 잠금(lock-out) 비트를 포함할 수 있다. 일단 잠기면, 그 포트는 그 핀상에서의 신호들에 응답하지 않아서, 그 결과 메모리 내용에 대한 임의의 변경을 방지한다. 잠금 동작은 호스트로부터 직렬 링크를 통해서 메모리 장치(14)로 잠금 비트 프로그램 명령을 전송함으로써 수행될 수 있다.
포트 핀(110)은 공장 프로그래밍 동안 보드(board) 전원을 통하는 대신에 메모리 장치(14)에 직접 표준화된 파워 공급 전압을 공급한다. 공장 프로그래밍을 위한 파워를 공급하기 위해 포트 핀(110)을 사용함으로써, 보드의 나머지 부분들을 위한 파워가 필요하지 않다. 이것은, 보드 파워 공급 요구사항들에서 큰 변형을 수용할 필요가 있을 수 있는 공급 설정을 단순화시킨다. 나아가, 부팅 문제들은 보드의 프로세서에 파워를 공급하지 않음으로써 제거될 수 있다. 메모리 장치(14)는 이용가능한 어떤 소스로부터라도 인-팩토리 프로그래밍(in-factory programming)을 위해 자동으로 파워가 공급되기 때문에, 포트 핀(110)의 고객의 사용은 선택사항이라는 점에 주목해야 한다. 바람직한 옵션은 포트 핀(110)을 사용해서 메모리 장치(14)에 파워를 공급하는 것이고, 제2 선택사항은 메모리 파워를 위한 통상적인 전원 핀을 사용하는 것이다. 온-칩(on-chip) 스위치들이 파워를 공급하기 위해 포트 핀(110)을 선택할 때, 내부 파워 노드는 포트 전원으로부터 보드로 파워가 흐르는 것을 방지하기 위해 통상적인 파워 핀으로부터 접속이 단절된다. 하나의 실시예에서, 포트의 파워 및 데이터는 단일한 핀을 통해서 공급될 수 있다.
일부 메모리 장치들은 공장 프로그래밍 포트를 위한 전용 포트(104)와 같은 핀들을 추가하는 것을 방지하는 제한된 핀 수를 가질 수 있다. 이들 메모리 장치들에 있어서, 메모리 장치(14)를 프로그래밍하는 방법은 기존의 핀들을 프로그래밍 포트로서 사용하는 것을 포함할 수 있다. 적은 핀 수에 대한 요구 하에서, 이 핀들은 다중 목적을 수행하고 멀티 기능들을 제공한다. 멀티-기능 핀(108)에 의해 메모리 기능은 통상적인 동작에서 제공되고, 공장 프로그래밍 포트 기능은 공장 프로그래밍 동작에서 제공된다. 그래서, 메모리 장치(14)의 동작 모드에 따라서, 멀티-기능 핀(108)은 두 개의 원하는 핀 기능들 중의 하나를 선택한다. 동작 모드를 선택하기 위하여, 미리 정의된 시그널링 시퀀스가 핀들에 적용될 수 있다. 이 시그널링 시퀀스는 통상적인 장치 동작 동안 발생하지 않고, 공장 프로그래밍 모드에 들어가기 위해 사용된다.
멀티-기능 핀 계획에 수반되는 문제점은 외부 호스트 및 시스템 프로세서 둘 다 동일한 핀에 접속되어 경합(contention)의 문제를 낳는다는 점이다. 이것은 시스템 보드 상에서 장치 핀과 프로세서 사이에 저항을 추가하고 호스트를 장치 핀에 연결시켜서 호스트와 프로세서 사이에서 흐르는 경합 전류를 감소시킴으로써 해결될 수 있다. 저항은 프로세서와 메모리 장치의 신호 지연을 증가시킬 것이고, 그래서 느린 스위칭 속도를 견딜 수 있는 핀들, 예컨대, 직렬 플래쉬(serial Flash) 제품의 쓰기# 핀(write# pin)이 선택되어야 한다. 모든 다른 관점에 있어서, 멀티-기능 핀 포트는 전용 포트에 대해 논의된 특징들을 가질 수 있다는 점에 주목해야 한다. 예를 들어, 이것은 파워 및 데이터 모두를 공급하는 단일한 핀이 될 수 있다. 이것은 쓰기# 핀(write# pin)이 직렬 플래쉬 제품을 위한 단일한 핀 공장 포트(single pin factory port)가 되는 것을 허용할 것이다.
본 발명의 일부 특징들이 본 명세서에서 도시되고 설명되었지만, 많은 변경들, 치환물들, 변형들, 및 등가물들이 이제 당업자에게 생각날 것이다. 그러므로, 첨부된 청구항들은 본 발명의 진정한 사상의 범위 내에 있는 그러한 변경들 및 변형들을 모두 포함하는 것으로 의도된다고 이해되어야 한다.

Claims (20)

  1. 비휘발성 메모리 장치로서,
    공장 프로그래밍 전용 메모리 스토리지에 데이터 경로를 제공하기 위한 전용 직렬 프로그래밍 포트;
    적어도 비-공장(non-factory) 프로그래밍 동작 동안 비휘발성 메모리 장치에 파워 및 데이터 중 하나를 선택적으로 공급하기 위한 멀티-기능 핀; 및
    상기 멀티-기능 핀을 통해서 상기 비휘발성 메모리 장치에 파워가 공급될지 또는 데이터가 공급될지를 선택하도록 동작가능한 온-칩 스위치;를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  2. 제 1 항에 있어서, 데이터를 수신하고 상기 비휘발성 메모리 장치에서 스토리지를 제공하기 위하여 상기 프로그래밍 포트를 위한 전용 파워 핀을 더 포함하고, 상기 전용 파워 핀은 또한 상기 비휘발성 메모리 장치의 통상적인(normal) 동작을 위한 파워 핀에 파워가 공급되지 않는 동안 상기 프로그래밍 포트에 파워를 제공하는 것을 특징으로 하는 비휘발성 메모리 장치.
  3. 제 2 항에 있어서, 파워가 상기 전용 파워 핀을 통해서 공급될 때 보드 파워선으로부터 상기 비휘발성 메모리 장치에서의 파워선의 접속을 단절시키도록 하는 온-칩(on-chip) 회로를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  4. 제 1 항에 있어서, 상기 비휘발성 메모리 장치와 호스트 사이의 직렬 링크는 하나 이상의 속도를 지원하는 것을 특징으로 하는 비휘발성 메모리 장치.
  5. 제 4 항에 있어서, 장치 쿼리 명령은, 직렬 링크에 연결된 메모리의 타입을 상기 호스트가 결정할 수 있도록 하는 것을 특징으로 하는 비휘발성 메모리 장치.
  6. 제 4 항에 있어서, 상기 비휘발성 메모리 장치는 상기 비휘발성 메모리 장치에 연결된 상기 직렬 링크에 의해서 각각 접근될 수 있는 두 개의 버퍼들을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  7. 제 4 항에 있어서, 체크-섬(check-sum) 판독 명령은 상기 직렬 링크 상에서 상기 호스트로부터 상기 비휘발성 메모리 장치로 전송되는 것을 특징으로 하는 비휘발성 메모리 장치.
  8. 제 4 항에 있어서, 에러 정정 계획은 상기 직렬 링크 상에서 전송 에러들을 검출하고, 상기 비휘발성 메모리 장치는 응답하여 재전송을 요청하도록 구성된 것을 특징으로 하는 비휘발성 메모리 장치.
  9. 제 1 항에 있어서, 상기 비휘발성 메모리 장치와 호스트 사이의 직렬 링크 데이터 전송 레이트와 상기 비휘발성 메모리 장치의 프로그래밍 레이트를 일치시키기 위한 데이터 조절(data throttling) 메커니즘을 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  10. 제 1 항에 있어서, 상기 비휘발성 메모리 장치는 상기 전용 직렬 프로그래밍 포트를 디세이블(disable)시키기 위한 잠금(lock-out) 비트(bit)를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  11. 제 1 항에 있어서, 상기 전용 직렬 프로그래밍 포트는 USB(Universal Serial Bus) 포트인 것을 특징으로 하는 비휘발성 메모리 장치.
  12. 제 1 항에 있어서, 상기 전용 직렬 프로그래밍 포트는 파워 및 데이터 중 하나를 선택적으로 공급하는 하나의 와이어로 구성되는 것을 특징으로 하는 비휘발성 메모리 장치.
  13. 상변화 메모리(PCM) 장치로서,
    PCM 메모리 어레이;
    통상적인(normal) 메모리 모드에서의 상기 PCM 메모리 어레이에 데이터를 저장하고 판독하기 위한 메모리 기능과 공장 프로그래밍 모드에서의 공장 프로그래밍 기능을 수행하기 위한 멀티-기능 핀; 및
    공장 프로그래밍 전용 메모리 스토리지에 데이터 경로를 제공하기 위한 전용 직렬 프로그래밍 포트;를 포함하는 것을 특징으로 하는 상변화 메모리(PCM) 장치.
  14. 제 13 항에 있어서, 상기 멀티-기능 핀은 공장 프로그래밍 동작의 완료 후에 상기 멀티-기능 핀을 잠그는 잠금(lock-out) 명령을 수신하도록, 상기 상변화 메모리(PCM) 장치와 호스트 사이에 연결된 직렬 링크와 결합되는 것을 특징으로 하는 상변화 메모리(PCM) 장치.
  15. 제 14 항에 있어서, 상기 멀티-기능 핀은 하나의 와이어인 상기 직렬 링크를 통해서 프로그래밍을 수신하는 것을 특징으로 하는 상변화 메모리(PCM) 장치.
  16. 제 14 항에 있어서, 상기 직렬 링크 상의 시그널링 시퀀스는 상기 멀티-기능 핀을 활성화하기 위한 요청으로서 상기 상변화 메모리(PCM) 장치에 의해 인식되는 것을 특징으로 하는 상변화 메모리(PCM) 장치.
  17. 제 14 항에 있어서, 상기 상변화 메모리(PCM) 장치가 프로그램된 후 상기 멀티-기능 핀을 잠그기 위해 사용되는 기록(storage) 비트(bit)를 더 포함하는 것을 특징으로 하는 상변화 메모리(PCM) 장치.
  18. 제 13 항에 있어서, 파워가 전용 파워 핀을 통해서 공급될 때 온-칩 회로가 보드 파워선으로부터 파워선의 접속을 단절시키는 것을 특징으로 하는 상변화 메모리(PCM) 장치.
  19. 제 13 항에 있어서, 상기 상변화 메모리(PCM) 장치가 데이터를 처리하는 데이터 레이트를 제어하기 위한, 그리고 데이터가 수신될 준비가 된 때를 나타내기 위한 데이터 조절 프로토콜을 더 포함하는 것을 특징으로 하는 상변화 메모리(PCM) 장치.
  20. 상변화 메모리(PCM) 장치로서,
    공장 프로그래밍 모드에서 동작할 때 상변화 메모리(PCM) 장치에 파워를 공급하기 위한 전용 파워 핀;
    적어도 비-공장(non-factory) 프로그래밍 동작 동안 비휘발성 메모리 장치에 파워 및 데이터 중 하나를 선택적으로 공급하기 위한 멀티-기능 핀;
    버퍼들에 기록하기 위해 공장 프로그래밍 데이터를 수신하도록 하나의 와이어의 직렬 링크에 결합된 전용 프로그래밍 포트; 및
    상기 멀티-기능 핀을 통해서 상기 비휘발성 메모리 장치에 파워가 공급될지 또는 데이터가 공급될지를 선택하도록 동작가능한 온-칩 스위치;를 포함하고,
    상기 공장 프로그래밍 데이터는 파이프라인 동작에서 버퍼들로부터 PCM 어레이들에 전송되는 것을 특징으로 하는 상변화 메모리(PCM) 장치.
KR1020100043045A 2009-05-11 2010-05-07 공장 프로그램 상변화 메모리에 대한 전용 인터페이스 KR101597134B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/464,036 US8176232B2 (en) 2009-05-11 2009-05-11 Dedicated interface to factory program phase-change memories
US12/464,036 2009-05-11

Publications (2)

Publication Number Publication Date
KR20100122061A KR20100122061A (ko) 2010-11-19
KR101597134B1 true KR101597134B1 (ko) 2016-02-24

Family

ID=43063091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043045A KR101597134B1 (ko) 2009-05-11 2010-05-07 공장 프로그램 상변화 메모리에 대한 전용 인터페이스

Country Status (6)

Country Link
US (1) US8176232B2 (ko)
JP (1) JP5410368B2 (ko)
KR (1) KR101597134B1 (ko)
CN (1) CN101887751B (ko)
DE (1) DE102010018762B4 (ko)
SG (1) SG166730A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948384B1 (ko) * 2006-11-29 2010-03-22 삼성전자주식회사 권리객체의 이동이 가능한 디바이스와 휴대형 저장 장치 및권리객체의 이동 방법
US8804411B1 (en) 2009-09-11 2014-08-12 Micron Technology, Inc Dual mode clock and data scheme for memory programming
CN102637453B (zh) * 2012-02-17 2015-05-06 北京时代全芯科技有限公司 一种包括串行输入输出接口的相变存储器
US8954824B2 (en) 2012-02-28 2015-02-10 Micron Technology, Inc. Error detection or correction of stored signals after one or more heat events in one or more memory devices
US10440644B2 (en) * 2012-06-29 2019-10-08 Qualcomm Incorporated Methods and apparatus for turbo decoder throttling
US9952879B2 (en) * 2012-08-30 2018-04-24 Microsoft Technology Licensing, Llc Application pre-layout in byte-addressable persistent random access memory
US9003241B2 (en) * 2013-02-01 2015-04-07 Telefonaktiebolaget L M Ericsson (Publ) Reporting errors on serial interfaces to application layers for flexible error handling approach selection
US9824004B2 (en) 2013-10-04 2017-11-21 Micron Technology, Inc. Methods and apparatuses for requesting ready status information from a memory
US10108372B2 (en) 2014-01-27 2018-10-23 Micron Technology, Inc. Methods and apparatuses for executing a plurality of queued tasks in a memory
US9454310B2 (en) 2014-02-14 2016-09-27 Micron Technology, Inc. Command queuing
US11496335B2 (en) * 2020-10-16 2022-11-08 Dominant Technologies (Singapore) Pte Ltd Dynamically addressable daisy-chained serial communication with configurable physical layer interfaces

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966723A (en) * 1997-05-16 1999-10-12 Intel Corporation Serial programming mode for non-volatile memory
US7966429B2 (en) * 2007-05-28 2011-06-21 Super Talent Electronics, Inc. Peripheral devices using phase-change memory
US6781525B2 (en) * 2001-10-23 2004-08-24 Lite-On Technology Corporation Shared interface device
US6715041B2 (en) * 2002-01-28 2004-03-30 M-Systems Flash Disk Pioneers Ltd. Non-volatile memory device with multiple ports
KR100478567B1 (ko) * 2002-08-22 2005-03-22 엠디에스테크놀로지 주식회사 경계주사열을 이용한 플래시롬 프로그래밍 방법
US7346784B1 (en) * 2002-08-29 2008-03-18 Xilinx, Inc. Integrated circuit device programming with partial power
US20050093572A1 (en) * 2003-11-03 2005-05-05 Macronix International Co., Ltd. In-circuit configuration architecture with configuration on initialization function for embedded configurable logic array
JP2006018656A (ja) * 2004-07-02 2006-01-19 Sharp Corp マイクロコンピュータシステム、半導体装置、及び、無線タグ
CN100432986C (zh) * 2005-06-17 2008-11-12 艾默生网络能源系统有限公司 快速编程/调试设备
US7761674B2 (en) * 2005-12-30 2010-07-20 Intel Corporation Identifier associated with memory locations for managing memory accesses
US7640424B2 (en) * 2005-10-13 2009-12-29 Sandisk Corporation Initialization of flash storage via an embedded controller
JP4940144B2 (ja) * 2005-10-17 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2007141865A1 (ja) * 2006-06-08 2007-12-13 Renesas Technology Corp. 半導体装置及びその製造方法
US7619936B2 (en) * 2006-11-16 2009-11-17 Qimonda North America Corp. System that prevents reduction in data retention
JP4353336B2 (ja) * 2006-12-26 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置及びそのプログラム方法
US7979625B2 (en) * 2007-11-27 2011-07-12 Spansion Llc SPI bank addressing scheme for memory densities above 128Mb
JP2009176147A (ja) * 2008-01-25 2009-08-06 Nec Corp 電子機器および電子機器のメモリアクセス許可判別方法

Also Published As

Publication number Publication date
CN101887751B (zh) 2014-07-09
JP2011018431A (ja) 2011-01-27
CN101887751A (zh) 2010-11-17
US8176232B2 (en) 2012-05-08
SG166730A1 (en) 2010-12-29
DE102010018762B4 (de) 2020-11-05
DE102010018762A1 (de) 2011-02-03
KR20100122061A (ko) 2010-11-19
US20100287435A1 (en) 2010-11-11
JP5410368B2 (ja) 2014-02-05

Similar Documents

Publication Publication Date Title
KR101597134B1 (ko) 공장 프로그램 상변화 메모리에 대한 전용 인터페이스
US8331857B2 (en) Wireless interface to program phase-change memories
US8621148B2 (en) Hierarchical memory architecture to connect mass storage devices
EP2133799B1 (en) Integrated circuit with graduated on-die termination
CN105474319B (zh) 用于配置混合存储器模块的存储器的i/o的设备及方法
CN101093715B (zh) 用于带切换控制的热传感器的装置、方法与系统
CN103680616B (zh) 可变电阻存储器件及其操作方法
KR20140142373A (ko) 이산 메모리 장치를 시스템에 연결하는 브리징 장치를 갖는 복합 메모리
JP2011018431A5 (ko)
CN105960678A (zh) 减轻交叉点存储器中的读取干扰
US7869269B2 (en) Phase-change memory device with error correction capability
CN101430929B (zh) 用于对非易失性存储单元进行不可逆编程和读取的方法和设备
US20130322155A1 (en) Variable resistance memory device and data storage device including the same
CN106126369B (zh) 存储模块、存储模块的模块控制器及存储模块的操作方法
CN101901631A (zh) 相变存储设备及其测试电路
US20090235036A1 (en) Phase-change random access memory and method of setting boot block therein
JP2012208975A (ja) 半導体装置
US20100250798A1 (en) Hierarchical memory architecture with an interface to differing memory formats
CN116705117A (zh) 存储器的访问方法及装置
US8521952B2 (en) Hierarchical memory architecture with a phase-change memory (PCM) content addressable memory (CAM)
US8578095B2 (en) Hierarchical memory architecture using a concentrator device
EP4280216A2 (en) Apparatus and method for per memory chip addressing
US20230229606A1 (en) Method and apparatus to reset components in a sideband bus interface in a memory module
US11960744B2 (en) Register operation in memory devices
CN108984440B (zh) 降低集成电路功耗的方法及其控制电路

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 4