CN101901631A - 相变存储设备及其测试电路 - Google Patents

相变存储设备及其测试电路 Download PDF

Info

Publication number
CN101901631A
CN101901631A CN2009102609672A CN200910260967A CN101901631A CN 101901631 A CN101901631 A CN 101901631A CN 2009102609672 A CN2009102609672 A CN 2009102609672A CN 200910260967 A CN200910260967 A CN 200910260967A CN 101901631 A CN101901631 A CN 101901631A
Authority
CN
China
Prior art keywords
memory device
test circuit
solder joint
electric current
output line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102609672A
Other languages
English (en)
Other versions
CN101901631B (zh
Inventor
金东槿
尹泰勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101901631A publication Critical patent/CN101901631A/zh
Application granted granted Critical
Publication of CN101901631B publication Critical patent/CN101901631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry

Abstract

本发明公开了一种测试电路，其响应于测试模式信号，将由从外部电流源供给的电流所产生的数据施加至存储单元。

Description

相变存储设备及其测试电路
相关申请的交叉引用
依据35U.S.C 119(a)，本申请要求享有2009年5月28日向韩国知识产权局提交的韩国申请No.10-2009-0046806的优先权，在此通过引用参考将其整体并入本文就如同全文部列出。
技术领域
本发明实施例涉及半导体存储设备，更具体地说涉及相变存储设备及其测试电路。
背景技术
现有多种非易失性存储器，包括闪存器、相变存储器等等。特别地，相变存储器被设计为通过改变写入电流量来执行写操作。
图1为一种常规的相变存储设备的示意图。
如图1所示，相变存储设备10通常形成为包括多个单位单元阵列110、X译码器120、Y译码器130、包含写驱动器W/D和感测放大器S/A的模块140、全局位线开关GYSW的模块150、局部位线开关LYSW的模块160以及局部字线开关LXSW的模块170。
相变存储设备10的操作将在图2中详述。
图2为说明传统相变存储设备中编程机制的方框图。
用于写操作的电流从写驱动器(W/D)142被施加至感测放大器输入/输出线SIO。全局位线开关150-1和150-2设置在感测放大器输入-输出线SIO和全局位线GBL-1、GBL-2之间。每个全局位线GBL依据全局位线开关150-1和150-2的开/关状态而被选择。这些开关可包括传输门，每个传输门分别响应于开关控制信号gysw、反相开关控制信号gyswB以及gysw的互补信号。附图标记144表示感测放大器S/A。
通过全局位线开关150-1和150-2以及全局位线GBL-1和GBL-2将从写驱动器142传至感测放大器输入/输出线SIO的数据送至局部位线开关160。该操作之后，将数据编程写入由字线和位线所选择的存储单元。
需要注意的是，在对相变存储单元编程的过程中耗费了大量电流和时间。
图3显示对于常规相变存储单元的编程电流分布(program current profile)中所耗费的特定时间和电流关系。
图3中的曲线P_rs显示当复位数据被编程写入所选存储单元时耗费的电流量和时间。需要注意的是，在相对短时间内以复位数据编程的特性将大量电流施加至存储单元。
另一方面，可通过矩形波曲线P_s1或慢阻尼波(slow quench wave)曲线P_s2理解对置位数据编程的过程。
依照图3，需要大量电流来编程相变存储单元。特别是置位数据除了需要大量电流以外还需要大量时间。
因此，由于时间和电流限制，对大量相变存储单元同时编程(也即，多单元编程)使得相变存储设备工作性能下降。尽管多单元编程高效，由于同时编程多个存储单元时电流耗费的限制，置位数据平均需要长于300纳秒的编程时间。
在写操作中从存储体可同时选择的存储单元的数目取决于写驱动器W/D的驱动能力以及全局位线开关150、局部位线开关160和局部字线开关170的电流供给能力。组成驱动器和开关的晶体管尺寸应更大，但这可能不利于降低相变存储设备的尺寸。
例如，考虑到写驱动器W/D的能力限制以及开关的电流供给负担，存在x8或x16的编程模式，其中数据被编程写入每个单位单元阵列中一个或两个存储单元。因此，如果以x16模式将数据编程写入每个单位单元阵列中的512M字节存储单元，需要执行32M次编程操作。
因为产品成本越来越依赖于存储器设备的测试时间，很需要缩短该特定测试时间。
发明内容
本发明的一个方面，提供一种相变存储设备的测试电路，测试电路响应测试模式信号，将由从外部电流源供给的电流所产生的数据传输至存储单元。
本发明的另一方面，提供一种相变存储设备，其包括：具有多个单位单元阵列的存储体；以及测试电路，其被配置为响应测试模式信号，将由外部电流源供给的电流所产生的数据传输至所述存储体。
本发明的另一方面，提供一种相变存储设备，其包括：被配置为施加编程电流至输入/输出线的写驱动器；以及测试电路，其被配置为响应测试模式信号，将由从外部电流源供给的电流所产生的数据施加至所述输入/输出线。
本发明的另一方面，提供一种存储设备，其包括：单元矩阵；至少一个局部位线开关和至少一个局部字线开关；至少一个全局位线开关；用于驱动该至少一个局部位线的至少一个写驱动器；设置在该至少一个全局位线开关和该至少一个写驱动器之间的至少一个感测放大器输入/输出线；以及至少一个测试电路。存储设备包括至少一个测试电路。存储设备可工作在测试模式和正常写模式。当存储设备工作在正常写模式下时，写驱动器向该至少一个感测放大器输入/输出线提供电流，以及当存储设备工作在测试模式下时，该至少一个测试电路直接向该至少一个感测放大器输入/输出线提供电流。
这些及其他特性、方面和实施例在以下标题为“具体实施方式”部分中予以描述。
附图说明
结合附图描述特性、方面和实施例，其中：
图1是示意性地示出传统相变存储设备的方框图；
图2是示出传统相变存储设备中编程机制的方框图；
图3是示出常规的相变存储单元的编程电流分布的图；
图4是示出依照本发明实施例的测试电路配置的方框图；
图5是示出带有依照本发明实施例的测试电路配置的相变存储设备的方框图；以及
图6是示出依照本发明实施例的相变存储设备中的编程机制的方框图。
具体实施方式
依照本发明的示例性实施例，在非易失性存储设备的测试模式下，电流从外部源直接施加到存储单元中，非易失性存储设备例如是通过电流驱动机制执行编程操作的相变存储设备的。
通常，加至选择的存储单元以进行测试操作的电流是通过写驱动器提供的。但是，这种情况下，加至存储单元的电流量可能受到写驱动器的驱动能力以及从写驱动器传送电流的开关元件的电流供给能力的限制。
但是，依照本发明的实施例，测试模式下直接从外部源施加电流。因此，可施加大量电流至选择的存储单元，而不受写驱动器和开关元件的性能的限制。此外，可同时被编程多个存储单元，这大大缩短了相变存储设备中的存储单元的测试时间。
下文中，将参照附图详细描述本发明的实施例。
图4示出依照本发明实施例的测试电路的示意图。
如图4所示，测试电路20由焊点210和开关单元220组成，电流从外部电流源施加至焊点210。响应于测试模式信号TM，开关单元220将由从焊点210供给的电流所产生的数据通过感测放大器输入/输出线SIO传输至全局位线开关GYSW。
当测试模式信号TM被激活时，开关单元220被接通。随后，由施加至焊点210的电流所产生的数据通过开关部件220被输送至全局位线开关GYSW。全局位线开关GYSW是接通还是断开取决于用于测试而输入的地址。通过全局位线开关GYSW输送的数据被写入由行和列地址指定的存储单元。
这种配置下，测试电流从外部源直接供给至全局位线开关，而不是经过写驱动器供给。因此，可向存储单元提供足够的电流量，而不论写驱动器的驱动能力如何。
图5是示出具有依照本发明实施例的测试电路的相变存储设备的方框图。
图5所示的相变存储设备30包括：存储体310，具有多个单位存储单元阵列；X译码器(X-DEC)320，产生用于访问存储体310的存储单元的行地址；以及Y译码器(Y-DEC)330，产生用于访问存储体310的存储单元的列地址。设备30进一步包括：模块340，具有用于驱动由Y译码器330选择的位线的写驱动器W/D以及用于放大由Y译码器330选择的存储单元的数据的感测放大器S/A；全局位线开关GYSW的模块350，响应于Y译码器330输出信号而选择全局位线；以及测试电路20，响应于测试模式信号TM向感测放大器输入/输出线SIO提供由外部电流产生的数据。
运用上述配置，将参照图6描述测试模式下相变存储设备30的操作。
图6中，存储体310的每个单位单元阵列312电连接至局部位线开关314和局部字线开关316。
正常编程操作下，从写驱动器W/D将电流供给感测放大器输入/输出线SIO。然后，使用全局位线开关350和全局位线GBL、通过局部位线和字线开关314和316，将输送至感测放大器输入/输出线SIO的数据编程写入所选择的存储单元。
测试电路20包括：焊点210，设置于外部电流源和感测放大器电源线VSIO之间；以及开关单元220，设置于感测放大器电源线VSIO和感测放大器输入/输出线SIO之间。
当测试模式信号TM被激活时，由从焊点210供给的电流所产生的数据通过开关单元220被送至感测放大器输入/输出线SIO。然后，通过全局位线开关350中的一个、由测试输入地址将数据输送至全局位线GBL。最后，数据被编程写入由行和列地址选择的存储单元。
依照本发明的实施例中，可出现多个电流端子焊点210，焊点的数目可依据相变存储设备的容量而改变。
有时可能需要调整同时被激活的字线的数目。因此，相变存储设备可包括用于控制X译码器320的测试模式控制器(未示出)。例如，如果使用者想要达到x32模式，测试模式控制器可控制X译码器以使每个存储体能够选择偶数或奇数字线；同样地，可通过选择所有字线而产生x64模式。由于可一次全部测试每个存储体的一半(1/2)或者它的所有存储单元，可缩短相变存储设备的测试时间。
因此，通过从外部电流源直接供给电流(也即编程电流)至存储单元，可对多个存储单元执行编程操作(也即，多单元编程)，而不论写驱动器的驱动能力如何。
尽管以上已描述实施例，但所述实施例以示例的方式来描述。因此，在此描述的设备和方法不应限于所述的实施例。相反地，当结合上述说明和附图时，在此描述的设备和方法应仅受以下权利要求的范围的限制。

Claims (16)

1.一种相变存储设备的测试电路，所述测试电路响应于测试模式信号，将由从外部电流源供给的电流所产生的数据传输至存储单元。
2.如权利要求1所述的测试电路，包括：
焊点，其被配置为接收来自所述外部电流源的电流；以及
开关单元，其被配置为电连接至所述焊点，用于将由从所述焊点供给的电流所产生的数据施加至输入/输出线。
3.如权利要求2所述的测试电路，其中，所述输入/输出线为感测放大器输入/输出线。
4.如权利要求2所述的测试电路，其中，所述焊点被设置于感测放大器电源线和所述外部电流源之间。
5.一种相变存储设备，其包括：
存储体，其具有多个单位单元阵列；以及
测试电路，其被配置为响应于测试模式信号，将由从外部电流源供给的电流所产生的数据传输至所述存储体。
6.如权利要求5所述的相变存储设备，其中，所述单位单元阵列中的至少一个存储单元电连接至感测放大器输入/输出线，
其中，所述测试电路将由从外部电流源供给的电流所产生的数据施加至所述感测放大器输入/输出线。
7.如权利要求6所述的相变存储设备，其中，所述测试电路包括：
焊点，其被配置为接收来自述外部电流源的电流；以及
开关单元，其被配置为电连接至所述焊点，用于响应于所述测试模式信号，将由从所述焊点供给的电流所产生的数据施加至输入/输出线。
8.如权利要求7所述的相变存储设备，其中，所述焊点被设置于感测放大器电源线和所述外部电流源之间。
9.如权利要求5所述的相变存储设备，进一步包括：
译码器，其被配置为指定所述存储体的偶数、奇数或全部行地址，
其中，所述测试电路将由从所述外部电流源供给的电流所产生的所述数据传输至由所述译码器选择的存储单元。
10.一种相变存储设备，其包括：
写驱动器，其被配置为将编程电流施加至输入/输出线；以及
测试电路，其被配置为响应于测试模式信号，将由从外部电流源供给的电流所产生的数据施加至输入/输出线。
11.如权利要求10所述的相变存储设备，其中，所述测试电路包括：
焊点，其被配置为接收来自所述外部电流源的电流；以及
开关单元，其被配置为电连接至所述焊点，用于响应于所述测试模式信号，将由从所述焊点供应的电流所产生的数据施加至输入/输出线。
12.如权利要求11所述的相变存储设备，其中所述输入/输出线是感测放大器输入/输出线。
13.如权利要求12所述的相变存储设备，其中，所述焊点被设置于感测放大器电源线和所述外部电流源之间。
14.一种存储设备，包括：
单元矩阵；
至少一个局部位线开关和至少一个局部字线开关；
至少一个全局位线开关；
至少一个写驱动器，用于驱动所述至少一个局部位线；
至少一个感测放大器输入/输出线，其被设置在所述至少一个全局位线开关和所述至少一个写驱动器之间；
至少一个感测放大器；以及
至少一个测试电路；
其中，所述存储设备包括至少一个测试电路，所述存储设备能够工作在测试模式和正常写模式下，当所述存储设备工作在正常写模式下时，所述写驱动器向所述至少一个感测放大器输入/输出线提供电流，以及当所述存储设备工作在测试模式下时，所述至少一个测试电路直接向所述至少一个感测放大器输入/输出线提供电流。
15.如权利要求14所述的存储设备，其中，所述至少一个测试电路进一步包括：焊点，其被配置为接收来自所述外部电流源的述电流；以及开关单元，其被配置为电连接至所述焊点，用于将由从所述焊点供应的电流所产生的数据施加至所述至少一个感测放大器输入/输出线。
16.如权利要求15所述的存储设备，其中，所述焊点被设置于感测放大器电源线和外部电流源之间。
CN200910260967.2A 2009-05-28 2009-12-18 相变存储设备及其测试电路 Active CN101901631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090046806A KR101047052B1 (ko) 2009-05-28 2009-05-28 상변화 메모리 장치 및 이를 위한 테스트 회로
KR10-2009-0046806 2009-05-28

Publications (2)

Publication Number Publication Date
CN101901631A true CN101901631A (zh) 2010-12-01
CN101901631B CN101901631B (zh) 2015-03-25

Family

ID=43220038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910260967.2A Active CN101901631B (zh) 2009-05-28 2009-12-18 相变存储设备及其测试电路

Country Status (3)

Country Link
US (1) US8130541B2 (zh)
KR (1) KR101047052B1 (zh)
CN (1) CN101901631B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390432A (zh) * 2012-05-08 2013-11-13 三星电子株式会社 用于测试电阻型存储器的结构、系统和方法
CN108520765A (zh) * 2018-04-08 2018-09-11 中国科学院上海微系统与信息技术研究所 相变存储器阵列中的位线寄生参数的测量系统及方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101062742B1 (ko) * 2009-02-05 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법
US8767493B2 (en) * 2011-06-27 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM differential voltage sensing apparatus
KR101889509B1 (ko) * 2012-04-20 2018-09-20 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR20130134609A (ko) * 2012-05-31 2013-12-10 에스케이하이닉스 주식회사 패드를 통해 전류를 인가하고 측정할 수 있는 반도체 장치
KR101936951B1 (ko) 2018-04-11 2019-01-11 주식회사 맴레이 메모리 제어 장치 및 이를 포함하는 메모리 시스템
KR101952827B1 (ko) 2018-06-29 2019-02-27 주식회사 맴레이 메모리 제어 장치 및 이를 포함하는 메모리 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940777B2 (en) * 2002-10-31 2005-09-06 Renesas Technology Corp. Semiconductor device and semiconductor memory device provided with internal current setting adjustment circuit
CN1905077A (zh) * 2006-06-27 2007-01-31 中国科学院上海微系统与信息技术研究所 相变存储器器件单元测试系统及测试方法
US20080106930A1 (en) * 2006-11-08 2008-05-08 Samsung Electronics Co., Ltd. Pram and method of firing memory cells

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4346373B2 (ja) * 2002-10-31 2009-10-21 株式会社ルネサステクノロジ 半導体装置
KR100816752B1 (ko) * 2006-09-15 2008-03-25 삼성전자주식회사 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법
KR100827703B1 (ko) 2006-12-14 2008-05-07 삼성전자주식회사 상변화메모리 장치의 테스트 방법
US7791933B2 (en) 2007-12-21 2010-09-07 International Business Machines Corporation Optimized phase change write method
KR101369362B1 (ko) 2008-01-09 2014-03-05 삼성전자주식회사 상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및액세스 방법
KR101047051B1 (ko) * 2009-05-20 2011-07-06 주식회사 하이닉스반도체 비휘발성 반도체 메모리 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940777B2 (en) * 2002-10-31 2005-09-06 Renesas Technology Corp. Semiconductor device and semiconductor memory device provided with internal current setting adjustment circuit
CN1905077A (zh) * 2006-06-27 2007-01-31 中国科学院上海微系统与信息技术研究所 相变存储器器件单元测试系统及测试方法
US20080106930A1 (en) * 2006-11-08 2008-05-08 Samsung Electronics Co., Ltd. Pram and method of firing memory cells

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390432A (zh) * 2012-05-08 2013-11-13 三星电子株式会社 用于测试电阻型存储器的结构、系统和方法
CN103390432B (zh) * 2012-05-08 2017-04-12 三星电子株式会社 用于测试电阻型存储器的结构、系统和方法
CN108520765A (zh) * 2018-04-08 2018-09-11 中国科学院上海微系统与信息技术研究所 相变存储器阵列中的位线寄生参数的测量系统及方法
CN108520765B (zh) * 2018-04-08 2020-08-11 中国科学院上海微系统与信息技术研究所 相变存储器阵列中的位线寄生参数的测量系统及方法

Also Published As

Publication number Publication date
KR20100128425A (ko) 2010-12-08
CN101901631B (zh) 2015-03-25
US20100302841A1 (en) 2010-12-02
KR101047052B1 (ko) 2011-07-06
US8130541B2 (en) 2012-03-06

Similar Documents

Publication Publication Date Title
CN101901631A (zh) 相变存储设备及其测试电路
KR101031133B1 (ko) 반도체 장치
TWI345239B (en) Semiconductor memory and system
US9378815B2 (en) Resistive memory device capable of increasing sensing margin by controlling interface states of cell transistors
US10410733B2 (en) Memory device and controlling method thereof
JP2003151265A (ja) 不揮発性強誘電体メモリ装置並びにその駆動方法
JPH08306195A (ja) Ｄｒａｍバスに接続可能な不揮発性半導体メモリ装置
JP2004199648A (ja) 複合型メモリ装置
JP2009176384A (ja) 半導体記憶装置
JP5062251B2 (ja) 可変抵抗メモリ及びそのデータ書込み方法
TWI293732B (en) Multi-port memory device
US8799560B2 (en) Semiconductor device
KR101756811B1 (ko) 비트 시이퀀스 스킴을 수행할 수 있는 메모리 장치
TWI533300B (zh) 具有需要預置操作的主要記憶體單元與輔助記憶體單元之半導體裝置
CN103971725A (zh) 基于电阻的随机存取存储器
JP5715306B2 (ja) クロスポイントアレイにおける結合キャパシタを利用したタイルレベルでのスナップバック検出
US8270236B2 (en) Semiconductor memory device
US9036429B2 (en) Nonvolatile memory device and operating method thereof
KR101131551B1 (ko) 데이터 전송을 제어하는 상변화 메모리 장치
US20100329027A1 (en) Nonvolatile memory device and method of operating the same
KR102360213B1 (ko) 칩 사이즈를 감소한 저항성 메모리 장치 및 그 동작방법
TWI820880B (zh) 記憶體系統
JP2009116993A (ja) 不揮発性半導体記憶装置
WO2022044749A1 (ja) 論理シミュレーション装置および論理シミュレーションプログラム
KR101771523B1 (ko) 메모리 장치와 이의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant