CN101093715B - 用于带切换控制的热传感器的装置、方法与系统 - Google Patents

用于带切换控制的热传感器的装置、方法与系统 Download PDF

Info

Publication number
CN101093715B
CN101093715B CN2007101264971A CN200710126497A CN101093715B CN 101093715 B CN101093715 B CN 101093715B CN 2007101264971 A CN2007101264971 A CN 2007101264971A CN 200710126497 A CN200710126497 A CN 200710126497A CN 101093715 B CN101093715 B CN 101093715B
Authority
CN
China
Prior art keywords
integrated circuit
thermal sensor
power consumption
level
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101264971A
Other languages
English (en)
Other versions
CN101093715A (zh
Inventor
C·科克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101093715A publication Critical patent/CN101093715A/zh
Application granted granted Critical
Publication of CN101093715B publication Critical patent/CN101093715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/42—Circuits effecting compensation of thermal inertia; Circuits for predicting the stationary value of a temperature
    • G01K7/425—Thermal management of integrated systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G06F11/3093—Configuration details thereof, e.g. installation, enabling, spatial arrangement of the probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2215/00—Details concerning sensor power supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System (AREA)
  • Electronic Switches (AREA)

Abstract

一般来说，本发明实施例涉及使用切换控制实现热传感器省电的系统、方法及设备。在一些实施例中，集成电路(如存储器装置)包括管芯上的热传感器、存储器元件(如寄存器)及切换逻辑。切换逻辑可以至少部分地响应切换指示而把热传感器从第一功耗水平转换到第二功耗水平。

Description

用于带切换控制的热传感器的装置、方法与系统
技术领域
本发明的实施例一般涉及集成电路领域，更具体地说，涉及用于带切换(toggle)控制以提供省电的热传感器的系统、方法和设备。
背景技术
存储器常常封装在包含几个相似(或相同)集成电路的模块上，如动态随机存取存储器(DRAM)装置。DRAM的温度在很大程度上由其活动水平(如读写存储器单元的速率)决定。如果存储器的温度过高，存储在存储器中的数据可能会损坏或丢失。此外，存储器可能会因温度过高而损坏。而且，存储器装置的热约束可能会限制存储器装置接口所能支持的最高数据存取速率。
管芯上的热传感器可用于收集DRAM热数据。在一些系统中，各DRAM可能包括在管芯上的热传感器用于收集热数据并且把收集的热数据例如提供给存储器控制器。该管芯上的热传感器可能能够在达到预编程的热阀值时触发事件。
在传统系统中，管芯上的热传感器在系统开机的任意时被供电。由于管芯上的热传感器总是打开的，所以它们在不断消耗电能。电能的不断消耗会耗尽电池电能(如在移动应用中)并且产生需要从平台上导出的热量。
发明内容
根据本发明的第一方面，提供了一种集成电路，包括：
热传感器；
与所述热传感器耦合的存储元件，所述热传感器用以在所述存储元件中存储热数据；以及
切换逻辑，能够指引从所述集成电路运行期间所述热传感器的功耗的第一水平转换到所述集成电路运行期间所述热传感器的功耗的第二水平，所述指引至少部分地响应于来自所述集成电路运行的切换指示，其中所述切换指示是互连校准命令以校准耦合到所述集成电路的互连。
根据本发明的第二方面，提供了一种用于集成电路的方法，所述方法包括：
在集成电路的切换逻辑上接收互连校准命令，所述互连校准命令来自所述集成电路的运行，所述互连校准命令校准耦合到所述集成电路的互连；
指引到所述集成电路运行期间管芯上的热传感器的功耗的第一水平的转换，所述指引至少部分地响应于接收所述互连校准命令；
检测热数据；以及
指引到所述集成电路运行期间管芯上的热传感器的功耗的第二水平的转换，
其中，所述集成电路包括与所述热传感器耦合的存储元件，所述热传感器在所述存储元件中存储热数据。
根据本发明的第三方面，提供了一种用于集成电路的系统，所述系统包括：
动态随机存取存储器(DRAM)装置，其包括
热传感器；
与所述热传感器耦合的寄存器，所述热传感器在所述寄存器中存储热数据；和
切换逻辑，能够指引从所述动态随机存取存储器装置运行期间所述热传感器的功耗的第一水平转换到所述动态随机存取存储器装置运行期间所述热传感器的功耗的第二水平，所述指引至少部分地响应于切换指示，其中所述切换指示是互连校准命令以校准耦合到所述集成电路的互连；以及
与所述存储器装置耦合的存储器控制器，所述存储器控制器包括热传感器处理逻辑以从热传感器收集温度信息。
附图说明
本发明的实施例通过举例而不是限制的方式进行说明，附图中，相似的标号表示相似的元件。
图1是说明根据本发明实施例实现的计算系统的选定方面的高级框图。
图2是说明根据本发明实施例实现的集成电路的选定方面的框图。
图3是说明使用根据本发明实施例的切换控制的省电的选定方面的时序图。
图4是说明根据本发明实施例的切换逻辑的选定方面的状态图。
图5是说明根据本发明实施例的存储器元件的选定方面(如模式寄存器组的方面)的表格。
图6是说明使用根据本发明实施例的切换控制的省电方法的选定方面的流程图。
图7是说明根据本发明实施例的电子系统的选定方面的框图。
图8是说明根据本发明备选实施例的电子系统的选定方面的框图。
具体实施方式
本发明实施例一般涉及通过在特定条件下把传感器从较高功耗水平切换到较低功耗水平从而减少管芯上的热传感器的功耗的系统、方法及设备。在一些实施例中，集成电路(如DRAM)包括管芯上的热传感器和切换逻辑。切换逻辑的目的是在两个或两个以上功耗水平之间切换。在一些实施例中，切换逻辑可以通过在特定条件下把传感器转换到较低功耗水平从而减少传感器的功耗。
图1是说明根据本发明实施例实现的计算系统的选定方面的高级框图。系统100包括处理器110、存储器模块120及存储器控制器130。处理器110可以是包括如中央处理单元、嵌入式处理器、分区处理器、多核处理器等的任何处理元件。
存储器模块120包括存储器装置122-128。为了便于说明，显示了四个存储器装置。应该理解，本发明实施例可包括更多存储器装置或更少存储器装置。存储器装置122-128可以是广泛的各种存储器装置中的任一种，包括如DRAM。
在一些实施例中，每个存储器装置122-128包括相应的管芯上的热传感器140-148。术语“管芯上的”是指把热传感器部署在与相应集成电路相同的管芯上(如与DRAM相同的管芯)。管芯上的热传感器可以是广泛的管芯上的热传感器中的任一种，包括如热二极管。管芯上的热传感器140-148检测存储器装置122-128的热数据。术语“热数据”泛指提供装置温度指示的数字化信息。术语“热数据”还可包括指示是否已超出一个或多个温度阀值的数字化信息。
在所示实施例中，每个存储器装置122-128还包括相应的切换逻辑160-166以及存储元件170-176。切换逻辑160-166包括把相应热传感器在两个或两个以上功耗水平之间转换的逻辑。如术语所述，“功耗水平”是指热传感器消耗多少功率。在一些实施例中，不同的功耗水平对应于热传感器的不同状态。例如，热传感器在检测模式中的功耗水平大于热传感器在下电模式中的功耗水平。应该理解，热传感器可具有几乎任何数量的功耗水平并且功耗水平的粒度可以精细、粗糙或介于两者之间。
切换逻辑160-166几乎可使用适合转换热传感器功耗水平的任何种类的逻辑来实现。例如，切换逻辑160-166可使用状态机来实现。下面参考图3-5进一步讨论切换逻辑160-166的实例。
如图1所示，每个存储器装置122-128还包括相应的存储元件170-176。存储元件170-176可以存储相应热传感器140-148的热数据。例如在一些实施例中，热传感器140-148检测热数据，随后把热数据传递给存储元件170-176。
在一些实施例中，存储元件170-176还存储用于控制热传感器和/或其相关切换逻辑的功能的信息。例如，存储元件170-176可存储一个或多个位以指示管芯上的热传感器是已启用还是已禁用。如下面进一步讨论，存储元件170-176可存储指定热传感器是否要忽略一个或多个切换指示的位。存储元件170-176可以是适合存储包括如寄存器组的多个位的任何种类的存储元件。在一些实施例中，存储元件170-176是模式寄存器组(MRS)。下面参考图2和图5进一步讨论存储元件170-176。
在备选实施例中，只有存储器装置122-128的选定子集包括管芯上的热传感器140-148和/或切换逻辑160-166。例如，在一些实施例中，每第N(如第二、第三、第四等)个存储器装置可具有管芯上的热传感器和相关的切换逻辑。或者，存储器模块120的每一侧上的至少一个存储器装置可包括管芯上的热传感器和相关的切换逻辑。在其它实施例中，存储器模块120上的至少一个存储器装置包括管芯上的热传感器和相关的切换逻辑。
存储器控制器130提供处理器110和存储器模块120之间的接口。在一些实施例中，存储器控制器130包括热阀(thermalthrottle)132和传感器处理逻辑134。传感器处理逻辑134可从存储元件170-176收集热数据并且处理收集的数据。收集热数据可包括发出要求数据的命令(如通过断言适当信号)和/或接收从存储器装置122-128推出的数据。处理热数据可包括，例如确定最高温度、确定最低温度、确定平均(和/或滚动平均)温度、对比收集的热数据与各种行程点(trip point)等。在一些实施例中，热阀132为模块120和/或存储器装置122-128提供热控制机制。例如，热阀132可以限制存储器装置的读写速率。
存储器互连150耦合存储器模块120和存储器控制器130。在一些实施例中，存储器互连150是多点连接(multi-drop)总线。在备选实施例中，存储器互连150是串联互连。
图2是根据本发明实施例实现的集成电路(如存储器装置)的选定方面的框图。集成电路200包括热传感器210、切换逻辑220、存储元件230及核心逻辑240。在一些实施例中，集成电路200是存储器装置，如DRAM。在备选实施例中，集成电路200可以是几乎任何具有管芯上的热传感器210的集成电路。
管芯上的热传感器210检测表示集成电路200的温度的热数据。传感器10可以把热数据传递给存储元件230。在一些实施例中，切换逻辑220把热传感器210在两个或两个以上功耗水平之间转换。所述两个或两个以上的功耗水平对应于传感器210的各种状态。例如，上电模式、检测模式和关闭模式中的每一个可对应于不同的功耗水平。在一些实施例中，切换逻辑220通过把传感器210从一种状态转换到另一种以从一种功耗水平转换到另一种。
核心逻辑240是集成电路200的核心逻辑。在集成电路200是存储器装置的实施例中，核心逻辑240可以是存储器阵列。在备选实施例中，核心逻辑240可以是任何其它种类的核心逻辑，包括如处理逻辑。
图3是说明使用根据本发明实施例的切换控制的省电的方面的时序图。时序图300的线条302说明热传感器被切换开关。传感器的检测操作在线条304中示出。线条306示出周期性切换的切换逻辑。
在一些实施例中，切换逻辑响应切换指示而进行切换。切换指示可以是控制器(如图1中所示的存储器控制器130)提供的任何命令(如断言信号)。在一些实施例中，切换指示互连校准命令。“互连校准命令”是指校准互连(如图1中所示的存储器互连150)的命令。把切换逻辑锁定到互连校准命令有许多优点，包括使用预先存在的命令意味着不需要添加新命令的事实。此外，在校准事件期间存储器互连(相对)较为安静，因此极少信令会干扰温度检测。
在一些实施例中，互连校准命令是ZQ校准(ZQ cal)命令。ZQ cal命令是指用于周期性校准如双数据速率(DDR)3存储器系统中的DQ的校准命令。有许多不同的ZQ cal命令，包括ZQ cal短(ZQCS)命令和ZQ cal长(ZQCL)命令。ZQCS命令可以是64个时钟周期长，以及ZQCL可以是512个时钟周期长。线条308说明可用作切换指示的周期ZQ cal命令。在备选实施例中，切换指示可锁定到不同的命令。例如，在备选实施例中，切换指示可以是存储器读取、存储器写入或由集成电路使用的几乎任何其它命令和/或信号。
在一些实施例中，切换逻辑可能会忽略一个或多个切换指示。术语“忽略”切换指示是指忽略一个或多个切换指示而不检测集成电路的温度。例如，在时序图300中，每第二个切换指示被忽略。也就是说，在每第二个切换指示(如312、314)期间，传感器不检测(316、318)而关闭(320、322)。在备选实施例中，几乎可忽略任意数量的切换指示(如0、1、2...)。在一些实施例中，忽略的切换指示数量可以通过编程设置。例如，用户可以在寄存器(如MRS)中设置值，以指示多少切换指示被忽略。切换逻辑可访问该值并且忽略适当数量的切换指示。
图4是说明根据本发明实施例的切换逻辑的选定方面的状态图。参照框410，控制器(如存储器控制器)可周期性地读取存储元件(如170-176)以检索热数据。应该理解，存储在存储元件中的热数据将仅与检测间隔一样新。在一些实施例中，检测间隔至少部分取决于装置的散热。也就是说，散热良好(如有效冷却)的系统的检测间隔可比散热较差的系统的检测间隔长。
在所示的实施例中，状态图400具有两种状态(420和430)。切换逻辑转换到状态420以响应切换指示，如ZQ cal命令。在一些实施例中，切换逻辑的第一状态对应于给热传感器上电。响应后续的切换指示，切换逻辑转换到状态430。状态430对应于把传感器置于检测模式，检测热数据，把热数据传递到存储元件，并且在检测间隔后自动关闭热传感器。在所示的实施例中，传感器上电模式与检测模式是分离的。分离这些模式的一个原因在于，一些传感器在上电模式和检测模式之间需要一定量的校准时间。状态图400包括与检测模式分处不同状态的上电模式，以使得传感器可以在切换指示之间的时间间隔中校准自身。
框440显示，在一些实施例中，切换逻辑在存储器互连校准安静时间内从一种状态转换到另一种。例如，在一些实施例中，切换逻辑转换状态以响应ZQ cal命令。在备选实施例中，切换逻辑可转换以响应不同的切换指示(如存储器读取、存储器写入等)。
图5是说明根据本发明实施例的存储器元件(如MRS中的模式寄存器)的选定方面的表格。存储元件500存储，除其它外，传感器设备设置和/或与传感器相关联的切换逻辑。例如，参照行502和504，存储元件500存储可启用或禁用管芯上的热传感器的值。行506和508存储确定忽略的切换指示数量的值。例如，行506表示忽略每第二个切换指示的设置。类似地，行508表示在每个传感器事件之间忽略两个切换指示的设置。在备选实施例中，切换逻辑500可具有更多设置、更少设置和/或不同的设置。
图6是说明使用根据本发明实施例的切换控制的省电方法的选定方面的流程图。参照过程框602，控制热传感器功耗水平的切换逻辑接收切换指示。在一些实施例中，切换指示是互连校准命令，如ZQ cal命令。在备选实施例中，可以使用不同的切换指示。
参照过程框604，切换逻辑把管芯上的热传感器(ODTS)转换到第一功耗水平以至少部分响应接收切换指示。在一些实施例中，第一功耗水平对应于上电模式。在备选实施例中，第一功耗水平对应于上电模式和检测模式的组合。在其它备选实施例中，第一功耗水平对应于热传感器的几乎任何模式和/或状态。
参照过程框606，热传感器检测热数据。检测的热数据在608被传递给存储元件(如图2中所示的存储元件230)。在一些实施例中，切换逻辑之外的逻辑把热数据传递给存储器元件。在备选实施例中，切换逻辑把热数据传递给存储器元件。
参照过程框610，切换逻辑把ODTS转换到第二功耗水平以至少部分响应后续的切换指示。后续切换指示不一定是第一切换指示之后的下一个接续的切换指示。也就是说，在一些实施例中，切换逻辑在转换到不同的功耗水平之前可以有多个阶段。这些阶段可能对应于，例如，忽略一个或多个切换指示而不检测装置温度。
第二功耗水平可能对应于广泛的各种热传感器模式和/或状态中的任一种。在一些实施例中，第二功耗水平低于第一功耗水平。例如，第一功耗水平可能对应于上电模式，而第二功耗水平可能对应于下电模式。在一些实施例中，ODTS自动下电以达到第二功耗水平。
图7是说明根据本发明实施例的电子系统的选定方面的框图。电子系统700包括处理器710、存储器控制器720、存储器730、输入/输出(I/O)控制器740、射频(RF)电路750以及天线760。在操作中，系统700使用天线760发送和接收信号，并且这些信号由图7中所示的各种元件加以处理。天线760可以是定向天线或全向天线。如本文中所用，术语全向天线是指在至少一个平面上具有基本均匀的方向图的任何天线。例如，在一些实施例中，天线760可以是全向天线，如平行天线或四分之一波天线。引外，例如，在一些实施例中，天线760可以是定向天线，如抛物面碟形天线、贴片天线或八木天线。在一些实施例中，天线760可包括多个物理天线。
射频电路750与天线760和I/O控制器740通信。在一些实施例中，射频电路750包括对应于通信协议的物理接口(PHY)。例如，射频电路750可包括调制器、解调器、混频器、频率合成器、低噪声放大器、功率放大器等。在一些实施例中，射频电路750可包括外差接收机；在其它实施例中，射频电路750可包括直接变频接收机。例如，在具有多个天线750的实施例中，每个天线可耦合到相应的接收机。在操作中，射频电路750从天线760接收通信信号并且提供模拟或数字信号给I/O控制器740。此外，I/O控制器740可将信号提供给射频电路750，射频电路750对信号进行操作然后把它们传送到天线760。
处理器710可以是任何类型的处理装置。例如，处理器710可以是微处理器、微控制器等。此外，处理器710可包括任何数量的处理核或可包括任何数量的独立处理器。
存储器控制器720提供处理器710和图7中所示其它元件之间的通信路径。在一些实施例中，存储器控制器720是也提供其它功能的集线器装置的一部分。如图7中所示，存储器控制器720耦合到处理器710、I/O控制器740及存储器730。
存储器730可包括多个存储器装置。这些存储器装置可以基于任何类型的存储器技术。例如，存储器730可以是随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、非易失性存储器(如闪存)或任何其它类型的存储器。
存储器730可代表一个或多个模块上的单个存储器装置或多个存储器装置。在一些实施例中，至少一个存储器装置包括管芯上的热传感器和相关的切换逻辑。切换逻辑可在两个或两个以上功耗水平之间切换传感器。切换逻辑可以通过在特定条件下把传感器转换到较低功耗水平从而减少传感器的功耗。
存储器控制器720通过互连722将数据提供给存储器730并且从存储器730接收数据以响应读取请求。命令和/或地址可以通过互连722或通过其它互连(未示出)提供给存储器730。存储器控制器730可以从处理器710或从另一源接收要存储在存储器730中的数据。存储器控制器720可以把它从存储器730接收的数据提供给处理器710或另一目的地。互连722可以是双向互连或单向互连。互连722可包括多个平行导体。信号可以是差分信号或单端信号。在一些实施例中，互连722使用前向多相时钟电路操作。
存储器控制器720还耦合到I/O控制器740并且提供处理器710和I/O控制器740之间的通信路径。I/O控制器740包括用于与I/O电路(如串行端口、并行端口、通用串行总线(USB)端口等)进行通信的电路。如图7中所示，I/O控制器740提供到射频电路750的通信路径。
图8是说明根据本发明备选实施例的电子系统的选定方面的框图。电子系统800包括存储器730、I/O控制器740、射频电路750及天线760，所有这些均参照图7在上面进行了说明。电子系统800还包括处理器810和存储器控制器820。如图8中所示，存储器控制器820可位于与处理器820相同的管芯上。处理器810可以是任何类型的处理装置，如上参照处理器710所述。图7和8代表的示范系统包括台式计算机、膝上型计算机、服务器、手机、个人数字助理、数字家用系统等。
本发明实施例的元件还可以按机器可读取介质的形式提供，所述介质用于存储机器可执行的指令。机器可读取介质可包括但不限于，闪存、光盘、光盘只读存储器(CD-ROM)、数字多功能/视频光盘(DVD)ROM、随机存取存储器(RAM)、可擦可编程只读存储器(EPROM)，磁卡或光卡、传播媒体或适用于存储电子指令的其它类型的机器可读取媒体。例如，本发明实施例可以按计算机程序的形式下载，所述计算机程序可以经由通信链路(如调制解调器或网络连接)通过加入载波中的数据信号或其它播放介质从远程计算机(如服务器)传输到请求计算机(如客户机)。
本发明实施例的元件还可以按机器可读取介质的形式提供，所述介质用于存储机器可执行的指令。机器可读取介质可包括但不限于，闪存、光盘、光盘只读存储器(CD-ROM)、数字多功能/视频光盘(DVD)ROM、随机存取存储器(RAM)、可擦可编程只读存储器(EPROM)，磁卡或光卡、传播媒体或适用于存储电子指令的其它类型的机器可读取媒体。例如，本发明实施例可以按计算机程序的形式下载，所述计算机程序可以经由通信链路(如调制解调器或网络连接)通过加入载波中的数据信号或其它播放介质从远程计算机(如服务器)传输到请求计算机(如客户机)。
应该理解，本说明中对“一个实施例”或“实施例”的引用表示结合实施例所述的特定特性、结构或特征包含在本发明的至少一个实施例中。因此，强调并且应该理解，本说明的各个部分对“实施例”或“一个实施例”或“备选实施例”的引用不一定全部指相同实施例。此外，在本发明的一个或多个实施例中，适当时可以组合特定特性、结构或特征。
同样，应该理解，在本发明实施例的以上描述中，为了简化本公开以便于理解各种发明方面的一个或多个方面，有时会把各种特性集合到一个实施例中。但是，本公开方法不可解释为根据权利要求的主题要求比每条权利要求中明确记载更多的特性。更正确地说，所附下权利要求反映，发明方面要求少于单个公开实施例的所有特性。因此，详细描述之后的权利要求书明确结合到本详细说明中。

Claims (20)

1.一种集成电路，包括：
热传感器；
与所述热传感器耦合的存储元件，所述热传感器用以在所述存储元件中存储热数据；以及
切换逻辑，能够指引从所述集成电路运行期间所述热传感器的功耗的第一水平转换到所述集成电路运行期间所述热传感器的功耗的第二水平，所述指引至少部分地响应于来自所述集成电路运行的切换指示，其中所述切换指示是互连校准命令以校准耦合到所述集成电路的互连。
2.如权利要求1所述的集成电路，其中，所述切换逻辑包括具有对应于功耗的第一水平的第一状态和对应于功耗的第二水平的第二状态的状态机。
3.权利要求2所述的集成电路，其中，所述第一状态与热传感器上电模式相关联。
4.如权利要求3所述的集成电路，其中，所述第二状态与热传感器检测模式相关联。
5.如权利要求3所述的集成电路，其中，所述状态机包括多个额外状态，以忽略相应多个的额外切换指示而不检测所述集成电路的温度。
6.如权利要求1所述的集成电路，其中，所述存储元件还存储信息以控制所述热传感器或所述切换逻辑的功能。
7.如权利要求1所述的集成电路，其中，所述互连校准命令是ZQ校准命令用以校准所述集成电路的数据针脚。
8.如权利要求1所述的集成电路，其中，所述集成电路包括易失性存储器装置。
9.如权利要求8所述的集成电路，其中，所述易失性存储器装置是动态随机存取存储器装置。
10.如权利要求9所述的集成电路，其中，所述存储元件包括寄存器组。
11.如权利要求10所述的集成电路，其中，所述寄存器组是模式寄存器组(MRS)。
12.一种用于集成电路的方法，所述方法包括：
在集成电路的切换逻辑上接收互连校准命令，所述互连校准命令来自所述集成电路的运行，所述互连校准命令校准耦合到所述集成电路的互连；
指引到所述集成电路运行期间管芯上的热传感器的功耗的第一水平的转换，所述指引至少部分地响应于接收所述互连校准命令；
检测热数据；以及
指引到所述集成电路运行期间管芯上的热传感器的功耗的第二水平的转换，
其中，所述集成电路包括与所述热传感器耦合的存储元件，所述热传感器在所述存储元件中存储热数据。
13.如权利要求12所述的方法，其中，把管芯上的热传感器转换到功耗的第二水平包括：
在检测热数据后自动把管芯上的热传感器转换到功耗的第二水平。
14.如权利要求12所述的方法，还包括：
接收后续的互连校准命令。
15.如权利要求14所述的方法，其中，把管芯上的热传感器转换到功耗的第二水平包括：
至少部分地响应接收后续互连校准命令而把管芯上的热传感器转换到功耗的第二水平。
16.如权利要求14所述的方法，其中还包括：
忽略后续的互连校准命令而不检测所述集成电路的温度。
17.如权利要求12所述的方法，其中，功耗的第一水平高于功耗的第二水平。
18.一种用于集成电路的系统，所述系统包括：
动态随机存取存储器(DRAM)装置，其包括
热传感器；
与所述热传感器耦合的寄存器，所述热传感器在所述寄存器中存储热数据；和
切换逻辑，能够指引从所述动态随机存取存储器装置运行期间所述热传感器的功耗的第一水平转换到所述动态随机存取存储器装置运行期间所述热传感器的功耗的第二水平，所述指引至少部分地响应于切换指示，其中所述切换指示是互连校准命令以校准耦合到所述集成电路的互连；以及
与所述存储器装置耦合的存储器控制器，所述存储器控制器包括热传感器处理逻辑以从热传感器收集温度信息。
19.如权利要求18所述的系统，其中，还包括另一寄存器用于存储信息以控制所述热传感器或所述切换逻辑的功能。
20.如权利要求18所述的系统，其中，所述切换逻辑包括具有对应于功耗的第一水平的第一状态和对应于功耗的第二水平的第二状态的状态机。
CN2007101264971A 2006-06-21 2007-06-20 用于带切换控制的热传感器的装置、方法与系统 Active CN101093715B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/472,823 US8118483B2 (en) 2006-06-21 2006-06-21 Thermal sensor having toggle control
US11/472823 2006-06-21

Publications (2)

Publication Number Publication Date
CN101093715A CN101093715A (zh) 2007-12-26
CN101093715B true CN101093715B (zh) 2012-02-29

Family

ID=38352671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101264971A Active CN101093715B (zh) 2006-06-21 2007-06-20 用于带切换控制的热传感器的装置、方法与系统

Country Status (6)

Country Link
US (3) US8118483B2 (zh)
JP (1) JP4707027B2 (zh)
CN (1) CN101093715B (zh)
DE (1) DE102007028154B4 (zh)
GB (1) GB2439454B (zh)
TW (1) TWI346847B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8272781B2 (en) * 2006-08-01 2012-09-25 Intel Corporation Dynamic power control of a memory device thermal sensor
US8028198B2 (en) * 2007-07-30 2011-09-27 Micron Technology, Inc. Devices, methods, and apparatuses for detection, sensing, and reporting functionality for semiconductor memory
US7873849B2 (en) * 2009-09-02 2011-01-18 Apple Inc. Motion sensor data processing using various power management modes
JP5389635B2 (ja) * 2009-12-25 2014-01-15 セイコーインスツル株式会社 温度検出システム
EP3422191B1 (en) 2010-07-29 2023-05-10 Renesas Electronics Corporation Semiconductor device and data processing system
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
US8547267B2 (en) 2011-11-30 2013-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Idle tone suppression circuit
US9396787B2 (en) 2011-12-23 2016-07-19 Intel Corporation Memory operations using system thermal sensor data
TWI483111B (zh) * 2012-09-20 2015-05-01 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
CN103699491B (zh) * 2012-09-28 2017-05-10 群联电子股份有限公司 数据储存方法、存储器控制器与存储器储存装置
US9342443B2 (en) 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
JP2016119003A (ja) 2014-12-22 2016-06-30 株式会社東芝 半導体集積回路
US10025685B2 (en) 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data
US11257527B2 (en) 2015-05-06 2022-02-22 SK Hynix Inc. Memory module with battery and electronic system having the memory module
KR20160131171A (ko) 2015-05-06 2016-11-16 에스케이하이닉스 주식회사 배터리를 포함하는 메모리 모듈
US10088880B2 (en) * 2015-08-27 2018-10-02 Intel Corporation Thermal monitoring of memory resources
US10126968B2 (en) 2015-09-24 2018-11-13 International Business Machines Corporation Efficient configuration of memory components
US10115471B1 (en) * 2017-05-01 2018-10-30 Western Digital Technologies, Inc. Storage system and method for handling overheating of the storage system
CN107393577B (zh) * 2017-08-21 2018-06-08 睿力集成电路有限公司 应用于半导体存储器的zq校准控制
KR20190127173A (ko) * 2018-05-03 2019-11-13 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11226752B2 (en) * 2019-03-05 2022-01-18 Apple Inc. Filtering memory calibration
CN114385432A (zh) * 2020-10-19 2022-04-22 建兴储存科技股份有限公司 存储装置及其工作温度计算方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040001527A1 (en) * 2002-06-27 2004-01-01 Grannes Dean J. Circuit for sensing on-die temperature at multiple locations
US20040024561A1 (en) * 2002-08-02 2004-02-05 Huckaby Jennifer Faye Method and apparatus for temperature throttling the access frequency of an integrated circuit
US20050259496A1 (en) * 2004-05-24 2005-11-24 Intel Corporation Throttling memory in a computer system

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05120870A (ja) * 1991-10-24 1993-05-18 Nec Ibaraki Ltd Ｄ−ｒａｍのリフレツシユ方式
US5646343A (en) 1993-07-02 1997-07-08 Pritchard; Declan Nigel System and method for monitoring wind characteristics
US5784328A (en) 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US5953685A (en) * 1997-11-26 1999-09-14 Intel Corporation Method and apparatus to control core logic temperature
US6134167A (en) * 1998-06-04 2000-10-17 Compaq Computer Corporation Reducing power consumption in computer memory
US6021076A (en) 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
US6546343B1 (en) * 2000-11-13 2003-04-08 Rambus, Inc. Bus line current calibration
US6564288B2 (en) * 2000-11-30 2003-05-13 Hewlett-Packard Company Memory controller with temperature sensors
JP4700223B2 (ja) * 2001-05-18 2011-06-15 株式会社バッファロー Ｄｒａｍ装置およびｄｒａｍ装置のリフレッシュ方法
US6838331B2 (en) * 2002-04-09 2005-01-04 Micron Technology, Inc. Method and system for dynamically operating memory in a power-saving error correction mode
US7149909B2 (en) * 2002-05-09 2006-12-12 Intel Corporation Power management for an integrated graphics device
US7051222B2 (en) * 2002-12-31 2006-05-23 Intel Corporation Robust computer subsystem power management with or without explicit operating system support
JP4010266B2 (ja) * 2003-03-28 2007-11-21 株式会社ノーリツ 給湯装置
KR100532445B1 (ko) * 2003-07-04 2005-11-30 삼성전자주식회사 온도 측정 회로 및 방법
JP4049112B2 (ja) * 2004-03-09 2008-02-20 株式会社日立製作所 電子装置
US7412614B2 (en) * 2004-04-29 2008-08-12 Hewlett-Packard Development Company, L.P. Power management using a pre-determined thermal characteristic of a memory module
US7035157B2 (en) * 2004-08-27 2006-04-25 Elite Semiconductor Memory Technology, Inc. Temperature-dependent DRAM self-refresh circuit
US7356426B2 (en) * 2004-09-30 2008-04-08 Intel Corporation Calibration of thermal sensors for semiconductor dies
TWI267727B (en) 2005-01-14 2006-12-01 Clevo Co Chip overheat protection device and method thereof
US7413342B2 (en) * 2005-02-22 2008-08-19 Micron Technology, Inc. DRAM temperature measurement system
US7454586B2 (en) 2005-03-30 2008-11-18 Intel Corporation Memory device commands
US7260007B2 (en) 2005-03-30 2007-08-21 Intel Corporation Temperature determination and communication for multiple devices of a memory module
JP4864338B2 (ja) 2005-03-31 2012-02-01 株式会社東芝 半導体集積回路
US7432731B2 (en) * 2005-06-30 2008-10-07 Intel Corporation Method and apparatus to calibrate DRAM on resistance (Ron) and on-die termination (ODT) values over process, voltage and temperature (PVT) variations
US20070030019A1 (en) * 2005-08-04 2007-02-08 Micron Technology, Inc. Power sink for IC temperature control
US7549034B2 (en) * 2005-11-10 2009-06-16 International Business Machines Corporation Redistribution of memory to reduce computer system power consumption
US7342411B2 (en) 2005-12-07 2008-03-11 Intel Corporation Dynamic on-die termination launch latency reduction
US7372293B2 (en) 2005-12-07 2008-05-13 Intel Corporation Polarity driven dynamic on-die termination
US7414426B2 (en) 2005-12-07 2008-08-19 Intel Corporation Time multiplexed dynamic on-die termination
US7765825B2 (en) 2005-12-16 2010-08-03 Intel Corporation Apparatus and method for thermal management of a memory device
US7590473B2 (en) 2006-02-16 2009-09-15 Intel Corporation Thermal management using an on-die thermal sensor
US20070247185A1 (en) 2006-03-30 2007-10-25 Hideo Oie Memory system with dynamic termination
US8272781B2 (en) * 2006-08-01 2012-09-25 Intel Corporation Dynamic power control of a memory device thermal sensor
US8307270B2 (en) * 2009-09-03 2012-11-06 International Business Machines Corporation Advanced memory device having improved performance, reduced power and increased reliability

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040001527A1 (en) * 2002-06-27 2004-01-01 Grannes Dean J. Circuit for sensing on-die temperature at multiple locations
US20040024561A1 (en) * 2002-08-02 2004-02-05 Huckaby Jennifer Faye Method and apparatus for temperature throttling the access frequency of an integrated circuit
US20050259496A1 (en) * 2004-05-24 2005-11-24 Intel Corporation Throttling memory in a computer system

Also Published As

Publication number Publication date
GB2439454A (en) 2007-12-27
JP2008048384A (ja) 2008-02-28
GB0712049D0 (en) 2007-08-01
US8684597B2 (en) 2014-04-01
GB2439454B (en) 2009-01-21
DE102007028154A1 (de) 2008-01-10
JP4707027B2 (ja) 2011-06-22
US8118483B2 (en) 2012-02-21
US20080007319A1 (en) 2008-01-10
DE102007028154B4 (de) 2014-05-22
US20140249770A1 (en) 2014-09-04
US9714868B2 (en) 2017-07-25
CN101093715A (zh) 2007-12-26
US20120150481A1 (en) 2012-06-14
TWI346847B (en) 2011-08-11
TW200807194A (en) 2008-02-01

Similar Documents

Publication Publication Date Title
CN101093715B (zh) 用于带切换控制的热传感器的装置、方法与系统
CN100576338C (zh) 用于存储设备热感器的动态功率控制的系统、设备和方法
EP3659010B1 (en) Power down mode for universal flash storage (ufs)
US9971505B2 (en) Memory systems including an input/output buffer circuit
JP5238727B2 (ja) マルチポート・メモリ・デバイスの漸進的な電力制御
CN100594550C (zh) 用于降低单片直流电源的片上终接电路、方法及存储系统
CN100550188C (zh) 利用管芯内部的热传感器进行热管理的方法、装置和系统
JP5626669B2 (ja) 線の終端方法および装置
US11705166B2 (en) Memory device including on-die-termination circuit
US20080040562A1 (en) Systems and methods for providing distributed autonomous power management in a memory system
JP2009537921A (ja) リモート・プリフェッチ・バッファを提供するためのシステム及び方法
KR20080047998A (ko) 장치, 장치를 전력 절감 모드로 스위칭하는 방법, 메모리시스템, 메모리 모듈 및 컴퓨터 판독가능한 기록 매체
CN101126953A (zh) 能够实现非端接操作和功率降低的接口频率调制
CN110299159A (zh) 存储器装置、存储器装置的操作方法及存储器系统
EP3714457A1 (en) Methods for on-die memory termination and memory devices and systems employing the same
US7366012B2 (en) Synchronous memory device with reduced power consumption
US20230084286A1 (en) Methods for memory power management and memory devices and systems employing the same
US11348620B1 (en) Systems and methods for power protection on failed memory devices
Cao et al. A Novel Plane‐Based Control Bus Design with Distributed Registers in 3D NAND Flash Memories
US9424895B2 (en) Semiconductor memory apparatus and data storage and power consumption

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant