JP2013516724A - 相変化メモリアレイのための方法 - Google Patents

Abstract

相変化メモリアレイを操作する方法を開示する。方法は、相変化メモリアレイに書き込まれるパターンを決定することと、パターンに従って、２つまたはそれ以上の適切なリセットシーケンスを相変化メモリアレイ上で実行し、相変化メモリアレイにパターンを書き込むことと、を含む。別の方法は、相変化メモリアレイ上でセットシーケンスを実行することと、相変化メモリアレイの適切な読み出しを実施し、セットシーケンスの実行から得られるパターンを取得することと、を含む。
【選択図】図１

Description

本発明の実施形態は、相変化メモリセルの分野に関し、具体的には、相変化メモリアレイの操作方法に関する。

組込型のＳＲＡＭおよびＤＲＡＭは、不揮発性およびソフトエラー率に関連する課題を有し、一方で、組込型のフラッシュメモリは、追加のマスキング層または製造中の処理工程を必要とし、プログラミングに高電圧を必要とし、また耐久性および信頼性に関して問題がある。相変化メモリ（ＰＣＭ）は、上述のパラメータの臨界を克服し、好ましい書き込み速度、小型のセル寸法、より単純な回路、および相補型金属酸化物半導体（ＣＭＯＳ）処理過程との制作上の互換性を示す。しかしながら、ＰＣＭ技術の進展においては、さらなる改良が必要とされる。

本発明の一実施形態に従う、相変化メモリアレイを操作する方法における操作を説明する、フローチャートを示す。 本発明の一実施形態に従う、相変化メモリアレイを操作する方法における操作を説明する、フローチャートを示す。 本発明の一実施形態に従う、相変化メモリアレイを操作する方法における操作を説明する、フローチャートを示す。 本発明の一実施形態に従う、時間の関数としての論理「１」に対するプログラムパルス振幅、および時間の関数としての論理「０」に対するプログラムパルス振幅のプロットを含む。 本発明の一実施形態に従う、時間の関数としての論理「１」に対するセル電流、および時間の関数としての論理「０」に対するセル電流のプロットを含む。 本発明の一実施形態に従う、相変化メモリセルのアレイを示す。 本発明の一実施形態に従う、相変化メモリセルのアレイを搭載する無線アーキテクチャの略図を示す。 本発明の一実施形態に従う、相変化メモリアレイに基づく不揮発性メモリを、暗号化または復号化するように、または暗号化と復号化の双方を行うように構成される、コンピュータシステム例のブロック図を示す。 本発明の一実施形態に従う、相変化メモリアレイに基づく不揮発性メモリを、暗号化または復号化するように、または暗号化と復号化の双方を行うように構成される、メモリアーキテクチャ例のブロック図を示す。

相変化メモリアレイを操作する方法を本明細書に開示する。以下の説明において、本発明の実施形態の完全な理解を提供するために、具体的な暗号化および復号化アプローチ等の、多数の具体的詳細を記載する。本発明の実施形態は、これらの具体的詳細によらずとも実施可能であることが当業者には明らかであろう。他の例において、材料処理操作等の周知の処理操作は、本発明の実施形態を不必要に曖昧にしないために詳細には説明しない。さらに、図に示される種々の実施形態は説明的な表現であり、必ずしも原寸に比例して描かれてはいないことを理解されたい。

相変化メモリアレイを操作する方法を、本明細書に開示する。一実施形態において、相変化メモリアレイを操作する方法は、相変化メモリアレイに書き込まれるパターンを決定することを含む。このパターンに従って、次に、２つまたはそれ以上の適切なリセットシーケンスが相変化メモリアレイ上で実行され、パターンが相変化メモリに書き込まれる。一実施形態において、相変化メモリアレイを操作する方法は、相変化メモリアレイ上でセットシーケンスを実行することを含む。次に、相変化メモリアレイの適切な読み出しを実施し、セットシーケンスの実行から得られるパターンを取得する。一実施形態において、相変化メモリアレイを操作する方法は、相変化メモリアレイに書き込まれるパターンを決定することを含む。このパターンに従って、次に、２つまたはそれ以上の適切なリセットシーケンスが相変化メモリアレイ上で実行され、相変化メモリ上にパターンが書き込まれる。次に、セットシーケンスが相変化メモリアレイ上で実行される。次に、相変化メモリアレイの適切な読み出しを実施し、セットシーケンスの実行から得られるパターンを取得する。

本発明の実施形態に従い、相変化メモリ（ＰＣＭ）デバイスのためのリセットおよびセット操作に基づいた暗号方法を記載する。かかる方法は、異なるセット状態（例えば、情報を復元すること）に対して適切な開始条件を定義するための、リセット（例えば、ハードまたはソフトパルスによって情報を隠す）を識別する能力に基づいてもよい。一実施形態では、ＰＣＭセルは異なるパルス振幅でリセットされ、与えられたセットパルスが固定されると、より単純なまたはより確実なセット能力を提供する。論理値は、所定のリセット振幅に関連付けられてもよい。次にセットが行われる場合は、この論理値は切り替わってもよく、または切り替わらなくてもよい。一実施形態では、かかるアプローチは、「埋め込まれた」情報につながる。かかる場合では、メモリへ所定のパターンを埋め込むために送信した後に、「偽の」リセット、例えば全ゼロ書き込みコマンドを使用してもよい。例えば、全ゼロパターンから開始し、セットパルスの後に、初めに０として読み出されたビットのうちのいくつかが１に反転し、他は反転せず、それによって真のデータパターンが明らかになる（例えば、（ｂ７，．．ｂ０）＝００００００００→１００１１０１１）。この例では、ビット６、５、２は、ビット７、４、３、１、０よりも確実なリセットを経験している。この場合、１００１１０１１が、メモリに送信され埋め込まれるべきパターンである。次に、書き込み全ゼロコマンドがメモリに送信されるか、または追加のコマンドなしにパターンの埋め込み要求の結果として内部状態マシンによって後に実行されてもよい。このアプローチは、埋め込まれ、シーケンス完了後に００００００００に等しい埋め込みパターンになるべきパターンのビットの論理状態に関連して、適切な大きさのリセットシーケンスを提供する。

暗号法は、スマートカードチップ等の多くの異なる用途においてますます関連性のあるものになってきている。本発明の一実施形態によると、具体的には、ＰＣＭ技術、およびその相補型金属酸化物半導体（ＣＭＯＳ）組み込み処理との互換性に関して、ＰＣＭは、かかるシステムにおいて費用効果的解決策を提供する、フラッシュまたはＥＥＰＲＯＭチップに代わる可能性が非常に高い有力候補である。一実施形態において、暗号方法は、後に詳細に説明するように、ＰＣＭデバイスに対するリセットおよびセット操作に基づく。ＰＣＭセルは、所定のセットパルスが固定すると、より単純なまたはより確実なセット能力をもたらす、異なるパルス振幅でリセットされてもよい。この能力は、リセットパルスの後に取得されるアモルファス材料の体積に関連してもよい。例えば、一実施形態では、リセット振幅がより大きく、アモルファス材料の体積がより大きくなり、したがってより結晶化しにくい。この物理的性質に従って、論理値は、所定のリセット振幅に関連付けられてもよい。次にセットが行われる場合は、この論理値は、例えば、埋め込まれた情報が発生する論理的１に、完全に切り替わってもよく、または切り替わらなくてもよい。

本発明の一実施形態によると、暗号方法は、異なるセット状態（例えば、情報を復元すること）をもたらし、最終的には異なるデータ読み出しをもたらす、適切な開始条件を定義するための、リセット（例えば、情報を隠すと）を識別する能力に基づく。パターンは、例えば、復号化後に論理的０がハードリセットによって取得され、一方で、復号化後に論理的１がソフトリセットの結果としてもたらされる、リセット操作によって埋め込まれてもよい。一実施形態では、復号化前のパターンは、全ゼロ０パターンのように見える。全ゼロパターンから開始し、セットパルスの後に、初めに０として読み出されたビットのうちのいくつかが１に反転し、他は反転せず、真のデータパターンが明らかになる。パターンのアドレスは、最終的な顧客または製造者、またはその双方によって、ワンタイムプログラマブルメモリ内に固定されてもよい。一実施形態では、何らかの方法でパスワードが破られ、アレイ内容が不必要に読み取られる場合に備え、追加のデータ保護水準を提供する。特定の実施形態では、「偽の」セット、例えば、「全１」書き込みコマンドが投入されない限り、真の内容は、パターン内に埋め込まれたままである。一方、このアプローチは、デジタルパスワードなしに、ワードを「消去」し真のパターンを出現させる方法を提供することができる。

相変化メモリアレイは、暗号化されてもよい。例えば、図１は、本発明の一実施形態に従う、相変化メモリアレイを操作する方法における操作を説明するフローチャート１００を示す。

フローチャート１００の操作１０４を参照すると、相変化メモリアレイを操作する方法は、相変化メモリに書き込まれるパターンを決定することを含む。

フローチャート１００の操作１０６を参照すると、相変化メモリアレイを操作する方法は、パターンに従って、２つまたはそれ以上の適切なリセットシーケンスを相変化メモリアレイ上で実行し、パターンを相変化メモリアレイに書き込むことも含む。本発明の一実施形態によると、適切なリセットシーケンスのうちの第１のものは第１の振幅を有し、適切なリセットシーケンスのうちの第２のものは、第１の振幅とは異なる第２の振幅を有する。一実施形態において、適切なリセットシーケンスのうちの第１のものは、論理的「０」を書き込むことであり、適切なリセットシーケンスのうちの第２のものは、論理的「１」を書き込むことである。特定の実施形態では、相変化メモリアレイへのパターンの書き込みは、内部状態マシンによって実施される。一実施形態では、操作１０４および１０６を含む方法は、相変化メモリアレイを暗号化するためのものである。

フローチャート１００の操作１０２を参照すると、相変化メモリアレイを操作する方法は、任意で、一実施形態において、適切な書き込みパスワードを発行することをさらに含み、２つまたはそれ以上の適切なリセットシーケンスを実行することは、その適切な書き込みパスワードを提供することを含む。特定の実施形態では、適切な書き込みパスワードは、例えば、顧客の要望に応じて製造者によって記憶されたパスワード等の、ワンタイムプログラマブルメモリに記憶された情報と比較される。一実施形態では、不正なパスワードまたはシーケンスは、セット掃引または階段降り（ｓｔａｉｒ ｃａｓｅ ｄｏｗｎ）等の、しかしこれらに限定されない非常に長いセットパルスを選択することによって、パターンの「真の」消去を起こす。

相変化メモリアレイは、復号化されてもよい。例えば、図２は、本発明の一実施形態に従う、相変化メモリアレイを操作する方法における操作を説明するフローチャート２００を示す。

フローチャート２００の操作２０４を参照すると、相変化メモリアレイを操作する方法は、相変化メモリ上でセットシーケンスを実行することを含む。

フローチャート２００の操作２０６を参照すると、相変化メモリアレイを操作する方法は、相変化メモリアレイの適切な読み出しを実施し、セットシーケンスの実行から得られるパターンを取得することも含む。本発明の一実施形態によると、相変化メモリアレイ上でセットシーケンスを実行することは、相変化メモリアレイに対して全ゼロパターンターゲットでセットシーケンスを実行することを含み、そのパターンは全ゼロパターンではない。一実施形態では、相変化メモリアレイ上でセットシーケンスを実行することは、相変化メモリアレイに対して第１のパターンターゲットでセットシーケンスを実行することを含み、そのパターンは、第１のパターンとは異なる第２のパターンである。一実施形態では、本方法は、パターンを取得するためのマージンを維持するために、内部読み出し参照を調節することを含む。特定の実施形態では、内部読み出し参照電流は、僅かに増加する。一実施形態では、操作２０４および２０６を含む方法は、相変化メモリアレイを暗号化するためのものである。一実施形態において、「パターンターゲット」は、最終的にシーケンスを発行する前に読み出すことができる場所へ保存され、最終的に読み出される場合、シーケンス後の「パターン」となるパターンである。

フローチャート２００の操作２０２を参照すると、相変化メモリアレイを操作する方法は、任意で、一実施形態において、適切な読み出しパスワードを発行することをさらに含んでもよく、適切な読み出しを実施することは、その適切な読み出しパスワードを提供することを含む。特定の実施形態では、適切な読み出しパスワードは、ワンタイムプログラマブルメモリに記憶された情報と比較される。一実施形態では、不正なパスワードまたはシーケンスは、セット掃引または階段降り等の、しかしこれらに限定されない非常に長いセットパルスを選択することによって、パターンの「真の」消去を起こす。別の任意の実施形態では、本方法はさらに、適切な読み出しを実施した後に、２つまたはそれ以上の適切なリセットシーケンスを相変化メモリアレイ上で実行し、相変化メモリアレイ内にパターンを再び隠すことを含む。

相変化メモリアレイは、暗号化され、後に復号化されてもよい。例えば、図３は、本発明の一実施形態に従う、相変化メモリアレイを操作する方法における操作を説明する、フローチャート３００を示す。

フローチャート３００の操作３０４を参照すると、相変化メモリを操作する方法は、相変化メモリに書き込まれるパターンを決定することを含む。
フローチャート３００の操作３０６を参照すると、相変化メモリを操作する方法は、パターンに従って、２つまたはそれ以上の適切なリセットシーケンスを相変化メモリアレイ上で実行し、相変化メモリアレイにパターンを書き込むことも含む。本発明の一実施形態によると、適切なリセットシーケンスのうちの第１のものは第１の振幅を有し、適切なリセットシーケンスのうちの第２のものは、第１の振幅とは異なる第２の振幅を有する。一実施形態において、適切なリセットシーケンスのうちの第１のものは、論理的「０」を書き込むことであり、適切なリセットシーケンスのうちの第２のものは、論理的「１」を書き込むことである。特定の実施形態では、相変化メモリアレイにパターンを書き込むことは、内部状態マシンによって実施される。

フローチャート３００の操作３１０を参照すると、相変化メモリアレイを操作する方法は、相変化メモリアレイ上でセットシーケンスを実行することも含む。

フローチャート３００の操作３１２を参照すると、相変化メモリアレイを操作する方法は、相変化メモリアレイの適切な読み出しを実施し、セットシーケンスの実行から得られるパターンを取得することも含む。本発明の一実施形態によると、相変化メモリアレイ上でセットシーケンスを実行することは、相変化メモリアレイに対して全ゼロパターンターゲットでセットシーケンスを実行することを含み、そのパターンは全ゼロパターンではない。一実施形態では、相変化メモリアレイ上でセットシーケンスを実行することは、相変化メモリアレイに対して第１のパターンターゲットでセットシーケンスを実行することを含み、そのパターンは、第１のパターンとは異なる第２のパターンである。一実施形態では、本方法は、パターンを取得するためのマージンを維持するために、内部読み出し参照を調節することを含む。特定の実施形態では、内部読み出し参照電流は、僅かに増加する。

フローチャート３００の操作３０２を参照すると、相変化メモリアレイを操作する方法は、任意で、一実施形態において、適切な書き込みパスワードを発行することをさらに含み、２つまたはそれ以上の適切なリセットシーケンスを実行することは、適切な書き込みパスワードを提供することを含む。特定の実施形態では、適切な書き込みパスワードは、例えば、顧客の要望に応じて製造者によって記憶されたパスワード等のワンタイムプログラマブルメモリに記憶された情報と比較される。さらに、フローチャート３００の操作３０８を参照すると、相変化メモリアレイを操作する方法は、任意で、一実施形態において、適切な読み出しパスワードを発行することをさらに含んでもよく、適切な読み出しを実施することは、適切な読み出しパスワードを提供することを含む。特定の実施形態では、適切な読み出しパスワードは、ワンタイムプログラマブルメモリに記憶された情報と比較される。一実施形態において、不正なパスワード（適切な読み出しパスワード、適切な書き込みパスワード、またはその双方）またはシーケンスは、セット掃引または階段降り等の、しかしこれらに限定されない非常に長いセットパルスを選択することによって、パターンの「真の」消去を起こす。別の任意の実施形態では、本方法はさらに、適切な読み出しを実施した後に、２つまたはそれ以上の適切なリセットシーケンスを相変化メモリアレイ上で実行し、相変化メモリアレイ内にパターンを再び隠すことを含む。

一実施形態において、パターンは、機密情報（その本質を問わず）を含む真の情報ビットと、必ずしも重要ではない状態の読み出しおよびプログラム操作を伴う、偽のビットとから成る。情報ビットおよび偽のビットは、同一の論理的ニブル、バイト、ワード、ダブルワード、ロングワード、または、システム操作中に扱われる最小または最大論理ビットパケットのうちの任意のものへマージされる。本実施形態において、リセットシーケンスおよびセットシーケンスは、情報ビット上のみで実行することができ、偽のビットは、無作為パターンまたは何らかの所定のパターンでプログラムされる。かかる場合において、偽のビットの位置（または、情報ビットの位置の相補的なもの）は、不揮発性レジスタ（例えば、ワンタイムプログラマブル不揮発性レジスタ）内へ書き込まれ、システムによってメモリへ投入される適切なコマンドに応じてシーケンス処理を実行するマシンによって、また同様に、適切なコマンドおよびパスワードの発行に応じてシステムプロセッサによって、読み出すことができる。その結果、復号化前の予想されるターゲットパターンは、全ゼロとは異なってもよい。同様に、書き込まれるターゲットパターンは、いくつかの真の１および０、ならびにいくつかの偽の１およびゼロを含んでもよい。内部状態マシンは、構成ビットに従って情報ビットを選択し、またホストによって要求される特定の操作に従って、本明細書に記載されるリセットまたはセットシーケンス等の、適切なリセットまたはセットシーケンスと共にパルスを発することができる。一方、偽のビットは、従来のプログラム技術で無作為に取り扱うことができる。

図４は、本発明の一実施形態に従う、時間の関数としての論理「１」に対するプログラムパルス振幅と、時間の関数としての論理「０」に対するプログラムパルス振幅との、プロット４００を含む。

図４を参照すると、左側のプロットは、時間の関数としての論理「１」に対するプログラムパルス振幅を表す。ソフトリセット（Ｉリセットソフト）が、より抵抗性の低い相変化メモリセルと調和して実施される。右側のプロットは、時間の関数としての論理「０」に対するプログラムパルス振幅を表す。ハードリセット（Ｉリセットハード）が、より抵抗性の高い相変化メモリセルと調和して実施される。

図５は、本発明の一実施形態に従う、時間の関数としての論理「１」に対するセル電流と、時間の関数としての論理「０」に対するセル電流との、プロット５００を含む。

図５を参照すると、左側のプロットは、時間の関数としての論理「１」に対するセル電流を現す。相対的に高い電流読み出し（Ｉ読み出し）は、セット電流（Ｉセット）に対して、所定の読み出しバイアス条件下で低くなる。右側のプロットは、時間の関数としての論理「０」に対するセル電流を現す。相対的に低い電流読み出し（Ｉ読み出し）は、セット電流（Ｉセット）に対して、所定の読み出しバイアス条件下で低くなる。Ｉセットは、より抵抗性の低い相変化メモリセルをセットするのに十分であり、しかしより抵抗性の高い相変化メモリセルに対しては十分でないように、選択される。

本発明の一態様において、相変化メモリセルアレイは、選択デバイスと組み合わせた記憶材料から成るメモリセルを含む。例えば、図６は、本発明の一実施形態に従う、相変化メモリセル６０４のアレイ６１０を示す。一実施形態において、アレイ６１０は、カルコゲナイドまたはカルコゲニック材料と称されるＴｅまたはＳｅ等の要素の、元素周期表の第ＶＩ族の要素の合金から成る相変化メモリセルを含む。カルコゲナイドは、相変化メモリセルにおいて好都合に使用することができ、データ保持を提供し、電力が不揮発性メモリから除去された後でも安定した状態を保つことができる。例えば、Ｇｅ_２Ｓｂ_２Ｔｅ_５を相変化材料として考えると、２つまたはそれ以上の相が、メモリ記憶に有用な別個の電気的特性を有することが示されている。アレイ６１０は、その各々が選択デバイスとメモリ素子とを有する、相変化メモリセルを含む。このアレイは二極性選択デバイスと共に説明しているが、代替的な実施形態では、例えば、熱、光、電位、または電流等のエネルギーの適用を通じて、カルコゲナイト材料の電気的性質（例えば、抵抗性、静電容量等）を同定および選択的に変化させるために、ＣＭＯＳ選択デバイスまたはダイオードを使用してもよいことに留意されたい。カルコゲニック材料は、アモルファス状態と結晶状態との中間の異なる状態間で電気的に切り替わってもよく、それによって複数の水準の記憶機能の向上をもたらす。メモリ材料の状態または相を変更するために、本実施形態は、メモリセルに印加されることができるメモリ選択デバイスの閾値電圧より、大きい電位をプログラミングすることを説明する。電流は、メモリ材料を通って流れ、電気的特性を変化させメモリ材料のメモリ状態または相を変更する熱を生成する。

例として、書き込み操作において相変化材料を９００℃よりも高く加熱することで、相変化材料はその融解温度（Ｔ_Ｍ）よりも高くなる。次に、高速冷却によって、相変化材料は、記憶されたデータは「０」値を有することができるリセット状態と称される、アモルファス状態になる。Ｇｅ_２Ｓｂ_２Ｔｅ_５を例とすると、融解温度Ｔｍに達してから、局所的加熱の後に急冷しアモルファス相を獲得するまでの間の時間は、５０ナノ秒未満であることができる。一方、リセットからセットへメモリセルをプログラムするためには、局所的温度は、完全な結晶化を可能にするために、５０ナノ秒（Ｇｅ_２Ｓｂ_２Ｔｅ_５の場合）より長い時間、結晶化温度（Ｔｘ）よりも高く上昇される。結晶形の相変化材料はセット状態と称され、記憶されたデータは「１」値を有することができる。したがって、セルを通過することができる電流の振幅およびパルス幅を設定することで、セルをプログラムすることが可能である。要約すると、より大きい大きさ、高速のパルスは、セルをアモルファス化し、一方で、適度な大きさ、より長いパルスは、セルの結晶化を可能にする。読み出し操作では、ビット線（ＢＬ）およびワード線（ＷＬ）を選択し、選択したメモリセルに外部電圧バイアスを提供する。カルコゲナイドメモリデバイスを読み出すために、セル電流と、異なるデバイス抵抗から得られる所定の参照電流との間の電流差を、感知する。次に、選択したメモリセルの相変化材料の抵抗によって引き起こされた電流差変化に基づき、選択したメモリセルに記憶されたデータが「１」なのかまたは「０」なのかを決定する。アモルファス状態および結晶状態をそれぞれリセットおよびセットと関連付けることは慣行であり、また少なくともその逆の慣行を採用してもよいことを理解されたい。同様に、抵抗（すなわち、状態）を読み取るための他の方法が実装されてもよく、例えば、電流を強制的に流し電圧を読み取るか、または、静電容量を事前変化させ、セルを通してそれを放出すること等である。上述のアプローチは、データが読み出される方法に必ずしも依存しない。

本発明の別の態様において、図７は、本発明の一実施形態に従う、相変化メモリセルのアレイを組み込む無線アーキテクチャの略図を示す。図７に説明される無線アーキテクチャ実施形態は、通信デバイス７１０を示す。本発明は、無線通信実施形態に限定されず、他の無線でない応用も、本発明の実施形態と併せて使用されてもよい（計算、データ記憶、コンシューマ、自動推進等）ことに留意されたい。本無線実施形態に示されるように、通信デバイス７１０は、無線機が他の無線通信デバイスと通信することを可能にする、１つまたはそれ以上のアンテナ構造７１４を含む。したがって、通信デバイス７１０は、セルラーデバイスとして、または、例えば、ＩＥＥＥ８０２．１１仕様に準拠する無線ローカルエリアネットワーク（ＷＬＡＮ）の基盤となる技術を提供するＷｉｒｅｌｅｓｓ Ｆｉｄｅｌｉｔｙ（Ｗｉ−Ｆｉ）、ＩＥＥＥ８０２．１６−２００５に準拠するＷｉＭａｘおよびＭｏｂｉｌｅ ＷｉＭａｘ、広帯域符号分割多重アクセス（ＷＣＤＭＡ）、およびモバイル通信のためのグローバルシステム（ＧＳＭ（登録商標））ネットワーク等の無線ネットワーク内で動作するデバイスとして、動作することができるが、本発明はこれらのネットワークのみでの動作に限定されない。通信デバイス７１０と同じプラットフォーム内に共同設置される無線サブシステムは、ネットワーク内の他のデバイスと、ＲＦ／ロケーション空間において、異なる周波数帯域で通信する能力を提供する。

本発明の範囲は、通信デバイス７１０が使用する可能性がある通信プロトコルの型、数、または周波数によって限定されないことを理解されたい。しかしながら、例として、実施形態は、変調／復調を調整するためのアンテナ構造７１４のトランシーバ７１２への連結を説明する。一般に、アナログフロントエンドトランシーバ７１２は、独立型無線周波数（ＲＦ）個別または集積アナログ回路であってもよく、または、トランシーバ７１２は、１つまたはそれ以上のプロセッサコア７１６および７１８を有するプロセッサと共に組み込まれてもよい。この多数のコアは、作業負荷の処理を、コアをまたいで共有することを可能にし、またベースバンド機能およびアプリケーション機能を操る。プロセッサとシステムメモリ７２０内のメモリ領域との間で通信または情報を提供するために、インターフェースが使用されてもよい。本発明の範囲はこの点に限定されないが、インターフェースは、プロセッサとシステムメモリ７２０との間のハンドシェークを提供するために使用される制御信号線に沿って情報を提供するように、シリアルバスおよび／またはパラレスバスを含んでもよい。

システムメモリ７２０は、任意で、無線通信デバイス７１０の操作中にプロセッサによって実行される命令を記憶するために使用されてもよく、また、メッセージが無線通信デバイス７１０によって伝送されるとき、または実データが伝送されるときの条件等のユーザデータを記憶するために使用されてもよい。例えば、システムメモリ７２０に記憶される命令は、無線通信を実施し、通信デバイス７１０のためのセキュリティ機能、例えばカレンダリング、電子メール、インターネット閲覧等のユーザ機能性を提供するために、使用されてもよい。システムメモリ７２０は、１つまたはそれ以上の異なる種類のメモリによって提供されてもよく、また揮発性メモリおよび相変化材料を有する不揮発性メモリ７２２の双方を含んでもよい。不揮発性メモリ７２２は、相変化メモリ（ＰＣＭ）、相変化ランダムアクセスメモリ（ＰＲＡＭまたはＰＣＲＡＭ）、オボニックユニファイドメモリ（ＯＵＭ）、またはカルコゲナイドランダムアクセスメモリ（Ｃ−ＲＡＭ）と称されることもある。揮発性メモリおよび不揮発性メモリは、ボード上での設置面積を減らすために配置過程で組み合わせられてもよく、別個にパッケージされてもよく、または、プロセッサの最上部に置かれたメモリ要素と共にマルチチップパッケージの中に置かれてもよい。この実施形態はまた、プロセッサコアのうちの１つまたはそれ以上が、不揮発性メモリ７３２と共に組み込まれることができることを説明する。

一実施形態において、本発明は、本発明の実施形態に従って処理を実施するように、コンピュータシステム（または他の電子機器）をプログラムするために使用される命令を、その上に記憶させた機械可読媒体を含む、コンピュータプログラム製品またはソフトウェア製品として提供される。機械可読媒体は、機械（例えば、コンピュータ）によって読み取ることが可能な形態で情報を記憶または伝送する、任意のメカニズムを含んでもよい。例えば、一実施形態では、機械可読（例えば、コンピュータ可読）媒体は、機械（例えば、コンピュータ）可読記憶媒体（例えば、読み出し専用メモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、機械（例えば、コンピュータ）可読伝送媒体（電気、光、音響、または他の形態の伝播信号（例えば、搬送波、赤外線信号、デジタル信号等））等を含む。一実施形態において、本明細書での「コンピュータ実装された」という用語の使用は、プロセッサ実装されたことを意味する。一実施形態において、本明細書に記載される方法のうちの１つは、携帯電話等の携帯デバイスに実装され、コンピュータ自体は有さないが、プロセッサは有する。

図８は、本明細書に述べられる技法のうちの任意の１つまたはそれ以上を機械に実施させるための１組の命令を実行する、コンピュータシステム８００の形態の機械の図式的な表示を示す。例えば、本発明の一実施形態に従って、図８は、相変化メモリアレイを暗号化または復号化するように、または暗号化と復号化の双方を行うように構成される、コンピュータシステム例のブロック図を示す。代替的な実施形態において、機械は、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、またはインターネット内の他の機械に、接続（例えば、ネットワーク接続）される。一実施形態では、機械は、クライアントサーバネットワーク環境においてサーバまたはクライアントマシンの能力内で、または、ピアツーピア（または、分割）ネットワーク環境においてピアマシンとして、動作する。一実施形態において、機械は、パーソナルコンピュータ（ＰＣ）、タブレット型ＰＣ、セットトップボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチ、またはブリッジ、もしくは、その機械によってとられるアクションを指定する１組の命令（シーケンシャルな、または他の）を実行する能力のある任意の機械である。さらに、単一の機械のみが説明されているが、用語「機械（マシン）」はまた、１組の（または複数の組の）命令を個別にまたは一緒に実行し、本明細書に述べられる技法のうちの任意の１つまたはそれ以上を実施する、いかなる機械群（例えば、コンピュータまたはプロセッサ）も含むように解釈されるべきである。

コンピュータシステム８００の例は、プロセッサ８０２、主要メモリ８０４（例えば、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）またはラムバスＤＲＡＭ（ＲＤＲＡＭ）等の動的ランダムアクセスメモリ（ＤＲＡＭ）等）、静的メモリ８０６（例えば、フラッシュメモリ、静的ランダムアクセスメモリ（ＳＲＡＭ）等）、および補助メモリ８１８（例えば、データ記憶デバイス）を含み、バス８３０を介して互いに通信し合う。

プロセッサ８０２は、マイクロプロセッサ、中央処理装置、または同様のもの等の、１つまたはそれ以上の汎用処理デバイスを表す。より具体的には、一実施形態において、プロセッサ８０２は、複雑命令セット計算（ＣＩＳＣ）マイクロプロセッサ、縮小命令セット計算ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、プロセッサ実装する他の命令セット、または命令セットの組み合わせを実装するプロセッサ、である。一実施形態において、プロセッサ８０２は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサ、または同様のもの等の、１つまたはそれ以上の特殊用途処理デバイスである。プロセッサ８０２は、本明細書に述べられる操作を実施するための処理論理５２６を実行する。

一実施形態において、コンピュータシステム８００はさらに、ネットワークインターフェースデバイス８０８を含む。一実施形態において、コンピュータシステム５００はまた、ビデオディスプレイユニット８１０（例えば、液晶ディスプレイ（ＬＣＤ）または陰極線管（ＣＲＴ））、文字数字入力デバイス８１２（例えば、キーボード）、カーソル制御デバイス８１４（例えば、マウス）、および信号生成デバイス８１６（例えば、スピーカ）も含む。

一実施形態において、補助メモリ８１８は、本明細書に述べられる技法または機能のうちの任意の１つまたはそれ以上を具現化する１つまたはそれ以上の組の命令（例えば、ソフトウェア８２２）をその上に記憶された、機械アクセス可能記憶媒体（またはより具体的には、コンピュータ可読記憶媒体）８３１を含む。一実施形態において、ソフトウェア８２２は、コンピュータシステム８００によるそれらの実行の間、完全にまたは少なくとも部分的に、主要メモリ８０４内に、またはプロセッサ８０２内に属し、主要メモリ８０４およびプロセッサ８０２はまた機械可読記憶媒体も構成する。一実施形態において、ソフトウェア８２２はさらに、ネットワークインターフェースデバイス８０８を介して、ネットワーク８２０上で伝送または受信される。

一実施形態において、機械アクセス可能記憶媒体８３１は単一の媒体として示されているが、用語「機械可読記憶媒体」は、１つまたはそれ以上の組の命令を記憶する、単一の媒体または複数の媒体（例えば、集中型または分散型データベース、または関連キャッシュおよびサーバ）を含むように解釈されるべきである。用語「機械可読記憶媒体」はまた、機械による実行のための１組の命令を記憶または符号化することができ、かつ本発明の実施形態の技法のうちの任意の１つまたはそれ以上をマシンに実施させる、いかなる媒体も含むように解釈されるものとする。用語「機械可読記憶媒体」はしたがって、固体メモリ、および光および磁気媒体を含むように、しかしそれらに限定されずに、解釈されるものとする。

図９は、本発明の一実施形態に従う、相変化メモリアレイに基づく不揮発性メモリを、暗号化または復号化するために、または暗号化と復号化の双方を行うように構成される、メモリアーキテクチャ例のブロック図を示す。

図９を参照すると、メモリアーキテクチャ９００は、コマンドインターフェース９０４と連結されるＩ／Ｏ９０２を含む。コマンドインターフェース９０４は、特別な情報のためのアドレス、偽のビットの位置、読み出しパスワード、書き込みパスワード、および不揮発性構成ビット等の、しかしそれらに限定されない情報を含むブロック９０６に連結する。コマンドインターフェース９０４はまた、セットおよびリセットシーケンス処理のための書き込み状態マシン９０８にも連結する。ＲＡＭ９１０およびＲＯＭ９１２は、書き込み状態マシン９０８に連結する。書き込み状態マシン９０８は、セットおよびリセットパルス発生器９１６に連結し、それは高電圧発生器（ＨＶ）９１８に連結する。書き込み状態マシン９０８は、相変化メモリアレイ、Ｘデコーダ、Ｙデコーダ、書き込み回路、および読み出し回路を含む、ブロック９１４にも連結する。書き込み状態マシン９０８はまた、追加のＩ／Ｏにも連結する。メモリアーキテクチャ９００は、論理および他のアナログ回路９２０等の他の特徴を含んでもよい。

このように、相変化メモリアレイを操作する方法を開示してきた。本発明の一実施形態によると、相変化メモリアレイを操作する方法は、相変化メモリアレイに書き込まれるパターンを決定することを含む。パターンに従って、次に、２つまたはそれ以上の適切なリセットシーケンスが相変化メモリアレイ上で実行され、相変化メモリアレイにパターンを書き込む。次に、相変化メモリアレイ上でセットシーケンスが実行される。次に、相変化メモリアレイの適切な読み出しが実施され、セットシーケンスの実行から得られるパターンを取得する。一実施形態において、本方法はさらに、適切な書き込みパスワードを発行することを含み、２つまたはそれ以上の適切なリセットシーケンスを実行することは、適切な書き込みパスワードを提供することを含む。一実施形態において、本方法はさらに、適切な読み出しパスワードを発行することを含み、適切な読み出しを実施することは、適切な読み出しパスワードを提供することを含む。特別なアドレス、パスワード、または情報ビット位置等の有用な情報は、ワンタイムプログラマブルビット等の、何らかの内部不揮発性レジスタの中へ記憶され、またはそれらによって回収されてもよい。

Claims (23)

1. 相変化メモリアレイを操作する方法であって、
   前記相変化メモリアレイに書き込まれるパターンを決定することと、
   前記パターンに従って、２つまたはそれ以上の適切なリセットシーケンスを前記相変化メモリアレイ上で実行し、前記相変化メモリアレイに前記パターンを書き込むことと、
   を含む、方法。
2. 前記方法は、前記相変化メモリアレイを暗号化するためのものである、請求項１に記載の方法。
3. 適切な書き込みパスワードを発行することをさらに含み、前記２つまたはそれ以上の適切なリセットシーケンスを実行することは、前記適切な書き込みパスワードを提供することを含む、請求項１に記載の方法。
4. 前記適切なリセットシーケンスのうちの第１のものは、第１の振幅を有し、前記適切なリセットシーケンスのうちの第２のものは、前記第１の振幅とは異なる第２の振幅を有する、請求項１に記載の方法。
5. 前記適切なリセットシーケンスのうちの第１のものは、論理的「０」を書き込むことであり、前記適切なリセットシーケンスのうちの第２のものは、論理的「１」を書き込むことである、請求項４に記載の方法。
6. 前記パターンを前記相変化メモリアレイに書き込むことは、内部状態マシンによって実施される、請求項５に記載の方法。
7. 相変化メモリアレイを操作する方法であって、
   前記相変化メモリアレイ上でセットシーケンスを実行することと、
   前記相変化メモリアレイの適切な読み出しを実施し、前記セットシーケンスの実行から得られるパターンを取得することと、
   を含む、方法。
8. 前記方法は、前記相変化メモリアレイを復号化するためのものである、請求項７に記載の方法。
9. 適切な読み出しパスワードを発行することをさらに含み、前記適切な読み出しを実施することは、前記適切な読み出しパスワードを提供することを含む、請求項７に記載の方法。
10. 前記相変化メモリアレイ上で前記セットシーケンスを実行することは、前記相変化メモリアレイに対して全ゼロパターンターゲットでセットシーケンスを実行することを含み、前記パターンは全ゼロパターンではない、請求項７に記載の方法。
11. 前記相変化メモリアレイ上で前記セットシーケンスを実行することは、前記相変化メモリアレイに対して第１のパターンターゲットで前記セットシーケンスを実行することを含み、前記パターンは、前記第１のパターンとは異なる第２のパターンである、請求項７に記載の方法。
12. 前記パターンを取得するためのマージンを維持するために、内部読み出し参照を調節することをさらに含む、請求項７に記載の方法。
13. 前記適切な読み出しを実施した後に、２つまたはそれ以上の適切なリセットシーケンスを前記相変化メモリアレイ上で実行し、前記相変化メモリアレイ内に前記パターンを再び隠すことをさらに含む、請求項７に記載の方法。
14. 相変化メモリアレイを操作する方法であって、
    前記相変化メモリアレイに書き込まれるパターンを決定することと、
    前記パターンに従って、２つまたはそれ以上の適切なリセットシーケンスを前記相変化メモリアレイ上で実行し、前記パターンを前記相変化メモリアレイ上に書き込むことと、
    前記相変化メモリアレイ上でセットシーケンスを実行することと、
    前記相変化メモリアレイの適切な読み出しを実施し、前記セットシーケンスの実行から得られる前記パターンを取得することと、
    を含む、方法。
15. 適切な書き込みパスワードを発行することをさらに含み、前記２つまたはそれ以上の適切なリセットシーケンスを実行することは、前記適切な書き込みパスワードを提供することを含む、請求項１４に記載の方法。
16. 適切な読み出しパスワードを発行することをさらに含み、前記適切な読み出しを実施することは、前記適切な読み出しパスワードを提供することを含む、請求項１４に記載の方法。
17. 前記適切なリセットシーケンスのうちの第１のものは、第１の振幅を有し、前記適切なリセットシーケンスのうちの第２のものは、前記第１の振幅とは異なる第２の振幅を有する、請求項１４に記載の方法。
18. 前記適切なリセットシーケンスのうちの第１のものは、論理的「０」を書き込むことであり、前記適切なリセットシーケンスのうちの第２のものは、論理的「１」を書き込むことである、請求項１７に記載の方法。
19. 前記パターンを前記相変化メモリアレイに書き込むことは、内部状態マシンによって実施される、請求項１８に記載の方法。
20. 前記相変化メモリアレイ上で前記セットシーケンスを実行することは、前記相変化メモリアレイに対して全ゼロパターンターゲットで前記セットシーケンスを実行することを含み、前記パターンは全ゼロパターンではない、請求項１４に記載の方法。
21. 前記相変化メモリアレイ上で前記セットシーケンスを実行することは、前記相変化メモリアレイに対して第１のパターンターゲットで前記セットシーケンスを実行することを含み、前記パターンは、前記第１のパターンとは異なる第２のパターンである、請求項１４に記載の方法。
22. 前記パターンを取得するためのマージンを維持するために、内部読み出し参照を調節することをさらに含む、請求項１４に記載の方法。
23. 前記適切な読み出しを実施した後に、２つまたはそれ以上の追加の適切なリセットシーケンスを前記相変化メモリアレイ上で実行し、前記相変化メモリアレイ内に前記パターン再び隠すことをさらに含む、請求項１４に記載の方法。

Images