CN103222005A - 用于相变存储器阵列的方法 - Google Patents

用于相变存储器阵列的方法 Download PDF

Info

Publication number
CN103222005A
CN103222005A CN2009801634069A CN200980163406A CN103222005A CN 103222005 A CN103222005 A CN 103222005A CN 2009801634069 A CN2009801634069 A CN 2009801634069A CN 200980163406 A CN200980163406 A CN 200980163406A CN 103222005 A CN103222005 A CN 103222005A
Authority
CN
China
Prior art keywords
memory array
change memory
phase change
pattern
suitably
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801634069A
Other languages
English (en)
Other versions
CN103222005B (zh
Inventor
费迪南多·贝代斯基
克劳迪奥·雷斯塔
马尔科·费拉罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103222005A publication Critical patent/CN103222005A/zh
Application granted granted Critical
Publication of CN103222005B publication Critical patent/CN103222005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0643—Management of files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明描述操作相变存储器阵列的方法。一种方法包含：确定待写入到相变存储器阵列的模式；及根据所述模式对所述相变存储器阵列执行两个或两个以上适当复位序列，以将所述模式写入到所述相变存储器阵列。另一种方法包含：对相变存储器阵列执行置位序列；及对所述相变存储器阵列执行适当读取以获得从执行所述置位序列导出的模式。

Description

用于相变存储器阵列的方法
技术领域
本发明的实施例处于相变存储器单元的领域中，且特定来说，处于操作相变存储器阵列的方法的领域中。
背景技术
嵌入式SRAM及DRAM在非易失性及软性错误率上存在问题，而嵌入式快闪(FLASH)存储器在制造期间需要额外的掩蔽层或处理步骤、需要用于编程的高电压，且在耐久性及可靠性上尚有争议。相变存储器(PCM)克服上述参数的临界性，且展现有利的写入速度、小单元尺寸、更简单的电路及与互补金属氧化物半导体(CMOS)工艺的制造兼容性。但是，在PCM技术的演进中仍需额外的改进。
发明内容
附图说明
图1说明表示根据本发明的实施例操作相变存储器阵列的方法中的操作的流程图。
图2说明表示根据本发明的实施例操作相变存储器阵列的方法中的操作的流程图。
图3说明表示根据本发明的实施例操作相变存储器阵列的方法中的操作的流程图。
图4包含根据本发明的实施例随时间而变化的逻辑“1”的编程脉冲振幅及随时间而变化的逻辑“0”的编程脉冲振幅的标绘图。
图5包含根据本发明的实施例随时间而变化的逻辑“1”的单元电流及随时间而变化的逻辑“0”的单元电流的标绘图。
图6说明根据本发明的实施例的相变存储器单元的阵列。
图7说明根据本发明的实施例并入相变存储器单元阵列的无线架构的示意表示。
图8说明根据本发明的实施例的经配置以用于对基于相变存储器阵列的非易失性存储器进行加密或解密或进行加密及解密二者的计算机系统的实例的框图。
图9说明根据本发明的实施例的经配置以用于对基于相变存储器阵列的非易失性存储器进行加密或解密或进行加密及解密二者的存储器架构的实例的框图。
具体实施方式
本文描述操作相变存储器阵列的方法。在下列描述中，提出例如加密做法及解密做法的若干特定细节以提供对本发明的实施例的透彻理解。对于所属领域的技术人员将为显而易见的是，本发明的实施例可在没有这些特定细节的情况下实践。在其它情形中，未详细描述例如材料处理操作的众所周知的处理操作以免不必要地模糊本发明的实施例。此外，应理解，图式中的各种实施例为说明性表示且不必按比例绘制。
本文揭示操作相变存储器阵列的方法。在一个实施例中，一种操作相变存储器阵列的方法包含确定待写入到相变存储器阵列的模式。接着根据所述模式而对所述相变存储器阵列执行两个或两个以上适当复位序列，以将所述模式写入到所述相变存储器阵列。在一个实施例中，一种操作相变存储器阵列的方法包含对所述相变存储器阵列执行置位序列。接着执行所述相变存储器的适当读取以获得从执行所述置位序列而导出的模式。在一个实施例中，一种操作相变存储器阵列的方法包含确定待写入到相变存储器阵列的模式。接着根据所述模式而对所述相变存储器阵列执行两个或两个以上适当复位序列以将所述模式写入到所述相变存储器阵列。接着对所述相变存储器阵列执行置位序列。接着执行所述相变存储器阵列的适当读取以获得从执行所述置位序列而导出的模式。
根据本发明的实施例，描述基于对相变存储器(PCM)装置的复位与置位操作的密码编译方法。此方法可基于区分复位(例如，用硬脉冲或软脉冲隐藏信息)以针对不同置位状态定义适当开始条件(例如，恢复信息)的能力。在实施例中，一旦固定给定置位脉冲，便用不同脉冲振幅复位PCM单元，从而提供更简单或更困难的置位能力。逻辑值可与给定复位振幅相关联。如果接着传送置位，则此逻辑值可切换或可不切换。在实施例中，此做法引起“隐藏的”信息。在发送待隐藏的给定模式给存储器后，可在此情形中使用“假”复位，例如全零写入命令。举例来说，从全零模式开始，在置位脉冲之后，起初读取为0的位中的一些将反转为1，而其它将不反转，因此显露真实数据模式(例如，(b7,..b0)=00000000→10011011)。在所述实例中，位6、位5、位2已经历比位7、位4、位3、位1、位0更困难的复位。在此情形中，10011011为发送到存储器的必须被隐藏的模式。接着，可发送写入全零命令到所述存储器或可在无额外命令的情况下由内部状态机最终执行所述写入全零命令作为请求隐藏模式的结果。此做法提供根据待隐藏的模式的位的逻辑状态的具有合适振幅的复位序列，且在完成所述序列后所述模式成为等于00000000的隐藏模式。
在许多不同应用中(例如，在智能卡芯片中)，密码编译已变得越来越有关联。根据本发明的实施例，特定来说，对于PCM技术及其与互补金属氧化物半导体(CMOS)嵌入式工艺的兼容性，PCM极可能为代替此类系统中的FLASH或EEPROM芯片的候选者，从而提供具成本效益的解决方案。在一个实施例中，如下文详述，密码编译方法是基于用于PCM装置的复位操作与置位操作。一旦固定给定置位脉冲，便可用不同脉冲振幅复位PCM单元，从而导致更简单或更困难的置位能力。此能力可与复位脉冲之后获得的非晶材料的体积有关。举例来说，在一实施例中，复位振幅越大，则非晶材料的体积越大，且因此越难以结晶化。根据此物理属性，逻辑值可与给定复位振幅相关联。如果接着传送置位，则此逻辑值可完全切换到逻辑1或可不完全切换到逻辑1，例如产生隐藏信息。
根据本发明的实施例，一种密码编译方法是基于区分复位(例如，隐藏信息)以定义导致不同置位状态(例如，恢复信息)且最后导致不同数据读取的适当开始条件的能力。可通过复位操作来隐藏模式，其中举例来说，在解密后，通过硬复位而获得逻辑0，而在解密后，通过软复位而产生逻辑1。在一实施例中，解密前的模式看似好像全零0模式。从全零模式开始，在置位脉冲之后，起初已读取为0的位中的一些位将反转为1，一些其它位将不反转，从而显露真实数据模式。所述模式的地址可由最终客户或由制造者或由二者固定在可一次性编程的存储器内。在一实施例中，如果密码因某种原因而被破解且阵列内容被不合需要地读出，则提供额外数据保护等级。在特定实施例中，除非未发布“假”置位，例如“全1”写入命令，否则真实内容保持隐藏在模式内。另一方面，此做法可提供在没有数字密码的情况下“擦除”字且强迫真实模式显现的方法。
可对相变存储器阵列加密。举例来说，图1说明表示根据本发明的实施例操作相变存储器阵列的方法中的操作的流程图100。
参考流程图100的操作104，一种操作相变存储器阵列的方法包含确定待写入到所述相变存储器阵列的模式。
参考流程图100的操作106，操作相变存储器阵列的方法还包含根据所述模式对相变存储器阵列执行两个或两个以上适当复位序列以将所述模式写入到所述相变存储器阵列。根据本发明的实施例，所述适当复位序列中的第一者具有第一振幅，且所述适当复位序列中的第二者具有不同于所述第一振幅的第二振幅。在一个实施例中，适当复位序列中的第一者将写入逻辑“0”，且适当复位序列中的第二者将写入逻辑“1”。在特定实施例中，将模式写入到相变存储器阵列是由内部状态机执行。在实施例中，包含操作104及操作106的方法是用于加密相变存储器阵列。
参考流程图100的操作102，在实施例中，操作相变存储器阵列的方法可任选地进一步包含发布适当写入密码，且执行所述两个或两个以上适当复位序列包含提供适当写入密码。在特定实施例中，比较适当写入密码与存储在可一次性编程的存储器中的信息(例如由制造者鉴于客户请求而存储的密码)。在实施例中，错误密码或序列通过选择极长置位脉冲(例如(但不限于)置位扫掠(set sweep)或向下阶梯波)而产生模式的“真实”擦除。
可解密相变存储器阵列。举例来说，图2说明表示根据本发明的实施例操作相变存储器阵列的方法中的操作的流程图200。
参考流程图200的操作204，一种操作相变存储器阵列的方法包含对所述相变存储器阵列执行置位序列。
参考流程图200的操作206，操作相变存储器阵列的方法还包含对所述相变存储器阵列执行适当读取，以获得从执行所述置位序列而导出的模式。根据本发明的实施例，对相变存储器阵列执行置位序列包含用全零模式目标对所述相变存储器阵列执行置位序列，且所述模式为非全零模式。在实施例中，对相变存储器阵列执行置位序列包含用第一模式目标对所述相变存储器阵列执行置位序列，且所述模式为不同于所述第一模式的第二模式。在实施例中，所述方法包含调整内部读取参考以维持用于获得模式的裕量。在特定实施例中，内部读取参考电流略微增加。在实施例中，包含操作204及操作206的方法用于解密相变存储器阵列。在实施例中，“模式目标”为存储于在发布序列之前可最终被读取且如果最终被读取则其继而在所述序列后变为“模式”的位置中的模式。
参考流程图200的操作202，在实施例中，操作相变存储器阵列的方法可任选地进一步包含发布适当读取密码，其中执行适当读取包含提供适当读取密码。在特定实施例中，比较适当读取密码与存储于可一次性编程的存储器中的信息。在实施例中，错误密码或序列通过选择极长置位脉冲(例如(但不限于)置位扫掠或向下阶梯波)而产生模式的“真实”擦除。在另一任选实施例中，在执行适当读取后，所述方法进一步包含对相变存储器阵列执行两个或两个以上适当复位序列以在所述相变存储器阵列中重新隐藏模式。
可加密且稍后解密相变存储器阵列。举例来说，图3说明表示根据本发明的实施例操作相变存储器阵列的方法中的操作的流程图300。
参考流程图300的操作304，一种操作相变存储器阵列的方法包含确定待写入到所述相变存储器阵列的模式。
参考流程图300的操作306，操作相变存储器阵列的方法还包含根据所述模式对所述相变存储器阵列执行两个或两个以上适当复位序列，以将所述模式写入到所述相变存储器阵列。根据本发明的实施例，所述适当复位序列中的第一者具有第一振幅，且所述适当复位序列中的第二者具有不同于所述第一振幅的第二振幅。在一个实施例中，适当复位序列中的第一者将写入逻辑“0”，且适当复位序列中的第二者将写入逻辑“1”。在特定实施例中，将模式写入到相变存储器阵列是由内部状态机执行。
参考流程图300的操作310，一种操作相变存储器阵列的方法还包含对所述相变存储器阵列执行置位序列。
参考流程图300的操作312，操作相变存储器阵列的方法还包含对所述相变存储器阵列执行适当读取以获得从执行所述置位序列而导出的模式。根据本发明的实施例，对相变存储器阵列执行置位序列包含用全零模式目标对所述相变存储器阵列执行置位序列，且所述模式为非全零模式。在实施例中，对相变存储器阵列执行置位序列包含用第一模式目标对所述相变存储器阵列执行置位序列，且所述模式为不同于所述第一模式的第二模式。在实施例中，所述方法包含调整内部读取参考以维持用于获取模式的裕量。在特定实施例中，内部读取参考电流略微增加。
参考流程图300的操作302，在一实施例中，操作相变存储器阵列的方法可任选地进一步包含发布适当写入密码，且执行所述两个或两个以上适当复位序列包含提供适当写入密码。在特定实施例中，比较适当写入密码与存储于可一次性编程的存储器中的信息(例如由制造者根据客户请求而存储的密码)。此外，参考流程图300的操作308，在一实施例中，操作相变存储器阵列的方法可任选地进一步包含发布适当读取密码，其中执行适当读取包含提供适当读取密码。在特定实施例中，比较适当读取密码与存储于可一次性编程的存储器中的信息。在一实施例中，错误密码(适当读取密码、适当写入密码或二者)或序列通过选择极长置位脉冲(例如(但不限于)置位扫掠或向下阶梯波)而产生模式的“真实”擦除。在另一任选实施例中，在执行适当读取后，所述方法进一步包含对所述相变存储器阵列执行两个或两个以上适当复位序列以在所述相变存储器阵列中重新隐藏模式。
在一个实施例中，模式由含有敏感信息(无论其性质是什么)的真实信息位及具有状态且具有非必然起作用的读取操作及编程操作的假位所组成。信息位及假位合并于在系统操作期间操纵的相同逻辑半字节、字节、字、双字、长字或位的最小或最大逻辑包中的任一者内。在本实施例中，可仅对信息位执行复位序列及置位序列，而以随机模式或以某种给定模式来编程假位。在此情形中，假位的位置(或与信息位的位置互补)被写入到非易失性寄存器(例如，可一次性编程的非易失性寄存器)中，可在发布适当命令及密码后响应于由系统发布给存储器以及由系统处理器发布的适当命令而由执行定序的机器读取所述非易失性寄存器。于是解密前所期望的目标模式可不同于全零。此外，待写入的目标模式可含有一些真实一与真实零以及一些假一与假零。内部状态机将根据配置位而选择信息位且将根据主机所请求的特定操作以适当复位或置位序列(例如本文所述的复位或置位序列)来发脉冲。同时，将以常规编程技术随机处置假位。
图4包含根据本发明的实施例的随时间而变化的逻辑“1”的编程脉冲振幅及随时间而变化的逻辑“0”的编程脉冲振幅的标绘图400。
参考图4，左侧上的标绘图表示随时间而变化的逻辑“1”的编程脉冲振幅。执行与较小电阻性相变存储器单元一致的软复位(Ireset soft)。右侧上的标绘图表示随时间而变化的逻辑“0”的编程脉冲振幅。执行与较大电阻性相变存储器单元一致的硬复位(Iresethard)。
图5包含根据本发明的实施例的随时间而变化的逻辑“1”的单元电流及随时间而变化的逻辑“0”的单元电流的标绘图500。
参考图5，左侧上的标绘图表示随时间而变化的逻辑“1”的单元电流。在给定读取偏压条件下汲入对于置位电流(Iset)相对高的读取电流(Iread)。右侧上的标绘图表示随时间而变化的逻辑“0”的单元电流。在给定读取偏压条件下汲入对于置位电流(Iset)相对低的读取电流(Iread)。Iset经选择成足以置位较小电阻性相变存储器单元，而非较大电阻性相变存储器单元。
在本发明的方面中，相变存储器单元阵列包含存储器单元，所述存储器单元由存储材料结合选择器装置而组成。举例来说，图6说明根据本发明的实施例的相变存储器单元604的阵列610。在实施例中，阵列610包含由周期表的VI族的元素(例如称为硫族化物或硫族化材料的Te或Se的元素)的合金组成的相变存储器单元。硫族化物可有利地在相变存储器单元中使用以提供数据保持且甚至在从非易失性存储器移除电源后保持稳定。以如Ge2Sb2Te5的相变材料为例，两个相或两个以上相展示为具有用于存储器存储的相异电特性。阵列610包含各自具有选择器装置及存储器元件的相变存储器单元。虽然以双极选择器装置说明所述阵列，但应注意，替代实施例可使用CMOS选择器装置或二极管，以通过施加例如(举例来说)热、光、电压电势或电流的能量而识别且选择性地改变硫族化物材料的电属性(例如，电阻、电容等等)。硫族化材料可在介于非晶状态与结晶状态间的不同状态之间电切换，由此带来多电平存储能力。为改变存储器材料的状态或相，本实施例说明大于可施加到存储器单元的存储器选择装置的阈值电压的编程电压电势。电流流动通过存储器材料且产生热，所述热改变电特性且改变存储器材料的存储器状态或相。
举例来说，在写入操作中将相变材料加热到高于900℃的温度将所述相变材料置于高于其熔化温度(TM)的状态中。接着，迅速冷却将所述相变材料置于称为复位状态(其中所存储的数据可具有“0”值)的非晶态中。以Ge2Sb2Te5为例，介于达到熔化温度Tm与局部加热后进行淬火以达到非晶相之间的时间可小于50纳秒。另一方面，为从复位到置位来编程存储器单元，将局部温度提升成高于结晶温度(Tx)达长于50纳秒(针对Ge2Sb2Te5)的时间以允许完全结晶。呈结晶形式的相变材料称为置位状态，且所存储的数据可具有“1”值。因此，可通过置位将被允许通过单元的电流的振幅及脉冲宽度而对单元进行编程。概括地说，更高幅值、快速脉冲将使单元非晶化，而适度幅值、更长脉冲将允许单元结晶化。在读取操作中，选择位线(BL)及字线(WL)且提供外部电压偏压给所选择的存储器单元。为读取硫族化物存储器装置，感测介于单元电流与由不同装置电阻引起的给定参考电流之间的电流差。接着基于由所选择的存储器单元的相变材料的电阻所造成的电流差改变来确定存储于所述经选择的存储器单元中的数据是否为“1”或“0”。应明白，复位及置位分别与非晶状态及结晶状态的相关联为惯例且可采用至少一个相反的惯例。此外，可实施用于读取电阻(即，状态)的其它方法，例如强迫电流且读取电压，或预充电电容且通过单元将所述电容放电。上述做法不必取决于读取数据的方式。
在本发明的另一方面中，图7说明根据本发明的实施例并入相变存储器单元阵列的无线架构的示意表示。在图7中说明的无线架构实施例展示通信装置710。应注意，本发明不限于无线通信实施例，且可结合本发明的实施例来使用其它非无线应用(例如计算、数据存储、消费品、汽车等等)。如此无线实施例中所展示，通信装置710包含一个或一个以上天线结构714以允许无线电与其它空中通信装置通信。因此，通信装置710可操作为蜂窝式装置或在无线网络中操作的装置，例如(举例来说)基于IEEE 802.11规范提供无线局域网(WLAN)的底层技术的无线保真(Wi-Fi)、基于IEEE 802.16-2005的WiMax及移动WiMax、宽带码分多址(WCDMA)及全球移动通信系统(GSM)网络，然而本发明并不限于仅在这些网络中操作。共同位于通信装置710的相同平台中的无线电子系统提供在RF/位置空间中以不同频带与网络中的其它装置通信的能力。
应理解，本发明的范围不限于可由通信装置710使用的通信协议的类型、数目或频率。然而，举例来说，实施例说明天线结构714到收发器712的耦合以适应调制/解调。一般来说，模拟前端收发器712可为独立射频(RF)离散或集成模拟电路，或者收发器712可嵌入有具有一个或一个以上处理器核心716及718的处理器。多核心允许在核心之间共享处理工作负荷且处置基带功能及应用功能。接口可用于提供处理器与系统存储器720中的存储器存储装置之间的通信或信息。虽然本发明的范围不限于此方面，但是所述接口可包含用以共享信息的串行总线及/或并行总线以及将用于提供处理器与系统存储器720之间的信号交换的控制信号线。
系统存储器720可任选地用来在操作无线通信装置710期间存储由处理器执行的指令，且可用来存储用户数据(例如，何时将由无线通信装置710传输消息的条件)或待传输的实际数据。举例来说，存储在系统存储器720中的指令可用来执行无线通信，为通信装置710提供安全功能性，例如日程安排、电子邮件、因特网浏览等等的用户功能性。系统存储器720可由一种或一种以上不同类型的存储器提供且可包含易失性存储器及具有相变材料的非易失性存储器722两者。非易失性存储器722可称为相变存储器(PCM)、相变随机存取存储器(PRAM或PCRAM)、双向统一存储器(OUM)或硫族化物随机存取存储器(C-RAM)。易失性存储器及非易失性存储器可在堆叠工艺中组合以减少板上的占用面积、单独地封装，或置于其中存储器组件置于处理器的顶部上的多芯片封装中。实施例还说明处理器核心中的一者或一者以上可嵌入有非易失性存储器732。
在实施例中，本发明提供为计算机程序产品或软件产品，其包含具有存储于其上的指令的机器可读媒体，此媒体用来编程计算机系统(或其它电子装置)以根据本发明的实施例来执行处理。机器可读媒体可包含用于以可由机器(例如计算机)读取的形式存储或传输信息的任何机构。举例来说，在实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体(例如只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储媒体、光学存储媒体、快闪存储器装置等等)、机器(例如，计算机)可读传输媒体(电、光、声波或其它形式的传播信号(例如载波、红外线信号、数字信号等等))等等。在实施例中，本文使用术语“经计算机实施”意味着经处理器实施。在一个实施例中，本文所述的方法中的一者是在便携式装置中实施，例如本身不具有计算机但确实具有处理器的蜂窝式电话。
图8说明呈其内执行一组指令的计算机系统800形式的机器的图形表示，所述组指令用于引起所述机器执行本文所论述的方法中的任一者或一者以上。举例来说，根据本发明的实施例，图8说明经配置以用于对相变存储器阵列进行加密或解密或进行加密和解密两者的计算机系统的实例的框图。在替代实施例中，所述机器连接(例如网络连接)到局域网(LAN)、内部网络、商际网络或因特网中的其它机器。在实施例中，所述机器在客户端-服务器网络环境中的服务器或客户端机器的容量中操作，或操作为对等式(或分布式)网络环境中的对等机器。在实施例中，所述机器为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网页用具、服务器、网络路由器、交换器或桥接器或能够(循序或以其它方式)执行一组指令的任何机器，所述指令指定将由所述机器采取的动作。此外，虽然仅说明单个机器，但是术语“机器”应视为包含个别地执行或联合地执行一组(或多组)指令以进行本文所论述的方法中的任一者或一者以上的机器(例如，计算机或处理器)的任何集合。
计算机系统800的实例包含经由总线830而互相通信的处理器802、主要存储器804(例如，只读存储器(ROM)、快闪存储器、例如同步DRAM(SDRAM)或RambusDRAM(RDRAM)的动态随机存取存储器(DRAM)等等)、静态存储器806(例如，快闪存储器、静态随机存取存储器(SRAM)等等)，以及次要存储器818(例如数据存储装置)。
处理器802表示一个或一个以上通用处理装置，例如微处理器、中央处理单元或类似处理装置。更特定来说，在实施例中，处理器802为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、极长指令字(VLIW)微处理器、实施其它指令集的处理器或实施指令集的组合的处理器。在一个实施例中，处理器802为一个或一个以上专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似装置。处理器802执行用于进行本文所论述的操作的处理逻辑526。
在实施例中，计算机系统800进一步包含网络接口装置808。在一个实施例中，计算机系统500还包含视频显示单元810(例如，液晶显示器(LCD)或阴极射线管(CRT))、字母数字输入装置812(例如，键盘)、光标控制装置814(例如，鼠标)及信号产生装置816(例如，扬声器)。
在实施例中，次要存储器818包含其上存储体现本文所述的方法或功能中的任一者或一者以上的一组或一组以上指令(例如，软件822)的机器可存取存储媒体(或更明确来说，计算机可读存储媒体)831。在实施例中，在由计算机系统800执行软件822期间，所述软件822完全或至少部分驻留在主要存储器804内或完全或至少部分驻留在处理器802内，所述主要存储器804及所述处理器802还构成机器可读存储媒体。在一个实施例中，软件822经由网络接口装置808而在网络820上进一步传输或接收。
虽然在实施例中机器可存取存储媒体831展示为单个媒体，但是术语“机器可读存储媒体”应视为包含存储一组或一组以上指令的单个媒体或多个媒体(例如集中式或分布式数据库，或相关联高速缓冲存储器及服务器)。术语“机器可读存储媒体”也应视为包含能够存储或编码由机器执行的一组指令且造成所述机器进行本发明的实施例的方法中的任一者或一者以上的任何媒体。术语“机器可读存储媒体”应相应视为包含(但不限于)固态存储器及光学媒体及磁性媒体。
图9说明根据本发明的实施例的经配置以对基于相变存储器阵列的非易失性存储器进行加密或解密或进行加密及解密二者的存储器架构的实例的框图。
参考图9，存储器架构900包含与命令接口904耦合的I/O 902。命令接口904与包含例如(但不限于)用于特殊信息的地址、假位位置、读取密码、写入密码及非易失性配置位的信息的块906耦合。命令接口904还耦合到写入状态机908以用于置位与复位定序。RAM 910及ROM 912与写入状态机908耦合。写入状态机908与耦合到高电压产生器(HV)918的置位与复位脉冲产生器916耦合。写入状态机908还与包含相变存储器阵列、X解码器、Y解码器、写入电路及读取电路的块914耦合。写入状态机908还与额外I/O耦合。存储器架构900中可包含其它特征，例如逻辑及其它模拟电路920。
因此，已揭示操作相变存储器阵列的方法。根据本发明的实施例，一种操作相变存储器阵列的方法包含确定待写入到相变存储器阵列的模式。接着根据所述模式，对所述相变存储器阵列执行两个或两个以上适当复位序列，以将所述模式写入到所述相变存储器阵列。接着对所述相变存储器阵列执行置位序列。接着执行所述相变存储器的适当读取以获得从执行所述置位序列而导出的模式。在一个实施例中，所述方法进一步包含发布适当写入密码，其中执行所述两个或两个以上适当复位序列包含提供适当写入密码。在一个实施例中，所述方法进一步包含发布适当读取密码，其中执行适当读取包含提供适当读取密码。例如特殊地址、密码或信息位位置的有用信息可存储于一些内部非易失性寄存器(例如可一次性编程的位)中或由所述寄存器检索。

Claims (23)

1.一种操作相变存储器阵列的方法，所述方法包括：
确定待写入到所述相变存储器阵列的模式；及
根据所述模式对所述相变存储器阵列执行两个或两个以上适当复位序列，以将所述模式写入到所述相变存储器阵列。
2.根据权利要求1所述的方法，其中所述方法用于加密所述相变存储器阵列。
3.根据权利要求1所述的方法，其进一步包括：
发布适当写入密码，其中执行所述两个或两个以上适当复位序列包括提供所述适当写入密码。
4.根据权利要求1所述的方法，其中所述适当复位序列中的第一者具有第一振幅，且所述适当复位序列中的第二者具有不同于所述第一振幅的第二振幅。
5.根据权利要求4所述的方法，其中所述适当复位序列中的所述第一者将写入逻辑“0”，且所述适当复位序列中的所述第二者将写入逻辑“1”。
6.根据权利要求5所述的方法，其中将所述模式写入到所述相变存储器阵列是由内部状态机执行。
7.一种操作相变存储器阵列的方法，所述方法包括：
对所述相变存储器阵列执行置位序列；及
对所述相变存储器阵列执行适当读取以获得从执行所述置位序列导出的模式。
8.根据权利要求7所述的方法，其中所述方法用于解密所述相变存储器阵列。
9.根据权利要求7所述的方法，其进一步包括：
发布适当读取密码，其中执行所述适当读取包括提供所述适当读取密码。
10.根据权利要求7所述的方法，其中对所述相变存储器阵列执行所述置位序列包括用全零模式目标对所述相变存储器阵列执行所述置位序列，且其中所述模式为非全零模式。
11.根据权利要求7所述的方法，其中对所述相变存储器阵列执行所述置位序列包括用第一模式目标对所述相变存储器阵列执行所述置位序列，且其中所述模式为不同于所述第一模式的第二模式。
12.根据权利要求7所述的方法，其进一步包括：
调整内部读取参考以维持用于获得所述模式的裕量。
13.根据权利要求7所述的方法，其进一步包括：
在执行所述适当读取后，对所述相变存储器阵列执行两个或两个以上适当复位序列以在所述相变存储器阵列中重新隐藏所述模式。
14.一种操作相变存储器阵列的方法，所述方法包括：
确定待写入到所述相变存储器阵列的模式；
根据所述模式对所述相变存储器阵列执行两个或两个以上适当复位序列以将所述模式写入到所述相变存储器阵列；
对所述相变存储器阵列执行置位序列；及
对所述相变存储器阵列执行适当读取以获得从执行所述置位序列导出的所述模式。
15.根据权利要求14所述的方法，其进一步包括：
发布适当写入密码，其中执行所述两个或两个以上适当复位序列包括提供所述适当写入密码。
16.根据权利要求14所述的方法，其进一步包括：
发布适当读取密码，其中执行所述适当读取包括提供所述适当读取密码。
17.根据权利要求14所述的方法，其中所述适当复位序列中的第一者具有第一振幅，且所述适当复位序列中的第二者具有不同于所述第一振幅的第二振幅。
18.根据权利要求17所述的方法，其中所述适当复位序列中的所述第一者将写入逻辑“0”，且所述适当复位序列中的所述第二者将写入逻辑“1”。
19.根据权利要求18所述的方法，其中将所述模式写入到所述相变存储器阵列是由内部状态机执行。
20.根据权利要求14所述的方法，其中对所述相变存储器阵列执行所述置位序列包括用全零模式目标对所述相变存储器阵列执行所述置位序列，且其中所述模式为非全零模式。
21.根据权利要求14所述的方法，其中对所述相变存储器阵列执行所述置位序列包括用第一模式目标对所述相变存储器阵列执行所述置位序列，且其中所述模式为不同于所述第一模式的第二模式。
22.根据权利要求14所述的方法，其进一步包括：
调整内部读取参考以维持用于获得所述模式的裕量。
23.根据权利要求14所述的方法，其进一步包括：
在执行所述适当读取后，对所述相变存储器阵列执行两个或两个以上额外的适当复位序列以在所述相变存储器阵列中重新隐藏所述模式。
CN200980163406.9A 2009-12-31 2009-12-31 用于相变存储器阵列的方法 Active CN103222005B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IT2009/000603 WO2011080784A1 (en) 2009-12-31 2009-12-31 Methods for a phase-change memory array

Publications (2)

Publication Number Publication Date
CN103222005A true CN103222005A (zh) 2013-07-24
CN103222005B CN103222005B (zh) 2016-08-24

Family

ID=42133652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980163406.9A Active CN103222005B (zh) 2009-12-31 2009-12-31 用于相变存储器阵列的方法

Country Status (7)

Country Link
US (5) US9251897B2 (zh)
JP (1) JP5500468B2 (zh)
KR (1) KR101546890B1 (zh)
CN (1) CN103222005B (zh)
DE (1) DE112009005490T5 (zh)
TW (1) TWI501233B (zh)
WO (1) WO2011080784A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251897B2 (en) 2009-12-31 2016-02-02 Micron Technology, Inc. Methods for a phase-change memory array

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9471793B2 (en) * 2013-01-07 2016-10-18 Infineon Technologies Ag System on chip with embedded security module
CN103631732B (zh) * 2013-11-27 2016-09-07 华为技术有限公司 非易失存储器及电子设备
US9424442B2 (en) 2013-11-27 2016-08-23 Huawei Technologies Co., Ltd. Nonvolatile memory and electronic device
US10922292B2 (en) 2015-03-25 2021-02-16 WebCloak, LLC Metamorphic storage of passcodes
US10191664B2 (en) * 2015-10-16 2019-01-29 SK Hynix Inc. Memory system
US10180796B2 (en) * 2015-10-16 2019-01-15 SK Hynix Inc. Memory system
US10249351B2 (en) 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0651394A1 (fr) * 1993-10-28 1995-05-03 STMicroelectronics S.A. Circuit intégré contenant une mémoire protégée et système sécurisé utilisant ledit circuit intégré
CN101290969A (zh) * 2006-12-27 2008-10-22 三星电子株式会社 存储节点及其制造方法,相变存储器件及其制造和操作方法
US20090059658A1 (en) * 2003-06-03 2009-03-05 Samsung Electronics Co., Ltd. Memory system, memory device and apparatus including writing driver circuit for a variable resistive memory

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748807A (en) * 1992-10-09 1998-05-05 Panasonic Technologies, Inc. Method and means for enhancing optical character recognition of printed documents
US5583819A (en) * 1995-01-27 1996-12-10 Single Chip Holdings, Inc. Apparatus and method of use of radiofrequency identification tags
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US7788553B2 (en) * 2000-01-06 2010-08-31 Super Talent Electronics, Inc. Mass production testing of USB flash cards with various flash memory cells
MXPA02011302A (es) 2000-05-16 2004-08-12 John Taschereau Metodo y sistema para proporcionar informacion y publicidad dirigidas geograficamente.
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
US7962361B2 (en) 2002-11-07 2011-06-14 Novitaz Customer relationship management system for physical locations
JP2004164766A (ja) * 2002-11-14 2004-06-10 Renesas Technology Corp 不揮発性記憶装置
US6944041B1 (en) * 2004-03-26 2005-09-13 Bae Systems Information And Electronic Systems Integration, Inc. Circuit for accessing a chalcogenide memory array
KR100587702B1 (ko) * 2004-07-09 2006-06-08 삼성전자주식회사 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
US20060056227A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D One time programmable phase change memory
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
EP1932158A4 (en) * 2005-09-30 2008-10-15 Mosaid Technologies Inc MEMORY WITH OUTPUT CONTROL
JP4628935B2 (ja) 2005-11-19 2011-02-09 エルピーダメモリ株式会社 不揮発性半導体記憶装置
US8947233B2 (en) * 2005-12-09 2015-02-03 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
US7531825B2 (en) * 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US7844879B2 (en) * 2006-01-20 2010-11-30 Marvell World Trade Ltd. Method and system for error correction in flash memory
US20110093340A1 (en) 2006-01-30 2011-04-21 Hoozware, Inc. System for providing a service to venues where people perform transactions
US8121237B2 (en) * 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
JP5008947B2 (ja) 2006-10-30 2012-08-22 京セラ株式会社 無線通信端末及び無線通信方法
US7692949B2 (en) * 2006-12-04 2010-04-06 Qimonda North America Corp. Multi-bit resistive memory
JP5100292B2 (ja) * 2007-10-05 2012-12-19 株式会社東芝 抵抗変化メモリ装置
KR101291222B1 (ko) * 2007-11-29 2013-07-31 삼성전자주식회사 상변화 메모리 소자의 동작 방법
US8269208B2 (en) * 2008-03-07 2012-09-18 Ovonyx, Inc. Memory device
KR20090123244A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 쓰기 방법
WO2010030392A2 (en) 2008-09-12 2010-03-18 Dimitris Achlioptas Interpersonal spacetime interaction system
WO2010076834A1 (en) * 2008-12-31 2010-07-08 Ferdinando Bedeschi Reliable set operation for phase-change memory cell
US20100226168A1 (en) * 2009-03-04 2010-09-09 Savransky Semyon D Programming methods for phase-change memory
US8179731B2 (en) * 2009-03-27 2012-05-15 Analog Devices, Inc. Storage devices with soft processing
US20100317371A1 (en) 2009-06-12 2010-12-16 Westerinen William J Context-based interaction model for mobile devices
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US9378507B2 (en) 2009-06-17 2016-06-28 1020, Inc. System and method of disseminating electronic content utilizing geographic and time granularities
JP5178637B2 (ja) * 2009-06-18 2013-04-10 株式会社東芝 不揮発性半導体記憶装置
CN103222005B (zh) 2009-12-31 2016-08-24 美光科技公司 用于相变存储器阵列的方法
US20110184945A1 (en) 2010-01-22 2011-07-28 Qualcomm Incorporated Location aware recommendation engine

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0651394A1 (fr) * 1993-10-28 1995-05-03 STMicroelectronics S.A. Circuit intégré contenant une mémoire protégée et système sécurisé utilisant ledit circuit intégré
US20090059658A1 (en) * 2003-06-03 2009-03-05 Samsung Electronics Co., Ltd. Memory system, memory device and apparatus including writing driver circuit for a variable resistive memory
CN101290969A (zh) * 2006-12-27 2008-10-22 三星电子株式会社 存储节点及其制造方法,相变存储器件及其制造和操作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251897B2 (en) 2009-12-31 2016-02-02 Micron Technology, Inc. Methods for a phase-change memory array
US9851913B2 (en) 2009-12-31 2017-12-26 Micron Technology, Inc. Methods for operating a memory array
US10216438B2 (en) 2009-12-31 2019-02-26 Micron Technology, Inc. Methods and related devices for operating a memory array
US10416909B2 (en) 2009-12-31 2019-09-17 Micron Technology, Inc. Methods for phase-change memory array
US11003365B2 (en) 2009-12-31 2021-05-11 Micron Technology, Inc. Methods and related devices for operating a memory array

Also Published As

Publication number Publication date
WO2011080784A1 (en) 2011-07-07
KR20120125265A (ko) 2012-11-14
US20180095687A1 (en) 2018-04-05
DE112009005490T5 (de) 2013-01-24
US9851913B2 (en) 2017-12-26
JP5500468B2 (ja) 2014-05-21
US10216438B2 (en) 2019-02-26
TW201142843A (en) 2011-12-01
TWI501233B (zh) 2015-09-21
CN103222005B (zh) 2016-08-24
US10416909B2 (en) 2019-09-17
US20190391751A1 (en) 2019-12-26
US20140376306A1 (en) 2014-12-25
US20190155528A1 (en) 2019-05-23
US9251897B2 (en) 2016-02-02
JP2013516724A (ja) 2013-05-13
US11003365B2 (en) 2021-05-11
US20160162213A1 (en) 2016-06-09
KR101546890B1 (ko) 2015-08-25

Similar Documents

Publication Publication Date Title
CN103222005A (zh) 用于相变存储器阵列的方法
TW201103024A (en) Method for operating a portion of an executable program in an executable non-volatile memory
CN103593147B (zh) 一种数据读取的方法及装置
RU2007141753A (ru) Безопасное хранение данных с защитой целостности
JP4681314B2 (ja) 無線通信システム，リーダ／ライタ装置，鍵管理方法，およびコンピュータプログラム
US20100165725A1 (en) Reliable set operation for phase-change memory cell
CN101114519A (zh) 用于相变存储器的读干扰传感器
US9136002B2 (en) Semiconductor memory devices utilizing randomization and data programming methods thereof
CN105101183A (zh) 对移动终端上隐私内容进行保护的方法和系统
Pandey et al. Hardware architectures for PRESENT block cipher and their FPGA implementations
EP3252991A1 (en) Application specific low-power secure key
CN103338107B (zh) 密钥生成方法及密钥生成装置
US20170161488A1 (en) Methods for generating random data using phase change materials and related devices and systems
EP2899639B1 (en) Nonvolatile memory and electronic device
JP2009059124A (ja) リーダライタシステム、および、リーダライタ
CN106100829A (zh) 加密存储的方法及装置
EP3486827B1 (en) "window-of-time" encryption session key transference
CN103793333A (zh) 非易失性存储器加密的方法和装置以及非易失性存储器
Mujahid et al. Efficient hardware implementation of ultralightweight RFID mutual authentication protocol
CN105528548A (zh) 对芯片OutNvMem中代码批量加密并自动解密的方法
CN107908980A (zh) 一种存储器数据加密保护的实现方法
CN106993277A (zh) 无线传感网的角色分配参数分发系统、方法和装置
CN108494553A (zh) 一种智能音箱及其加密通讯方法
Bag et al. Data security for EPC Gen-2: VLSI design and its FPGA implementation
JP2012168737A (ja) メモリ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant