TWI501233B - 用於相變化記憶體陣列之方法 - Google Patents

用於相變化記憶體陣列之方法 Download PDF

Info

Publication number
TWI501233B
TWI501233B TW099141065A TW99141065A TWI501233B TW I501233 B TWI501233 B TW I501233B TW 099141065 A TW099141065 A TW 099141065A TW 99141065 A TW99141065 A TW 99141065A TW I501233 B TWI501233 B TW I501233B
Authority
TW
Taiwan
Prior art keywords
phase change
change memory
memory array
pattern
reset pulse
Prior art date
Application number
TW099141065A
Other languages
English (en)
Other versions
TW201142843A (en
Inventor
Ferdinando Bedeschi
Claudio Resta
Marco Ferraro
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201142843A publication Critical patent/TW201142843A/zh
Application granted granted Critical
Publication of TWI501233B publication Critical patent/TWI501233B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0643—Management of files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors

Description

用於相變化記憶體陣列之方法
本發明之實施例處於相變化記憶體單元的領域，且特定言之處於操作相變化記憶體陣列之方法的領域。
嵌入式靜態隨機存取記憶體(SRAM)及嵌入式動態隨機存取記憶體(DRAM)在非揮發性及軟性誤差率上存在問題，而嵌入式快閃(FLASH)記憶體在製造期間需要額外的遮罩層或處理步驟、需要用於程式化的高電壓，且在耐久性及可靠性上尚有爭議。相變化記憶體(PCM)克服上述參數的臨界且展現有利的寫入速度、小單元尺寸、更簡單之電路及與互補金屬氧化物半導體(CMOS)製程的製造相容性。但是，在PCM技術之演進中仍需額外的改良。
本文所揭示為操作相變化記憶體陣列的方法。在一實施例中，一種操作一相變化記憶體陣列的方法包含待寫入至相變化記憶體陣列的一型樣。接著根據該型樣而對該相變化記憶體陣列執行兩個或兩個以上適當重設序列，以將該型樣寫入至該相變化記憶體。在一實施例中，一種操作一相變化記憶體陣列的方法包含對該相變化記憶體陣列執行一設定序列。接著進行該相變化記憶體的適當讀取以獲得自執行該設定序列而導出的一型樣。在一實施例中，一種操作一相變化記憶體陣列的方法包含判定待寫入至相變化記憶體陣列的一型樣。接著根據該型樣而對該相變化記憶體陣列執行兩個或兩個以上適當重設序列以將該型樣寫入至該相變化記憶體。接著對該相變化記憶體陣列執行一設定序列。接著進行該相變化記憶體陣列的適當讀取以獲得自執行該設定序列而導出的型樣。
根據本發明之實施例，描述基於對相變化記憶體(PCM)裝置之重設與設定操作的密碼編譯方法。此方法可基於區分重設(例如用硬脈衝或軟脈衝隱藏資訊)以針對不同設定狀態定義適當開始條件(例如恢復資訊)的能力。在一實施例中，一旦固定一給定設定脈衝，便用不同脈衝振幅重設PCM單元，提供一更簡單或更困難的設定能力。一邏輯值可與一給定重設振幅相關聯。若接著傳送一設定，則此邏輯值可切換或可不切換。在一實施例中，此一做法引起「隱藏」資訊。在發送一待隱藏之一給定型樣給記憶體後，可在此一情形中使用一「假」重設，例如一全零寫入命令。舉例而言，從一全零型樣開始，在一設定脈衝之後，起初讀取為0的一些位元將反轉為1，而其他將不反轉，因此顯露實際資料型樣(例如，(b7,..b0)=00000000→ 10011011)。在該實例中，位元6、位元5、位元2經歷比位元7、位元4、位元3、位元1、位元0更困難的重設。在此情形中，10011011為發送至記憶體且須被隱藏的型樣。接著，可發送一寫入全零命令至該記憶體或在無額外命令下由內部狀態機最終執行該寫入全零命令作為請求隱藏一型樣的一結果。此做法提供根據待隱藏之型樣之位元之邏輯狀態的一重設序列，且在完成該序列後該型樣成為等於00000000的一隱藏型樣。
在許多不同應用中諸如在一智慧卡晶片中，密碼編譯變得越來越有關聯。根據本發明之一實施例，特定言之，根據PCM技術及其與互補金屬氧化物半導體(CMOS)嵌入式製程的相容性，PCM極可能為代替此類系統中之FLASH或EEPROM晶片的一候選者，從而提供具成本效益的解決方案。在一實施例中，如下文詳述，一密碼編譯方法係基於用於PCM裝置的重設與設定操作。一旦固定一給定設定脈衝，便可用不同脈衝振幅重設PCM單元，導致一更簡單或更困難的設定能力。此能力可與非晶系材料的體積有關且係在重設脈衝後獲得。舉例而言，在一實施例中，重設脈衝振幅愈大，則非晶系材料之體積愈大，且因此愈難以結晶化。根據此物理屬性，一邏輯值可與一給定重設振幅相關聯。若接著傳送一設定，則此邏輯值可完全切換至一邏輯1或可不完全切換至一邏輯1，例如產生隱藏資訊。
根據本發明之一實施例，一種密碼編譯方法係基於區分重設(例如隱藏資訊)以定義導致不同設定狀態(例如恢復資訊)且最後導致不同資料讀取之適當開始條件的能力。可藉由一重設操作來隱藏型樣，其中舉例而言，在解密後，藉由一硬重設而獲得一邏輯0，而在解密後，藉由一軟重設而產生一邏輯1。在一實施例中，解密前之型樣呈現為比如一全零0型樣。從全零型樣開始，在一設定脈衝之後，起初已讀取為0之一些位元將反轉為1，一些其他位元將不反轉，從而顯露實際資料型樣。該等型樣之位址可由最終客戶或由製造者或由二者固定在一可單次程式化的記憶體內側。在一實施例中，若因某種原因而破解一密碼且非期望讀出一陣列內容則，可提供一額外資料保護等級。在一特定實施例中，除非未核發一「假」重設，例如一「全1」寫入命令，否則實際內容保持隱藏在型樣內側。另一方面，此做法可提供無數位密碼下「擦除」一字且強制一實際型樣顯現的一方法。
本文描述操作相變化記憶體陣列的方法。在下列描述中，提出諸如加密做法及解密做法之若干特定細節以提供對本發明之實施例的透徹理解。熟悉此項技術者將顯而易見本發明之實施例可在無此等特定細節下實踐。在其他情形中，未詳細描述諸如材料處理操作的熟知處理操作以免不必要模糊本發明的實施例。此外，應理解諸圖式中之多種實施例為說明性表示且無需按比例繪製。
可對一相變化記憶體陣列加密。舉例而言，圖1繪示表示根據本發明之一實施例操作一相變化記憶體陣列之一方法中之操作的一流程圖100。
參考流程圖100之操作104，一種操作一相變化記憶體陣列的方法包含判定待寫入至該相變化記憶體陣列的一型樣。
參考流程圖100之操作106，操作一相變化記憶體陣列之方法亦包含根據該型樣對該相變化記憶體陣列執行兩個或兩個以上適當重設序列以將該型樣寫入至該相變化記憶體陣列。根據本發明之一實施例，適當重設序列之一第一者具有一第一振幅，且該等適當重設序列之一第二者具有不同於該第一振幅的一第二振幅。在一實施例中，適當重設序列之第一者將寫入一邏輯「0」，且適當重設序列之第二者將寫入一邏輯「1」。在一特定實施例中，將型樣寫入至相變化記憶體陣列係由一內部狀態機進行。在一實施例中，包含操作104及操作106之方法係用於加密該相變化記憶體陣列。
參考流程圖100之操作102，在一實施例中，操作一相變化記憶體陣列之方法可選擇性進一步包含核發一適當寫入密碼，且執行兩個或兩個以上適當重設序列包含提供適當寫入密碼。在一特定實施例中，比較適當寫入密碼與儲存於可單次程式化之記憶體中的資訊(諸如由一製造者鑒於一客戶請求而儲存的一密碼)。在一實施例中，一錯誤密碼或序列藉由選擇一極長設定脈衝(諸如(但不限於)一設定掃掠(set sweep)或一向下階梯波)而產生型樣之一「實際」擦除。
可解密一相變化記憶體陣列。舉例而言，圖2繪示表示根據本發明之實施例操作一相變化記憶體陣列之一方法中之操作的一流程圖200。
參考流程圖200之操作204，一種操作一相變化記憶體陣列的方法包含對該相變化記憶體陣列執行一設定序列。
參考流程圖200之操作206，操作一相變化記憶體陣列之方法亦包含對該相變化記憶體陣列進行適當讀取，以獲得自執行該設定序列而導出的一型樣。根據本發明之一實施例，對相變化記憶體陣列執行設定序列包含用一全零型樣目標對該相變化記憶體陣列執行設定序列，且該型樣為一非全零型樣。在一實施例中，對相變化記憶體陣列執行設定序列包含用一第一型樣目標對該相變化記憶體陣列執行設定序列，且該型樣為不同於該第一型樣的一第二型樣。在一實施例中，該方法包含調整一內部讀取參考以維持用於獲取型樣的一邊限。在一特定實施例中，內部讀取參考電流稍有增加。在一實施例中，包含操作204及操作206之方法係用於解密相變化記憶體陣列。在一實施例中，一「型樣目標」為儲存於在核發序列之前可最終被讀取且若最終讀取其繼而在該序列後變為「型樣」之位置中的型樣。
參考流程圖200之操作202，在一實施例中，操作一相變化記憶體陣列之方法可選擇性進一步包含核發一適當讀取密碼，其中進行適當讀取包含提供適當讀取密碼。在一特定實施例中，比較適當讀取密碼與儲存於可單次程式化之記憶體中的資訊。在一實施例中，一錯誤密碼或序列藉由選擇一極長設定脈衝(諸如(但不限於)一設定掃掠或一向下階梯波)而產生型樣之一「實際」擦除。在另一選用實施例中，繼進行適當讀取後，該方法進一步包含對該相變化記憶體陣列執行兩個或兩個以上適當重設序列，以在該相變化記憶體陣列中重新隱藏型樣。
可加密且稍後解密一相變化記憶體陣列。舉例而言，圖3繪示表示根據本發明之一實施例操作一相變化記憶體陣列之一方法中之操作的一流程圖300。
參考流程圖300之操作304，一種操作一相變化記憶體陣列的方法包含判定待寫入至該相變化記憶體陣列的一型樣。
參考流程圖300之操作306，操作一相變化記憶體陣列之方法亦包含根據該型樣對該相變化記憶體陣列執行兩個或兩個以上適當重設序列，以將該型樣寫入至該相變化記憶體陣列。根據本發明之一實施例，適當重設序列之一第一者具有一第一振幅，且該等適當重設序列之一第二者具有不同於該第一振幅的一第二振幅。在一實施例中，適當重設序列之第一者將寫入一邏輯「0」，且適當重設序列之第二者將寫入一邏輯「1」。在一特定實施例中，將型樣寫入至相變化記憶體陣列係由一內部狀態機進行。
參考流程圖300之操作310，一種操作一相變化記憶體陣列的方法亦包含對該相變化記憶體陣列執行一設定序列。
參考流程圖300之操作312，操作一相變化記憶體陣列之方法亦包含對該相變化記憶體陣列進行適當讀取以獲得自執行該設定序列而導出的一型樣。根據本發明之一實施例，對相變化記憶體陣列執行設定序列包含用一全零型樣目標對該相變化記憶體陣列執行設定序列，且該型樣為一非全零型樣。在一實施例中，對相變化記憶體陣列執行設定序列包含用一第一型樣目標對該相變化記憶體陣列執行設定序列，且該型樣為不同於該第一型樣的一第二型樣。在一實施例中，該方法包含調整一內部讀取參考以維持用於獲取型樣的一邊限。在一特定實施例中，內部讀取參考電流稍有增加。
參考流程圖300之操作302，在一實施例中，操作一相變化記憶體陣列之方法可選擇性進一步包含核發一適當寫入密碼，且執行兩個或兩個以上適當重設序列包含提供適當寫入密碼。在一特定實施例中，比較適當寫入密碼與儲存於可單次程式化之記憶體中的資訊(諸如由一製造者鑒於一客戶請求而儲存的一密碼)。此外，參考流程圖300之操作308，在一實施例中，操作一相變化記憶體陣列之方法可選擇性進一步包含核發一適當讀取密碼，其中進行適當讀取包含提供適當讀取密碼。在一特定實施例中，比較適當讀取密碼係與儲存於可單次程式化之記憶體中的資訊。在一實施例中，一錯誤密碼(適當讀取密碼、適當寫入密碼或二者)或序列藉由選擇一極長設定脈衝(諸如(但不限於)一設定掃掠或一向下階梯波)而產生型樣之一「實際」擦除。在另一選用實施例中，繼進行適當讀取後，該方法進一步包含對該相變化記憶體陣列執行兩個或兩個以上適當重設序列以重新隱藏該相變化記憶體陣列中的型樣。
在一實施例中，型樣係由含有機密性資訊(無論其性質為何)之實際資訊位元及具有一狀態且具有非必然有關之讀取操作及程式化操作的假位元所組成。資訊位元及假位元係合併於系統操作期間操縱之相同邏輯半位元組、字組、字組、雙字組、長字組或最小或最大邏輯封包位元之任一者的內側。在本實施例中，可僅對資訊位元執行重設序列及設定序列且以隨機型樣或以一些給定型樣來程式化假位元。在此一情形中，假位元之位置(或與資訊位元之位置互補)被寫入至非揮發性暫存器(例如，可單次程式化之非揮發性暫存器)中，可在核發適當命令及密碼後回應於由系統核發給記憶體以及由系統處理器核發之適當命令而由執行定序的機器讀取該等非揮發性暫存器。於是解密前所期望之目標型樣可不同於一全零。此外，待寫入之目標型樣可含有一些真實一與真實零以及一些假一與假零。一內部狀態機將根據組態位元而選擇資訊位元且將根據主機所請求之特定操作以適當重設或設定序列諸如本文所述之設定或重設序列來發脈衝。同時，將以習知程式化技術隨機處置假位元。
圖4包含根據本發明之一實施例之隨時間而變化之邏輯「1」之程式脈衝振幅及隨時間而變化之邏輯「0」之程式脈衝振幅的標繪圖400。
參考圖4，左側上之標繪圖表示隨時間而變化之邏輯「1」的程式脈衝振幅。進行與一較小電阻性相變化記憶體單元一致的一軟重設(Ireset soft)。右側上之標繪圖表示隨時間而變化之邏輯「0」的程式脈衝振幅。進行與一較大電阻性相變化記憶體單元一致的一硬重設(Ireset hard)。
圖5包含根據本發明之一實施例之隨時間而變化之邏輯「1」之單元電流及隨時間而變化之邏輯「0」之單元電流的標繪圖500。
參考圖5，左側上之標繪圖表示隨時間而變化之邏輯「1」的單元電流。在給定讀取偏壓條件下汲入對於設定電流(Iset)相對高的讀取電流(Iread)。右側上之標繪圖表示隨時間而變化之邏輯「0」的單元電流。在給定讀取偏壓條件下汲入對於設定電流(Iset)相對低的讀取電流(Iread)。Iset經選擇成足以設定以較小電阻性相變化記憶體單元，而非一更大電阻性相變化記憶體單元。
在本發明之一態樣中，一相變化記憶體單元陣列包含組合一選擇器裝置且由一儲存材料組成的記憶體單元。舉例而言，圖6繪示根據本發明之一實施例之相變化記憶體單元604的一陣列610。在一實施例中，陣列610包含由週期表之VI族之元素之合金，諸如稱為硫族化物或硫族化材料之Te或Se之元素組成的相變化記憶體單元。硫族化物可有利地在相變化記憶體單元中使用以提供資料保存且甚至在從非揮發性記憶體移除電源後保持穩定。以如Ge2 Sb2 Te5 之相變化材料為例，展現兩個相或兩個以上相具有有用於記憶體儲存的相異電特性。陣列610包含各具有一選擇器裝置及一記憶體元件的相變化記憶體單元。雖然以雙極選擇器裝置繪示該陣列，然而應注意替代實施例可使用CMOS選擇器裝置或二極體，以透過施用諸如(例如)熱、光、電壓電位或電流之能量而識別且選擇性改變硫族化物材料的電屬性(例如，電阻、電容等等)。硫族化材料可在介於非晶系狀態與結晶狀態間之不同狀態之間電切換，藉此提升多位階儲存能力。為改變記憶體材料之狀態或相，本實施例繪示大於可施用於記憶體單元之記憶體選擇裝置之臨限電壓的一程式化電壓電位。一電流流動通過記憶體材料且產生改變電特性且改變記憶體狀態或記憶體材料之相的熱。
舉例而言，在一寫入操作中將相變化材料加熱至高於900℃之一溫度使該相變化材料置於高於其熔化溫度(TM )。接著，一迅速冷卻使該相變化材料置於稱為一重設狀態(其中所儲存之資料可具有一「0」值)的非晶系態。以Ge2 Sb2 Te5 為一實例，介於局部加熱後達到熔化溫度Tm與淬滅以達到非晶系相之間的時間可小於50奈秒。另一方面，為從重設至設定地程式化一記憶體單元，將局部溫度提升成高於結晶溫度(Tx)達長於50奈秒(針對Ge2 Sb2 Te5 )的一時間以容許完全結晶。結晶形式之相變化材料稱為一設定狀態且所儲存之資料可具有一「1」值。因此，可藉由設定將獲容許通過記憶體單元之電流的振幅及脈衝寬度而程式化記憶體單元。總而言之，一更高量值、快速脈衝使記憶體單元非晶系化，而一適度量值、更長脈衝將容許記憶體單元結晶化。在一讀取操作中，選擇位元線(BL)及字線(WL)且提供一外部電壓偏壓給所選擇的記憶體單元。為讀取一硫族化物記憶體裝置，感測介於單元電流與得自於不同裝置電阻之一給定參考電流之間的電流差。接著基於由所選擇之記憶體單元之相變化材料之一電阻所造成的電流差來判定儲存於該經選擇之記憶體單元中之資料是否為「1」或「0」。應明白，重設及設定分別與非晶系狀態及結晶狀態之相關聯為一慣例且可採用至少一相反的慣例。此外，可實施用於讀取電阻(亦即，狀態)之其他方法，諸如強制一電流且讀取一電壓，或透過記憶體單元而預充電一電容且將該電容放電。上述做法無需與讀取資料之方式有關。
在本發明之另一態樣中，圖7繪示根據本發明之一實施例併入一陣列之相變化記憶體單元之一無線架構的一示意表示。繪示於圖7中之無線架構實施例展示一通信裝置710。應注意，本發明不限於無線通信實施例且可結合本發明之實施例來使用其他非無線應用(諸如運算、資料儲存、消費品、汽車等等)。如此無線實施例所展示，通信裝置710包含一或多個天線結構714以容許無線電與其他無線空中通信裝置通信。如此一來，通信裝置710可操作為一蜂巢式裝置或以無線網路操作的一裝置，諸如(例如)基於IEEE 802.11規範提供無線區域網路(WLAN)之底層技術的無線保真(WiFi)、基於IEEE 802.16-2005的WiMax及行動WiMax、寬頻分碼多重存取(WCDMA)及全球行動通信系統(GSM)網路，然而本發明並不限於僅以此等網路操作。共置於通信裝置710之相同平台中的無線電子系統提供在一RF/位置空間中以不同頻寬與一網路中之其他裝置通信的能力。
應理解本發明之範圍不限於可由通信裝置710使用之通信協定的類型、數量或頻率。但是，舉例而言，實施例繪示天線結構714至一收發器712之耦合以適應調變/解調變。一般言之，類比前端收發器712可為一單機射頻(RF)散離或積體類比電路，或者收發器712可嵌入有具有一或多個處理器核心716及718之一處理器。多核心容許將工作負荷處理成跨越該等核心分擔且處置基頻功能及應用功能。一介面可用於提供一系統記憶體720中之處理器與器記憶體儲存器之間之通信或資訊。雖然本發明之範圍不限於此方面，但是該介面可包含串列匯流排及/或並列匯流排以連同用來提供處理器與系統記憶體720間之交握的控制信號線一起共用資訊。
該系統記憶體720可選擇性用來在操作無線通信裝置710期間儲存由處理器執行的指令，且可用來儲存諸如何時當由無線通信裝置710傳輸一訊息之條件的使用者資料或待傳輸的實際資料。舉例而言，儲存於系統記憶體720中之指令可用來進行無線通信，為通信裝置710提供安全功能，諸如行事曆安排、電子郵件、網際網路瀏覽等等的使用者功能。系統記憶體720可由一或多種不同類型的記憶體提供且可包含揮發性記憶體及具有一相變化材料的一非揮發性記憶體722二者。非揮發性記憶體722可稱為一相變化記憶體(PCM)、相變化隨機存取記憶體(PRAM或PCRAM)、雙向一致記憶體(OUM)或硫族化物隨機存取記憶體(C-RAM)。揮發性記憶體及非揮發性記憶體可在一堆疊製程中組合以減少一板上之佔用面積、單獨封裝，或置於其中記憶體組件係置於處理器之頂部上的一多晶片封裝。本實施例亦繪示一或多個處理器核心可與非揮發性記憶體732嵌入在一起。
在一實施例中，本發明係提供為一電腦程式產品，或軟體產品，其包含具有儲存於其上之指令的一機器可讀取媒體，此媒體係用來程式化一電腦系統(或其他電子裝置)以根據本發明之實施例來進行一處理程序。一機器可讀取媒體可包含用於以可由一機器(例如一電腦)讀取之一形式儲存或傳輸資訊的任何機構。舉例而言，在一實施例中，一機器可讀取(例如電腦可讀取)媒體包含一機器(例如一電腦)可讀取儲存媒體(例如唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等等)、一機器(例如電腦)可讀取傳輸媒體(電、光、聲波或其他形式之傳播信號(例如載波、紅外線信號、數位信號等等))等等。在一實施例中，本文使用術語「經電腦實施」意謂著經處理器實施。在一實施例中，本文所述之方法之一種係在一攜帶式裝置中實施，諸如本身不具有一電腦但確實具有一處理器的一蜂巢式電話。
圖8繪示於其內執行一組指令的一電腦系統800形式之一機器的一圖形表示，該組指令用於造成該機器進行本文所討論之方法論之任一者或多者。舉例而言，圖8繪示經組態用於對一相變化記憶體陣列進行加密或解密或進行加密解密兩者之一電腦系統之一實例的一方塊圖。在替代實施例中，該機器係連接(例如網路連接)至區域網路(LAN)、一內部網路、一商際網路或網際網路中的其他機器。在一實施例中，該機器於主從式(用戶端-伺服器)網路環境中之伺服器的容量中操作，或操作為主從式(用戶端-伺服器)網路環境中的用戶端，或該機器操作為一對等式(或分散式)網路環境中的對等機。在一實施例中，該機器為一個人電腦(PC)、一平板PC、一視訊轉換器(STB)、一個人數位助理(PDA)、一蜂巢式電話、一網頁用具、一伺服器、一網路路由器、交換器或橋接器或能夠(循序或是以其他方式)執行一組指令的任何機器，該等指令指定由該機器待採取的動作。此外，雖然僅繪示一單機，但是術語「機器」應視為包含個別地執行或聯合地執行一組(或多組)指令以進行本文所討論之方法論之任一者或多者的機器之任何集合。
一電腦系統800之實例包含經由一匯流排830而互相通信的一處理器802、一主要記憶體804(例如，唯讀記憶體(ROM))、快閃記憶體、諸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等等之動態隨機存取記憶體(DRAM))、一靜態記憶體806(例如，快閃記憶體、靜態隨機存取記憶體(SRAM)等等)，以及一次要記憶體818(例如一資料儲存裝置)。
處理器802表示一或多個通用處理裝置，諸如一微處理器、中央處理單元或類似處理裝置。更特定言之，在一實施例重，處理器802為一複雜指令集運算(CISC)微處理器、精簡指令集運算(RISC)微處理器、極長指令字(VLIW)微處理器、實施其他指令集的處理器或實施指令集之一組合的處理器。在一實施例中，處理器802為一或多個專用處理裝置，諸如一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)、一數位信號處理器(DSP)、網路處理器或類似裝置。處理器802執行用於進行本文所討論之操作的處理邏輯526。
在一實施例中，電腦系統800進一步包含一網路介面裝置808。在一實施例中，電腦系統500亦包含一視訊顯示單元810(例如，一液晶顯示器(LCD)或一陰極射線管(CRT))、一文數字輸入裝置812(例如一鍵盤)、一游標控制裝置814(例如一滑鼠)及一信號產生裝置816(例如，一揚聲器)。
在一實施例中，次要記憶體818包含其上儲存嵌入本文所述之方法論或功能之任一者或多者之一或多組指令(例如軟體822)的一機器可存取儲存媒體(或更明確言之一電腦可讀取儲存媒體)831。在一實施例中，在由電腦系統800執行軟體822期間，該軟體822完全或至少部分駐留在主要記憶體804內或完全或至少部分駐留在處理器802內，該主要記憶體804及該處理器802亦由機器可讀取儲存媒體構成。在一實施例中，軟體822係經由網路介面裝置808而在一網路820上進一步傳輸或接收。
雖然在一實施例中機器可存取儲存媒體831係展示為一單個媒體，但是術語「機器可讀取儲存媒體」應視為包含儲存一或多組指令的一單個媒體或多個媒體(例如一集中式或分散式資料庫，或相關聯快取及伺服器)。術語「機器可讀取儲存媒體」亦應視為包含能夠儲存或編碼由機器執行之一組指令且造成該機器進行本發明之實施例之方法論之任一者或多者的任何媒體術語「機器可讀取儲存媒體」應相應視為包含(但不限於)固態記憶體及光學媒體及磁性媒體。
圖9繪示根據本發明之一實施例之經組態對基於一相變化記憶體陣列之一非揮發性記憶體進行加密或解密或進行加密及解密二者之一記憶體架構之一實例的一方塊圖。
參考圖9，一記憶體架構900包含與一命令介面904耦合的一I/O 902。命令介面904係與包含諸如(但不限於)用於特殊資訊之位址、假位元位置、讀取密碼、寫入密碼及非揮發性組態位元之資訊的一方塊906。命令介面904亦耦合至一寫入狀態機908以用於設定與重設定序。一RAM 910及一ROM 912係與寫入狀態機908耦合。寫入狀態機908係與耦合至一高電壓產生器(HV)918的一設定與重設脈衝產生器916耦合，寫入狀態機908亦與包含一相變化記憶體陣列、X解碼器、Y解碼器、寫入電路及讀取電路的一方塊914。寫入狀態機908亦與一額外I/O耦合。記憶體架構900中亦包含其他特徵，諸如邏輯及其他類比電路920。
因此，已揭示操作相變化記憶體陣列的方法。根據本發明之一實施例，一種操作一相變化記憶體陣列的方法包含判定待寫入至相變化記憶體陣列的一型樣。接著根據該型樣而對該相變化記憶體陣列執行兩個或兩個以上適當重設序列，以將該型樣寫入至該相變化記憶體。接著對該相變化記憶體陣列執行一設定序列。接著進行該相變化記憶體的適當讀取以獲得自執行該設定序列而導出的一型樣。在一實施例中，該方法進一步包含核發一適當寫入密碼，其中執行兩個或兩個以上適當重設序列包含提供適當寫入密碼。在一實施例中，該方法進一步包含核發一適當讀取密碼，其中進行適當讀取包含提供適當讀取密碼。諸如特殊位址、密碼或資訊位元位置之有用資訊可儲存於一些內部非揮發性暫存器(諸如可單次程式化位元)中或藉由該等暫存器擷取。
500．．．電腦系統
526．．．處理邏輯
604．．．相變化記憶體單元
610．．．陣列
710．．．通信裝置
712．．．收發器
714．．．天線結構
716．．．第一處理器核心
718．．．第二處理器核心
720．．．系統記憶體
722．．．非揮發性記憶體
732．．．非揮發性記憶體
800．．．電腦系統
802．．．處理器
804．．．主要記憶體
806．．．靜態記憶體
808．．．網路介面裝置
810．．．視訊顯示單元
812．．．文數字輸入裝置
813．．．機器可存取儲存媒體
814．．．游標控制裝置
816．．．信號產生裝置
818．．．次要記憶體
820．．．網路
822．．．軟體
830．．．匯流排
831．．．機器可存取儲存媒體
900．．．記憶體架構
902．．．輸入/輸出
904．．．命令介面
906．．．資訊方塊
908．．．寫入狀態機
910．．．隨機存取記憶體/ROM
912．．．唯讀記憶體/ROM
914．．．電路方塊
916．．．設定與重設脈衝產生器
918．．．高電壓產生器/HV
920．．．邏輯及其他其他類比電路
Ireset soft．．．軟重設
Ireset hard．．．硬重設
Iset．．．設定電流
Iread．．．讀取電流
圖1繪示表示根據本發明之實施例操作一相變化記憶體陣列之一方法中之操作的一流程圖。
圖2繪示表示根據本發明之實施例操作一相變化記憶體陣列之一方法中之操作的一流程圖。
圖3繪示表示根據本發明之實施例操作一相變化記憶體陣列之一方法中之操作的一流程圖。
圖4包含根據本發明之一實施例隨時間而變化之邏輯「1」之程式脈衝振幅及隨時間而變化之邏輯「0」之程式脈衝振幅的標繪圖。
圖5包含根據本發明之一實施例隨時間而變化之邏輯「1」之單元電流及隨時間而變化之邏輯「0」之單元電流的標繪圖。
圖6繪示根據本發明之一實施例之相變化記憶體單元的一陣列。
圖7繪示根據本發明之一實施例併入一陣列之相變化記憶體單元之一無線架構的一示意表示。
圖8繪示根據本發明之一實施例之經組態用於對基於一相變化記憶體陣列之一非揮發性記憶體進行加密或解密或進行加密及解密二者之一電腦系統之一實例的一方塊圖。
圖9繪示根據本發明之一實施例之經組態用於對基於一相變化記憶體陣列之一非揮發性記憶體進行加密或解密或進行加密及解密二者之一記憶體架構之一實例的一方塊圖。
(無元件符號說明)

Claims (23)

  1. 一種操作一相變化記憶體陣列的方法，該方法包括：在將複數個位元儲存於該相變化記憶體陣列之前，為該相變化記憶體陣列中之每一單元定義一開始條件，該開始條件係藉由提供硬重設脈衝或軟重設脈衝給該相變化記憶體陣列中之每一單元而定義；判定待寫入至該相變化記憶體陣列的一型樣，該型樣包括含有待儲存之機密性資訊的實際資料位元以及具有一狀態之資料位元，該狀態對於待儲存之機密性資訊為不重要；及將該型樣寫入至該相變化記憶體陣列。
  2. 如請求項1之方法，其中該方法係用於加密該相變化記憶體陣列。
  3. 如請求項1之方法，其進一步包括在寫入該型樣之前核發一適當寫入密碼。
  4. 如請求項1之方法，其中該硬重設脈衝具有一第一振幅，且該軟重設脈衝具有不同於該第一振幅的一第二振幅。
  5. 如請求項4之方法，其中該硬重設脈衝將允許寫入一邏輯「0」，且該軟重設脈衝允許寫入一邏輯「1」。
  6. 如請求項1之方法，其中該型樣寫入至該相變化記憶體陣列係由一內部狀態機進行。
  7. 一種操作一相變化記憶體陣列的方法，該方法包括：對該相變化記憶體陣列執行一設定序列； 對該相變化記憶體陣列進行一讀取以獲得自執行該設定序列而導出的一型樣，該型樣包括含有待儲存之機密性資訊的實際資料位元以及具有一狀態之資料位元，該狀態對於待儲存之機密性資訊為不重要；及調整一內部讀取參考以獲取該型樣。
  8. 如請求項7之方法，其中該方法係用於解密該相變化記憶體陣列。
  9. 如請求項7之方法，其進一步包括在進行讀取該相變化記憶體陣列之前核發一讀取密碼。
  10. 如請求項7之方法，其中對該相變化記憶體陣列執行該設定序列包括用一全零型樣目標對該相變化記憶體陣列執行該設定序列，且其中該型樣為一非全零型樣。
  11. 如請求項7之方法，其中對該相變化記憶體陣列執行設定序列包含用一第一型樣目標對該相變化記憶體陣列執行該設定序列，且其中該型樣為不同於該第一型樣的一第二型樣。
  12. 如請求項7之方法，其中調整該內部讀取參考以進一步維持用於獲取該型樣的一邊限。
  13. 如請求項7之方法，其進一步包括繼進行該讀取後，對該相變化記憶體陣列執行兩個或兩個以上重設序列以在該相變化記憶體陣列中重新隱藏型樣。
  14. 一種操作一相變化記憶體陣列的方法，該方法包括：在將複數個位元儲存於該相變化記憶體陣列之前，為該相變化記憶體陣列中之每一單元定義一開始條件，該 開始條件係藉由提供硬重設脈衝或軟重設脈衝給該相變化記憶體陣列中之每一單元而定義；判定待寫入至該相變化記憶體陣列的一型樣，該型樣包括含有待儲存之機密性資訊的實際資料位元以及具有一狀態之資料位元，該狀態對於待儲存之機密性資訊為不重要；將該型樣寫入至該相變化記憶體陣列；對該相變化記憶體陣列執行一設定序列；及對該相變化記憶體陣列進行一讀取以獲得自執行該設定序列導出的該型樣。
  15. 如請求項14之方法，其進一步包括在寫入該型樣之前核發一寫入密碼。
  16. 如請求項14之方法，其進一步包括在進行讀取該相變化記憶體陣列之前核發一讀取密碼。
  17. 如請求項14之方法，其中該硬重設脈衝具有一第一振幅，且該軟重設脈衝具有不同於該第一振幅的一第二振幅。
  18. 如請求項17之方法，其中該硬重設脈衝允許寫入一邏輯「0」，且該軟重設脈衝允許寫入一邏輯「1」。
  19. 如請求項14之方法，其中將該型樣寫入至該相變化記憶體陣列係由一內部狀態機進行。
  20. 如請求項14之方法，其中對該相變化記憶體陣列執行該設定序列包括用一全零型樣目標對該相變化記憶體陣列執行該設定序列，且其中該型樣為一非全零型樣。
  21. 如請求項14之方法，其中對該相變化記憶體陣列執行設定序列包含用一第一型樣目標對該相變化記憶體陣列執行該設定序列，且其中該型樣為不同於該第一型樣的一第二型樣。
  22. 如請求項14之方法，其進一步包括調整一內部讀取參考以維持用於獲取該型樣的一邊限。
  23. 如請求項14之方法，其進一步包括繼進行該讀取後，對該相變化記憶體陣列執行兩個或兩個以上額外的重設序列以在該相變化記憶體陣列中重新隱藏型樣。
TW099141065A 2009-12-31 2010-11-26 用於相變化記憶體陣列之方法 TWI501233B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IT2009/000603 WO2011080784A1 (en) 2009-12-31 2009-12-31 Methods for a phase-change memory array

Publications (2)

Publication Number Publication Date
TW201142843A TW201142843A (en) 2011-12-01
TWI501233B true TWI501233B (zh) 2015-09-21

Family

ID=42133652

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099141065A TWI501233B (zh) 2009-12-31 2010-11-26 用於相變化記憶體陣列之方法

Country Status (7)

Country Link
US (5) US9251897B2 (zh)
JP (1) JP5500468B2 (zh)
KR (1) KR101546890B1 (zh)
CN (1) CN103222005B (zh)
DE (1) DE112009005490T5 (zh)
TW (1) TWI501233B (zh)
WO (1) WO2011080784A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011080784A1 (en) 2009-12-31 2011-07-07 Ferdinando Bedeschi Methods for a phase-change memory array
US9471793B2 (en) * 2013-01-07 2016-10-18 Infineon Technologies Ag System on chip with embedded security module
US9424442B2 (en) 2013-11-27 2016-08-23 Huawei Technologies Co., Ltd. Nonvolatile memory and electronic device
CN103631732B (zh) * 2013-11-27 2016-09-07 华为技术有限公司 非易失存储器及电子设备
US10922292B2 (en) 2015-03-25 2021-02-16 WebCloak, LLC Metamorphic storage of passcodes
US10191664B2 (en) * 2015-10-16 2019-01-29 SK Hynix Inc. Memory system
US10180796B2 (en) * 2015-10-16 2019-01-15 SK Hynix Inc. Memory system
US10249351B2 (en) 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0651394A1 (fr) * 1993-10-28 1995-05-03 STMicroelectronics S.A. Circuit intégré contenant une mémoire protégée et système sécurisé utilisant ledit circuit intégré
US20060007729A1 (en) * 2004-07-09 2006-01-12 Beak-Hyung Cho Phase change memories and/or methods of programming phase change memories using sequential reset control
US20070114510A1 (en) * 2005-11-19 2007-05-24 Elpida Memory, Inc. Electrically rewritable non-volatile memory element
US20090059658A1 (en) * 2003-06-03 2009-03-05 Samsung Electronics Co., Ltd. Memory system, memory device and apparatus including writing driver circuit for a variable resistive memory

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748807A (en) * 1992-10-09 1998-05-05 Panasonic Technologies, Inc. Method and means for enhancing optical character recognition of printed documents
US5583819A (en) * 1995-01-27 1996-12-10 Single Chip Holdings, Inc. Apparatus and method of use of radiofrequency identification tags
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US7788553B2 (en) * 2000-01-06 2010-08-31 Super Talent Electronics, Inc. Mass production testing of USB flash cards with various flash memory cells
AU5997901A (en) 2000-05-16 2001-11-26 John Taschereau Method and system for providing geographically targeted information and advertising
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
US7962361B2 (en) 2002-11-07 2011-06-14 Novitaz Customer relationship management system for physical locations
JP2004164766A (ja) * 2002-11-14 2004-06-10 Renesas Technology Corp 不揮発性記憶装置
US6944041B1 (en) * 2004-03-26 2005-09-13 Bae Systems Information And Electronic Systems Integration, Inc. Circuit for accessing a chalcogenide memory array
US20060056227A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D One time programmable phase change memory
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
EP1932158A4 (en) * 2005-09-30 2008-10-15 Mosaid Technologies Inc MEMORY WITH OUTPUT CONTROL
US8947233B2 (en) * 2005-12-09 2015-02-03 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
US7531825B2 (en) * 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US7844879B2 (en) * 2006-01-20 2010-11-30 Marvell World Trade Ltd. Method and system for error correction in flash memory
US20110093340A1 (en) 2006-01-30 2011-04-21 Hoozware, Inc. System for providing a service to venues where people perform transactions
US8121237B2 (en) * 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
JP5008947B2 (ja) 2006-10-30 2012-08-22 京セラ株式会社 無線通信端末及び無線通信方法
US7692949B2 (en) * 2006-12-04 2010-04-06 Qimonda North America Corp. Multi-bit resistive memory
KR20080060918A (ko) 2006-12-27 2008-07-02 삼성전자주식회사 상변화 메모리 소자와 그 제조 및 동작 방법
JP5100292B2 (ja) * 2007-10-05 2012-12-19 株式会社東芝 抵抗変化メモリ装置
KR101291222B1 (ko) * 2007-11-29 2013-07-31 삼성전자주식회사 상변화 메모리 소자의 동작 방법
US8269208B2 (en) * 2008-03-07 2012-09-18 Ovonyx, Inc. Memory device
KR20090123244A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 쓰기 방법
US9158774B2 (en) 2008-09-12 2015-10-13 Dimitris Achlioptas Interpersonal spacetime interaction system
WO2010076834A1 (en) * 2008-12-31 2010-07-08 Ferdinando Bedeschi Reliable set operation for phase-change memory cell
US20100226168A1 (en) * 2009-03-04 2010-09-09 Savransky Semyon D Programming methods for phase-change memory
US8179731B2 (en) * 2009-03-27 2012-05-15 Analog Devices, Inc. Storage devices with soft processing
US20100317371A1 (en) 2009-06-12 2010-12-16 Westerinen William J Context-based interaction model for mobile devices
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US9378507B2 (en) 2009-06-17 2016-06-28 1020, Inc. System and method of disseminating electronic content utilizing geographic and time granularities
JP5178637B2 (ja) * 2009-06-18 2013-04-10 株式会社東芝 不揮発性半導体記憶装置
WO2011080784A1 (en) 2009-12-31 2011-07-07 Ferdinando Bedeschi Methods for a phase-change memory array
US20110184945A1 (en) 2010-01-22 2011-07-28 Qualcomm Incorporated Location aware recommendation engine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0651394A1 (fr) * 1993-10-28 1995-05-03 STMicroelectronics S.A. Circuit intégré contenant une mémoire protégée et système sécurisé utilisant ledit circuit intégré
US20090059658A1 (en) * 2003-06-03 2009-03-05 Samsung Electronics Co., Ltd. Memory system, memory device and apparatus including writing driver circuit for a variable resistive memory
US20060007729A1 (en) * 2004-07-09 2006-01-12 Beak-Hyung Cho Phase change memories and/or methods of programming phase change memories using sequential reset control
US20070114510A1 (en) * 2005-11-19 2007-05-24 Elpida Memory, Inc. Electrically rewritable non-volatile memory element

Also Published As

Publication number Publication date
US11003365B2 (en) 2021-05-11
US20190391751A1 (en) 2019-12-26
JP2013516724A (ja) 2013-05-13
US20180095687A1 (en) 2018-04-05
US20160162213A1 (en) 2016-06-09
CN103222005B (zh) 2016-08-24
KR101546890B1 (ko) 2015-08-25
CN103222005A (zh) 2013-07-24
US10416909B2 (en) 2019-09-17
DE112009005490T5 (de) 2013-01-24
WO2011080784A1 (en) 2011-07-07
KR20120125265A (ko) 2012-11-14
JP5500468B2 (ja) 2014-05-21
US9851913B2 (en) 2017-12-26
TW201142843A (en) 2011-12-01
US20190155528A1 (en) 2019-05-23
US20140376306A1 (en) 2014-12-25
US10216438B2 (en) 2019-02-26
US9251897B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
US11003365B2 (en) Methods and related devices for operating a memory array
US20100306453A1 (en) Method for operating a portion of an executable program in an executable non-volatile memory
US9171614B2 (en) Reliable set operation for phase-change memory cell
JP5520842B2 (ja) マルチモードプログラム可能抵抗メモリーをアクセスするための方法と装置
US8392683B1 (en) Dynamic range unlock or lock memory device and method to operate the same
CN106688027A (zh) 依赖puf和地址的数据加密
TWI747007B (zh) 可配置安全記憶區域
RU2007141753A (ru) Безопасное хранение данных с защитой целостности
US9665501B1 (en) Self-encrypting data storage device supporting object-level encryption
CN104851455B (zh) 电阻式存储器装置及其操作方法
US20210303736A1 (en) Storage device and data destruction method thereof
KR102112115B1 (ko) 반도체 메모리 장치 및 그것의 데이터 프로그램 방법
KR20150002949A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US20230044214A1 (en) Storage device, host device and data transfer method thereof
KR20220124923A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR20200022957A (ko) 전자 장치
WO2015113195A1 (zh) 存储设备以及存储方法