DE112006002430T5 - Verfahren zur Herstellung von Super-Gittern unter Verwendung von abwechselnden Hoch und Niedrig-Temperatur-Schichten zum Sperren von parasitären Strompfaden - Google Patents

Verfahren zur Herstellung von Super-Gittern unter Verwendung von abwechselnden Hoch und Niedrig-Temperatur-Schichten zum Sperren von parasitären Strompfaden Download PDF

Info

Publication number
DE112006002430T5
DE112006002430T5 DE112006002430T DE112006002430T DE112006002430T5 DE 112006002430 T5 DE112006002430 T5 DE 112006002430T5 DE 112006002430 T DE112006002430 T DE 112006002430T DE 112006002430 T DE112006002430 T DE 112006002430T DE 112006002430 T5 DE112006002430 T5 DE 112006002430T5
Authority
DE
Germany
Prior art keywords
temperature
growth
changed
period
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112006002430T
Other languages
English (en)
Other versions
DE112006002430B4 (de
Inventor
Paul Altadena Bridger
Robert Altadena Beach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE112006002430T5 publication Critical patent/DE112006002430T5/de
Application granted granted Critical
Publication of DE112006002430B4 publication Critical patent/DE112006002430B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiter-Bauteils mit den folgenden Schritten:
Bereitstellen eines Substrates; und
Aufwachsen eines Gruppe-III-Nitridkörpers über einer Hauptfläche des Substrates bis zu einer abschließenden Dicke über eine Wachstums-Zeitperiode, wobei die Wachstums-Temperatur über die Wachstums-Zeitperiode geändert wird.

Description

  • Verwandte Anmeldung
  • Diese Anmeldung beruht auf der provisorischen US-Patentanmeldung Nr. 60/171,102 vom 14. September 2005 mit dem Titel "Process For Manufacture of Super Lattice Using Alternating High and Low Temperature Lagers to Block Parasitic Current Path", deren Priorität hiermit beansprucht wird, deren Vergünstigungen in Anspruch genommen werden und deren Offenbarung durch diese Bezugnahme hier mit aufgenommen wird.
  • Definition
  • Gruppe-III-Nitrid, wie es hier verwendet wird, bezieht sich auf eine Halbleiter-Legierung aus dem InAlGaN-System, das zumindest Stickstoff und ein anderes Legierungselement aus der Gruppe III einschließt. Beispiele von Gruppe-III-Nitrid-Legierungen sind AlN, GaN, AlGaN, InGaN, InAlGaN oder irgendeine Kombination, die Stickstoff oder zumindest ein Element aus der Gruppe III einschließt.
  • Hintergrund der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Leistungs-Halbleiterbauteils und insbesondere eines Gruppe-III-Nitrid-Leistungs-Halbleiterbauteils.
  • Wie dies gut bekannt ist, schließen Gruppe-III-Nitrid-Leistungs-Halbleiterbauteile ein Substrat, eine Gruppe-III-Nitrid-Übergangsschicht und ein Gruppe-III-Nitrid-Heteroübergangs-Element über der Übergangsschicht ein. Derartige Bauteile sind dafür bekannt, dass sie einen parasitären Leitungspfad von dem Heteroübergangs-Element zu dem Substrat einschließen. Der parasitäre Leitungspfad ist unerwünscht, weil er die Fähigkeit des Bauteils zum effektiven Schalten eines Stromes unterminiert.
  • Es ist wünschenswert, die Wirkung des parasitären Leitungspfades in Gruppe-III-Nitrid-Heteroübergangs-Bauteilen zu einem Minimum zu machen oder zu beseitigen.
  • Zusammenfassung der Erfindung
  • Es ist ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Gruppe-III-Nitrid-Leistungs-Halbleiterbauteils zu schaffen, das keinen parasitären Leitungspfad einschließt.
  • Es wird angenommen, dass die parasitäre Leitung, wie sie oben erläutert wurde, Defekt-unterstützt ist. Daher beinhaltet das Verfahren gemäß der vorliegenden Erfindung ein Verfahren, das die Defekte zu einem Minimum macht, die die Förderung von parasitären Leitungspfaden unterstützen.
  • Im Einzelnen schließt ein Verfahren gemäß der vorliegenden Erfindung die Bereitstellung eines Substrates und das Aufwachsen eines Gruppe-III-Nitrid-Körpers über eine Hauptfläche des Substrates bis zu einer abschließenden Dicke über eine Wachstums-Zeitperiode, wobei die Wachstums-Temperatur über die Wachstums-Zeitperiode geändert wird.
  • Bei einer Variation der vorliegenden Erfindung wird die Wachstums-Temperatur in Zyklen geändert, wobei jeder Zyklus eine Periode eines Hochtemperatur-Wachstums bei einer hohen Temperatur und eine Periode eines Niedrigtemperatur-Wachstums bei einer niedrigen Temperatur einschließt.
  • Bei einer Ausführungsform der vorliegenden Erfindung sind die hohe Temperatur und die niedrige Temperatur in allen Zyklen die gleichen.
  • Bei einer anderen Ausführungsform der vorliegenden Erfindung wird die niedrige Temperatur in jedem Zyklus geändert, während die hohe Temperatur von Zyklus zu Zyklus die gleiche bleibt.
  • Bei einer weiteren Ausführungsform der vorliegenden Erfindung werden die niedrige Temperatur und die hohe Temperatur in jedem Zyklus geändert, bis die zwei Temperaturen konvergieren.
  • Bei allen den Ausführungsformen kann die Zeitperiode für die niedrige Temperatur oder die hohe Temperatur in jedem Zyklus nach Wunsch geändert werden.
  • Bei einer weiteren Variation der vorliegenden Erfindung wird die Wachstums-Temperatur kontinuierlich entweder in einer aufsteigenden Richtung oder einer absteigenden Richtung geändert.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung ersichtlich, die sich auf die beigefügten Zeichnungen bezieht.
  • Kurze Beschreibung der Zeichnungen
  • Die 1A und 1B zeigen ein Verfahren gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • Die 2A und 2B zeigen ein Verfahren gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
  • Die 3A und 3B zeigen ein Verfahren gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • Die 4A und 4B zeigen ein Verfahren gemäß der vierten Ausführungsform der vorliegenden Erfindung.
  • 5 zeigt schematisch ein Beispiel eines Gruppe-III-Nitrid-Bauteils, das gemäß der vorliegenden Erfindung hergestellt ist.
  • Ausführliche Beschreibung der Figuren
  • In den 1A–1B ist ein Verfahren gemäß der ersten Ausführungsform der vorliegenden Erfindung gezeigt, bei dem ein Gruppe-III-Nitrid-Supergitter-Körper 10 (beispielsweise ein AlN-Körper) auf einem Substrat 12 durch Ändern der Wachstums-Temperatur über eine Wachstums-Zeitperiode zum Aufwachsen gebracht wird. Im Einzelnen wird die Wachstums-Temperatur in Zyklen geändert, wobei jeder Zyklus 14 eine Periode eines Hochtemperatur-Wachstums gefolgt von einer Periode eines Niedrigtemperatur-Wachstums einschließt. So wird, wie dies grafisch in 1A gezeigt ist, ein Gruppe-III-Nitrid-Halbleiterkörper über eine erste Zeitperiode 16 bei einer hohen Temperatur T1 (beispielsweise 1000°C) zum Aufwachsen gebracht, und dann wird ein weiterer Gruppe-III-Nitrid-Körper über eine zweite Zeitperiode 18 mit einer niedrigeren Temperatur T2 (beispielsweise 800°C) zum Aufwachsen gebracht. Der Wachstums-Zyklus 14 wird dann wiederholt, bis ein Gruppe-III-Nitrid-Supergitter-Körper mit einer gewünschten Dicke gewonnen wurde.
  • Es ist festzustellen, dass beobachtet wurde, dass die besten Ergebnisse erzielt werden können, wenn ein Verfahren gemäß der vorliegenden Erfindung mit einem Niedrigtemperatur-Wachstums-Schritt als erstem beginnt. Somit wird es bevorzugt, dass ein Verfahren gemäß der vorliegenden Erfindung mit einem Niedrigtemperatur-Wachstums-Schritt beginnt, auf den dann andere Schritte folgen, wie dies anhand der nachfolgend beschriebenen Ausführungsformen erläutert wird.
  • Bei einem Verfahren gemäß der ersten Ausführungsform sind die hohen Wachstums-Temperaturen T1 in allen Zyklen untereinander gleich, und die niedrigen Wachstums-Temperaturen T2 sind in allen Zyklen untereinander gleich. Es sei bemerkt, dass die ersten Zeitperioden 16 in allen Zyklen gleich allen anderen und sogar gleich den zweiten Zeitperioden 18 in allen Zyklen sein können. In ähnlicher Weise können die zweiten Zeitperioden in allen Zyklen 14 einander gleich sein. Die ersten und zweiten Zeitperioden 16, 18 können ebenfalls in gewünschter Weise geändert werden.
  • Gemäß den 2A und 2B ist bei einem Verfahren gemäß der zweiten Ausführungsform der vorliegenden Erfindung die hohe Wachstums-Temperatur T1 in allen Zyklen 14 gleich, während die niedrigen Wachstums-Temperaturen T2, T3, T4, ... TN (wobei N eine ganze Zahl ist, die den letzten Gruppe-III-Nitrid-Körper darstellt, der während eines Niedrigtemperatur-Wachstums-Schrittes gebildet wird) voneinander verschieden sind. Vorzugsweise beginnen die niedrigen Wachstums-Temperaturen mit einem niedrigen Wert (T1) und sie werden in jedem Schritt auf eine höhere Temperatur vergrößert.
  • Gemäß den 3A und 3B werden bei einem Verfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung die hohe Wachstums-Temperatur und die niedrige Wachstums-Temperatur in jedem Zyklus geändert, wobei die beiden Wachstums-Temperaturen vorzugsweise mit jedem Zyklus zueinander konvergieren. So ist in dem ersten Zyklus T1 die hohe Wachstums-Temperatur, während T2 die niedrige Wachstums-Temperatur ist. In dem nächsten Zyklus ist T3 die hohe Wachstums-Temperatur, und T4 ist die niedrige Wachstums-Temperatur. Die Zyklen werden wiederholt, bis TX (die letzte hohe Wachstums-Temperatur) und TY (die letzte niedrige Wachstums-Temperatur) erreicht sind. Damit die beiden Wachstums-Temperaturen konvergieren, wird in jedem Zyklus die hohe Wachstums-Temperatur abgesenkt, während die niedrige Wachstums-Temperatur vergrößert wird. Somit ist T1 > T3, während T2 < T4 ist, bis vorzugsweise eine abschließende Wachstums-Temperatur T1 erreicht wird, nachdem TX und TY erreicht wurden.
  • Es wird nunmehr auf die 4A und 4B Bezug genommen, in denen ein Verfahren gemäß der vierten Ausführungsform der vorliegenden Erfindung gezeigt ist, bei der die Wachstums-Temperatur kontinuierlich geändert wird, bis eine gewünschte Dicke erreicht wurde. Beispielsweise kann die Wachstums-Temperatur von einem hohen Wert aus beginnen und kontinuierlich auf einen niedrigen Wert absinken (Kurve 20) oder von einer niedrigen Wachstums-Temperatur aus beginnen und bis zu einem hohen Wert ansteigen (Kurve 22).
  • Gemäß 5 kann ein Gruppe-III-Nitrid-Bauteil über einem Gruppe-III-Nitrid-Supergitter gebildet werden, das gemäß der vorliegenden Erfindung gebildet wurde. Beispielsweise kann ein Bauteil über einem Gruppe-III-Nitrid-Supergitter 10 gebildet werden, das gemäß der dritten Ausführungsform der vorliegenden Erfindung (oder irgendeiner anderen Ausführungsform) gebildet wurde, wie dies in 5 gezeigt ist. Ein derartiges Gruppe-III-Nitrid-Bauteil kann eine Gruppe-III-Nitrid-Übergangsschicht (oder Schichten) 24, eine Gruppe-III-Nitrid-Pufferschicht 26 und eine aktive Gruppe-III-Nitrid-Schicht 28 einschließen, die den aktiven Bereich für einen Transistor mit hoher Elektronenbeweglichkeit (HEMT) bilden kann. Es sei bemerkt, dass ein Bauteil gemäß der vorliegenden Erfindung nicht auf einen HEMT beschränkt ist. Andere Bauteile, wie z. B. Gruppe-III-Nitrid-MISFETs, MISHFETs, HEMFETs, HJFET und dergleichen können ebenfalls auf einem Gruppe-III-Nitrid- Supergitter 10 gebildet werden, das gemäß der vorliegenden Erfindung hergestellt ist.
  • Es sei weiterhin bemerkt, dass in einem Verfahren gemäß der vorliegenden Erfindung die Legierungs-Zusammensetzung während der Änderung der Temperatur geändert werden kann. So kann beispielsweise die Legierungs-Zusammensetzung eines III-Nitrid-Halbleiterkörpers, der bei einer hohen Temperatur aufgewachsen wird, von der Legierungs-Zusammensetzung eines anderen Gruppe-III-Nitridkörpers verschieden sein, der bei einer niedrigen Temperatur aufgewachsen wird. Bei einer weiteren Abänderung kann die Legierungs-Zusammensetzung in dem Körper eines Gruppe-III-Nitridkörpers, der bei einer hohen Temperatur oder einer niedrigen Temperatur aufgewachsen wird, ebenfalls geändert werden; das heißt ein Gruppe-III-Nitridkörper kann eine sich ändernde Legierungs-Zusammensetzung haben.
  • Bei einem Verfahren gemäß der vorliegenden Erfindung kann das Substrat 12 aus Silizium, Saphir, einem Gruppe-III-Nitrid-Substrat, wie z. B. einem GaN-Substrat, Siliziumkarbid oder dergleichen bestehen. Silizium ist jedoch aus wirtschaftlichen Gründen ein bevorzugtes Substrat.
  • Obwohl die vorliegende Erfindung anhand spezieller Ausführungsformen hiervon beschrieben wurde, werden viele andere Abänderungen und Modifikationen und andere Anwendungen für den Fachmann ersichtlich. Es wird daher bevorzugt, dass die vorliegende Erfindung nicht durch diese ausführliche Beschreibung sondern lediglich durch die beigefügten Ansprüche beschränkt ist.
  • Zusammenfassung:
  • Ein Verfahren zur Herstellung eines Gruppe-III-Nitrid-Halbleiterkörpers schließt Hochtemperatur- und Niedrigtemperatur-Wachstumsschritte ein.

Claims (21)

  1. Verfahren zur Herstellung eines Halbleiter-Bauteils mit den folgenden Schritten: Bereitstellen eines Substrates; und Aufwachsen eines Gruppe-III-Nitridkörpers über einer Hauptfläche des Substrates bis zu einer abschließenden Dicke über eine Wachstums-Zeitperiode, wobei die Wachstums-Temperatur über die Wachstums-Zeitperiode geändert wird.
  2. Verfahren nach Anspruch 1, bei dem die Wachstums-Temperatur kontinuierlich von einer niedrigen Temperatur bis zu einer hohen Temperatur geändert wird.
  3. Verfahren nach Anspruch 1, bei dem die Wachstums-Temperatur kontinuierlich von einer hohen Temperatur zu einer niedrigen Temperatur geändert wird.
  4. Verfahren nach Anspruch 1, bei dem die Wachstums-Temperatur in Zyklen geändert wird, wobei jeder Zyklus eine Periode eines Hochtemperatur-Wachstums bei einer hohen Temperatur und eine Periode eines Niedrigtemperatur-Wachstums bei einer niedrigen Temperatur einschließt.
  5. Verfahren nach Anspruch 4, bei dem die niedrige Temperatur in jedem Zyklus geändert wird.
  6. Verfahren nach Anspruch 4, bei dem die hohe Temperatur in jedem Zyklus geändert wird.
  7. Verfahren nach Anspruch 4, bei dem die niedrige Temperatur und die hohe Temperatur in jedem Zyklus geändert werden.
  8. Verfahren nach Anspruch 4, bei dem die hohe Temperatur in jedem Zyklus die gleiche ist.
  9. Verfahren nach Anspruch 4, bei dem die niedrige Temperatur in jedem Zyklus die gleiche ist.
  10. Verfahren nach Anspruch 4, bei dem die niedrige Temperatur in jedem Zyklus die gleiche ist und die hohe Temperatur in jedem Zyklus die gleiche ist.
  11. Verfahren nach Anspruch 4, bei dem die Periode des Hochtemperatur-Wachstums geändert wird.
  12. Verfahren nach Anspruch 4, bei dem die Periode des Niedrigtemperatur-Wachstums geändert wird.
  13. Verfahren nach Anspruch 4, bei dem die Periode des Hochtemperatur-Wachstums und die Periode des Niedrigtemperatur-Wachstums geändert werden.
  14. Verfahren nach Anspruch 4, bei dem die Periode des Hochtemperatur-Wachstums gleich der Periode des Niedrigtemperatur-Wachstums ist.
  15. Verfahren nach Anspruch 4, bei dem die Periode des Hochtemperatur-Wachstums von der Periode des Niedrigtemperatur-Wachstums verschieden ist.
  16. Verfahren nach Anspruch 4, bei dem die Wachstums-Temperatur kontinuierlich geändert wird.
  17. Verfahren nach Anspruch 4, bei dem die Wachstums-Temperatur in diskreten Schritten geändert wird.
  18. Verfahren nach Anspruch 4, bei dem die hohe Wachstums-Temperatur und die niedrige Wachstums-Temperatur mit jedem Wachstums-Zyklus konvergieren.
  19. Verfahren nach Anspruch 1, bei dem der Gruppe-III-Nitrid-Körper aus AlN besteht.
  20. Verfahren nach Anspruch 1, bei dem das Verfahren bei einer niedrigen Wachstums-Temperatur gestartet und danach geändert wird.
  21. Verfahren nach Anspruch 1, bei dem die Legierungs-Zusammensetzung des Gruppe-III-Nitridkörpers während des Wachstumsschrittes geändert wird.
DE112006002430T 2005-09-14 2006-09-14 Verfahren zur Herstellung von Super-Gittern unter Verwendung von abwechselnden Hoch und Niedrig-Temperatur-Schichten zum Sperren von parasitären Strompfaden Expired - Fee Related DE112006002430B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US71710205P 2005-09-14 2005-09-14
US60/717,102 2005-09-14
US11/531,508 2006-09-13
US11/531,508 US9157169B2 (en) 2005-09-14 2006-09-13 Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
PCT/US2006/035800 WO2007033312A2 (en) 2005-09-14 2006-09-14 Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path

Publications (2)

Publication Number Publication Date
DE112006002430T5 true DE112006002430T5 (de) 2008-07-03
DE112006002430B4 DE112006002430B4 (de) 2013-08-22

Family

ID=37853783

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006002430T Expired - Fee Related DE112006002430B4 (de) 2005-09-14 2006-09-14 Verfahren zur Herstellung von Super-Gittern unter Verwendung von abwechselnden Hoch und Niedrig-Temperatur-Schichten zum Sperren von parasitären Strompfaden

Country Status (5)

Country Link
US (2) US9157169B2 (de)
JP (1) JP5475286B2 (de)
KR (1) KR101073644B1 (de)
DE (1) DE112006002430B4 (de)
WO (1) WO2007033312A2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9157169B2 (en) * 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
JP5367434B2 (ja) * 2009-03-31 2013-12-11 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8957454B2 (en) 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
US8546849B2 (en) 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US9281388B2 (en) 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
US9673286B2 (en) 2013-12-02 2017-06-06 Infineon Technologies Americas Corp. Group III-V transistor with semiconductor field plate
US9343562B2 (en) 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
US10636899B2 (en) 2016-11-15 2020-04-28 Infineon Technologies Austria Ag High electron mobility transistor with graded back-barrier region

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3301371B2 (ja) 1997-05-27 2002-07-15 信越半導体株式会社 化合物半導体エピタキシャルウェーハの製造方法
JPH11298039A (ja) 1998-03-20 1999-10-29 Ind Technol Res Inst ＧａＮ層および緩衝層の成長法およびその構造
JP2001160627A (ja) * 1999-11-30 2001-06-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US7473316B1 (en) 2000-04-12 2009-01-06 Aixtron Ag Method of growing nitrogenous semiconductor crystal materials
CN1322006A (zh) 2000-04-30 2001-11-14 赵汝杰 一种非结晶与多晶结构的氮化镓系化合物半导体的成长方法
JP2002075871A (ja) 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体基板の製造方法
JP2002069645A (ja) 2000-09-01 2002-03-08 Sony Corp 薄膜および薄膜製造方法
US6673149B1 (en) 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
JP3956637B2 (ja) 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法
CA2446656A1 (en) 2001-06-15 2002-12-27 Cree, Inc. Gan based led formed on a sic substrate
US6977953B2 (en) * 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
US6488771B1 (en) 2001-09-25 2002-12-03 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growing low-defect single crystal heteroepitaxial films
JP2003110137A (ja) 2001-09-28 2003-04-11 Nagoya Kogyo Univ 窒化物系化合物半導体発光素子の製造方法
JP3569807B2 (ja) 2002-01-21 2004-09-29 松下電器産業株式会社 窒化物半導体素子の製造方法
GB2392170A (en) * 2002-08-23 2004-02-25 Sharp Kk MBE growth of a semiconductor layer structure
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
US7192849B2 (en) 2003-05-07 2007-03-20 Sensor Electronic Technology, Inc. Methods of growing nitride-based film using varying pulses
JP4423011B2 (ja) * 2003-06-23 2010-03-03 日本碍子株式会社 高比抵抗ＧａＮ層を含む窒化物膜の製造方法
JP4727169B2 (ja) 2003-08-04 2011-07-20 日本碍子株式会社 エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
TWI252595B (en) 2003-10-02 2006-04-01 Showa Denko Kk Nitride semiconductor; light-emitting device, light-emitting diode, laser device and lamp using the semiconductor; and production methods thereof
US9157169B2 (en) * 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path

Also Published As

Publication number Publication date
KR20080065586A (ko) 2008-07-14
US9911600B2 (en) 2018-03-06
WO2007033312A3 (en) 2007-10-04
JP2009509341A (ja) 2009-03-05
DE112006002430B4 (de) 2013-08-22
US20070056506A1 (en) 2007-03-15
US9157169B2 (en) 2015-10-13
WO2007033312A2 (en) 2007-03-22
KR101073644B1 (ko) 2011-10-14
JP5475286B2 (ja) 2014-04-16
US20160027643A1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
DE112006002430T5 (de) Verfahren zur Herstellung von Super-Gittern unter Verwendung von abwechselnden Hoch und Niedrig-Temperatur-Schichten zum Sperren von parasitären Strompfaden
DE102010047708B4 (de) Gruppe-III-V-Halbleiterbauteil mit Zwischenschichten zur Verspannungsentlastung und Verfahren zu dessen Herstellung
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE60128134T2 (de) Gallium nitrid materialen und verfahren zur herstellung von schichten dieser materialen
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE60217943T2 (de) Nitrid-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102005018318B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102007021944B4 (de) Freistehendes Nitrid-Halbleitersubstrat und lichtemittierende Vorrichtung
DE102005018319B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE112008002817T5 (de) Verfahren zum Herstellen eines elektronischen Bauelements
DE102017111974A1 (de) Iii-nitrid-halbleiterbauelement mit dotierten epi-strukturen
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
AT521082A2 (de) Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
DE112006001893T5 (de) Normalerweise abgeschaltetes Gruppe-III-Nitrid-Halbleiter-Bauteil mit einem programmierbaren Gate
DE1222586B (de) Formierung von Halbleitern
DE102013106683A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE112008000410T5 (de) Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor
DE102013105903A1 (de) Übergitterstruktur, Halbleitervorrichtung dieselbe umfassend und Verfahren zur Herstellung der Halbleitervorrichtung
DE112017008243T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE102004055038B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE19613265C1 (de) Bauelement in stickstoffhaltigem Halbleitermaterial
DE102017103879B4 (de) Halbleiterkomponenten mit Aluminiumsiliziumnitridschichten
DE102006000477A1 (de) Feldeffekttransistor
DE102006000482A1 (de) Elektronische Vorrichtung, die auf Gruppe-III-Elementnitriden beruhende Halbleiter enthält

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: C30B0023000000

Ipc: C30B0025100000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: C30B0023000000

Ipc: C30B0025100000

Effective date: 20130417

R020 Patent grant now final

Effective date: 20131123

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee