KR101073644B1 - 교대하는 고온층과 저온층을 사용하여 기생 전류 경로를 차단하기 위한 초격자 제조 방법 - Google Patents

교대하는 고온층과 저온층을 사용하여 기생 전류 경로를 차단하기 위한 초격자 제조 방법 Download PDF

Info

Publication number
KR101073644B1
KR101073644B1 KR1020087006408A KR20087006408A KR101073644B1 KR 101073644 B1 KR101073644 B1 KR 101073644B1 KR 1020087006408 A KR1020087006408 A KR 1020087006408A KR 20087006408 A KR20087006408 A KR 20087006408A KR 101073644 B1 KR101073644 B1 KR 101073644B1
Authority
KR
South Korea
Prior art keywords
growth
temperature
period
low temperature
cycle
Prior art date
Application number
KR1020087006408A
Other languages
English (en)
Other versions
KR20080065586A (ko
Inventor
폴 브릿저
로버트 비치
Original Assignee
인터내쇼널 렉티파이어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내쇼널 렉티파이어 코포레이션 filed Critical 인터내쇼널 렉티파이어 코포레이션
Publication of KR20080065586A publication Critical patent/KR20080065586A/ko
Application granted granted Critical
Publication of KR101073644B1 publication Critical patent/KR101073644B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

고온 성장 과정과 저온 성장 과정을 포함하는 Ⅲ족 질화물 반도체 바디의 제작 방법.

Description

교대하는 고온층과 저온층을 사용하여 기생 전류 경로를 차단하기 위한 초격자 제조 방법{PROCESS FOR MANUFACTURE OF SUPER LATTICE USING ALTERNATING HIGH AND LOW TEMPERATURE LAYERS TO BLOCK PARASITIC CURRENT PATH}
관련 출원
본 출원은 2005년 9월 14일에 출원된 것으로서 발명의 명칭이 PROCESS FOR MANUFACTURE OF SUPER LATTICE USING ALTERNATING HIGH AND LOW TEMPERATURE LAYERS TO BLOCK PARASITIC CURRENT PATH이고 출원번호가 No. 60/717,102인 미국가특허출원에 기초하며, 이에 대한 우선권을 주장하는 것이다.
정의
본 명세서에 사용되는 Ⅲ족 질화물은 적어도 질소 및 Ⅲ족으로부터의 또 다른 합금 원소들을 포함하는 InAlGaN 계(system)로부터의 반도체 합금을 의미한다. Ⅲ족 질화물 합금의 예들로서는 AlN, GaN, AlGaN, InGaN, InAlGaN과, 질소 또는 적어도 하나의 Ⅲ족 원소를 포함하는 어느 화합물을 들 수 있다.
본 발명은 전력 반도체 소자 제조 공정에 관한 것으로서 특히 Ⅲ족 질화물 전력 반도체 소자에 관한 것이다.
잘 알려진 Ⅲ족 질화물 전력 반도체 소자는 기판과, Ⅲ족 질화물 전이 층(transition layer)과, 상기 전이 층 위의 이종접합 Ⅲ족 질화물 소자를 포함한다. 그러한 소자들은 상기 이종접합 소자로부터 상기 기판에까지 이르는 기생 전도 경로(parasitic conduction path)를 포함하는 것으로 알려져 왔다. 상기 기생 전도 경로는 그것이 소자가 전류를 효율적으로 스위칭할 수 있는 능력을 저하시키는 점에서 바람직하지 못하다.
Ⅲ족 질화물 이종접합 소자들에서 상기 기생 전도 경로의 영향을 최소화시키거나 상기 기생 전도 경로를 제거하는 것이 요구된다.
본 발명의 목적은 기생 전도 경로를 포함하지 않는 Ⅲ족 질화물 전력 반도체 소자의 제작 공정을 제공하기 위함이다.
위에서 설명된 바와 같이 상기 기생 전도 경로는 결함에 의해 조장된다. 그러므로, 본 발명에 따른 공정은 기생 전도 경로들의 촉진을 조장하는 결함들을 최소화시키는 방법을 이용한다.
상세하게는, 본 발명에 따른 방법은 기판을 제공하는 단계와, 기판의 주면 (major surface)위에 Ⅲ족 질화물 바디를 성장 기간에 걸쳐서 최종 두께에 이르기까지 성장시키는 단계를 포함하는데, 여기에서 성장 온도는 상기 성장 기간에 걸쳐서 달라진다.
본 발명의 일 변형예에서, 상기 성장 온도는 주기에 따라 달라지는데, 각 주기는 고온 성장 온도에서의 고온 성장 기간과 저온 성장 온도에서의 저온 성장 기간을 포함한다.
본 발명의 일 실시예에서, 모든 주기에서 상기 고온 성장 온도와 상기 저온 성장 온도는 같다.
본 발명의 또 다른 실시예에서, 상기 고온 성장 온도는 서로 다른 주기에서도 같은데 비해, 각 주기의 상기 저온 성장 온도는 다양하게 달라진다.
본 발명의 또 다른 실시예에서, 상기 저온 성장 온도와 상기 고온 성장 온도는 두 온도들이 같아질 때까지 각 주기에서 다양하게 변한다.
실시예들 전부에서, 각 주기에서 고온 성장 온도와 저온 성장 온도를 위한 기간은 필요에 따라 다양하게 변할 수 있다.
본 발명의 또 다른 변형예에서, 상기 성장 온도는 증가하는 방향 또는 감소하는 방향으로 연속적으로 변한다.
본 발명의 다른 구성들과 이점들은 첨부된 도면들을 참조하는 본 발명의 상세한 설명으로부터 명백해질 것이다.
도 1A와 도 1B는 본 발명의 제1 실시예에 따른 방법을 예시한다.
도 2A와 도 2B는 본 발명의 제 2 실시예에 따른 방법을 예시한다.
도 3A와 도 3B는 본 발명의 제 3 실시예에 따른 방법을 예시한다.
도 4A와 도 4B는 본 발명의 제 4 실시예에 따른 방법을 예시한다.
도 5는 본 발명에 따라 제작된 Ⅲ족 질화물 소자의 한 예를 도식적으로 예시한다.
도 1A-1B를 참조해 보면, 본 발명의 제 1 실시예에 따른 공정에서, Ⅲ족 질화물 초격자(super lattice) 바디(10)(예를 들어 AlN 바디)는 기판(12)위에서 성장 기간 동안 성장 온도를 다양하게 하는 과정에 의해 성장된다. 상세하게는, 상기 성장 온도는 그 주기가 다양한데, 각 주기(14)는 고온 성장기간 및 이에 후속되는 저온 성장기간을 포함한다. 그래서, 도 1A에 예시된 바와 같이, 그래프에서 Ⅲ족 질화물 반도체 바디는 고온 성장 온도(T1)(예를 들어 1000℃)에서 제 1 기간(16) 동안 성장되고, 또 다른 Ⅲ족 질화물 바디는 저온 성장 온도(T2)(예를 들어 800℃)에서 제 2 기간(18) 동안 성장한다. 성장 주기(14)는 필요한 두께의 Ⅲ족 질화물 초격자 바디가 얻어질 때까지 반복된다.
본 발명에 따른 공정이 먼저 저온 성장 과정으로 시작할 경우 최선의 결과를 얻어낼 수 있다는 점이 관찰되어 왔음을 주목해야 한다. 그래서, 본 발명에 따른 공정은 저온 성장공정으로 시작하고 그 후 아래의 실시예들과 관련하여 설명되는 다른 공정들을 후속 수행하는 것이 바람직하다.
제 1 실시예에 따른 방법에서, 모든 주기들에서의 고온 성장온도(T1)는 서로 동일하고, 모든 주기들에서의 저온 성장온도(T2)도 서로 동일하다. 주목할 사항으로서, 모든 주기들에서의 제 1 기간(16)은 서로 동일할 수 있고 모든 주기들에서의 제 2 기간(18)과도 동일할 수 있다. 비슷한 방식으로, 모든 주기들(14)의 제 2 기간도 서로 동일할 수 있다. 제 1 기간(16)과 제 2 기간(18)은 필요에 따라 달라질 수도 있다.
도 2A와 2B를 참조해 보면, 본 발명의 제 2 실시예에 따른 방법에서, 모든 주기들(14)의 고온 성장 온도(T1)는 동일하되, 저온 성장 온도 T2, T3, T4,..., TN (N=저온 성장단계 도중 마지막으로 형성된 Ⅲ족 질화물 바디를 나타내는 정수)들은 서로 다르다. 바람직하게는, 저온 성장 온도들은 낮은 값(T1)으로부터 시작하여 각 단계에서 점차 더 높은 온도로 상승한다.
도 3A와 3B를 참조해 보면, 본 발명의 제 3 실시예에 따른 방법에서, 고온 성장 온도와 저온 성장 온도는 각 주기에서 다르고, 상기 두 온도들은 바람직하게는 모든 주기를 거치면서 하나의 값으로 수렴된다. 제 1 주기에서 T2가 저온 성장 온도이며 T1이 고온 성장온도이다. 다음 주기에서는 T3가 고온 성장 온도이며 T4가 저온 성장 온도이다. 주기들은 TX(최종 고온 성장 온도)와 TY(최종 저온 성장 온도)가 같아질 때까지 반복된다. 상기 두 성장 온도들을 하나의 값으로 수렴시키기 위해서는 각 주기에서 상기 고온 성장 온도는 낮추고 상기 저온 성장 온도는 증가시켜야한다. 그래서, TX와 TY에 도달한 후에 바람직하게 최종 성장 온도 Tf 에 도달할 때까지 T1 > T3이고 T2 < T4이다.
도 4A와 4B를 참조해 보면, 본 발명의 제 4 실시예에 따른 방법에서, 성장 온도는 필요한 두께가 얻어질 때까지 계속 달라진다. 예를 들어, 상기 성장 온도는 높은 값으로부터 시작하여 점차 낮은 값으로 감소하거나(곡선 20) 낮은 성장 온도에서부터 시작하여 높은 온도로 증가할 수 있다.(곡선 22)
도 5를 참조해 보면, Ⅲ족 질화물 소자는 본 발명에 따라 만들어진 Ⅲ족 질화물 초격자 위에 형성될 수 있다. 예를 들어, 도 5에 예시된 것과 같이 소자는 본 발명의 제 3 실시예 또는 다른 실시예들에 따라 형성된 Ⅲ족 질화물 초격자(10) 위에 형성될 수 있다. 그러한 Ⅲ족 질화물 소자는 Ⅲ족 질화물 전이 층(24), Ⅲ족 질화물 완충 층(26)과, 고 전자 이동도 트랜지스터(HEMT)를 위한 활성 영역을 구성할 수 있는 Ⅲ족 질화물 활성 층(28)을 포함할 수 있다. 본 발명에 따른 소자는 HEMT에 한정되는 것이 아님이 주목되어야 한다. Ⅲ족 질화물 MISFETs, MISHFETs, HEMFETs, HJFET과 같거나 그와 비슷한 다른 소자들은 또한 본 발명에 따라 형성된 Ⅲ족 질화물 초격자(10)에서 형성될 수도 있다.
더욱이, 본 발명에 따른 공정에서 합금 조성은 온도가 달라짐에 따라 변할 수 있음이 주목되어야 할 것이다. 그래서, 예를 들어 고온 성장 온도에서 성장된 하나의 Ⅲ족 질화물 반도체 바디의 합금 조성은 저온 성장 온도에서 성장된 또 다른 Ⅲ족 질화물 바디의 합금 조성과는 다를 수 있다. 또 다른 변형방안에서, 고온 또는 저온에서 성장된 Ⅲ족 질화물 바디의 바디 합금 조성 또한 다양해질 수 있다. 예를 들어, Ⅲ족 질화물 바디는 다양한 합금 조성을 갖는다.
본 발명에 따른 방법에서 기판(12)은 실리콘, 사파이어, 질화갈륨(GaN) 기판과 같은 Ⅲ족 질화물 기판, 탄화규소 또는 그와 유사한 물질들로 구성될 수 있다. 그러나, 경제적인 이유로 실리콘이 기판으로서 선호된다.
비록 본 발명이 그것의 특정 실시예들과의 관계에서 설명되어왔으나, 많은 변형예들과 수정예들, 그리고 다른 이용들이 당업자에게는 자명할 것이다. 그러므 로, 본 발명은 본 명세서의 특정 개시사항에 한정되어서는 안 되고, 첨부된 특허청구범위에 의해 한정되어야 함이 바람직하다.

Claims (21)

  1. 반도체 소자를 제작하는 방법으로서,
    기판을 제공하는 단계와; 그리고
    상기 기판의 주면(main surface) 위에 알루미늄 질화물(AlN)을 포함하는 Ⅲ족 질화물 바디를 성장기간 동안 최종 두께에 이르기까지 성장시키는 단계를 포함하며,
    성장 온도는 상기 성장기간에 걸쳐 달라지는 것을 특징으로 하는 반도체 소자 제작 방법.
  2. 제 1 항에 있어서,
    상기 성장 온도는 저온 성장 온도로부터 고온 성장 온도에 이르기까지 연속적으로 달라지는 것을 특징으로 하는 반도체 소자 제작 방법.
  3. 제 1 항에 있어서,
    상기 성장 온도는 고온 성장 온도로부터 저온 성장 온도에 이르기까지 연속적으로 달라지는 것을 특징으로 하는 반도체 소자 제작 방법.
  4. 제 1 항에 있어서,
    상기 성장 온도는 주기들에 따라 달라지고, 각 주기는 고온 성장 온도에서의 고온 성장기간과 저온 성장 온도에서의 저온 성장기간을 포함하는 것을 특징으로 하는 반도체 소자 제작 방법.
  5. 제 4 항에 있어서,
    상기 저온 성장 온도는 각 주기마다 달라지는 것을 특징으로 하는 반도체 소자 제작 방법.
  6. 제 4 항에 있어서,
    상기 고온 성장 온도는 각 주기마다 달라지는 것을 특징으로 하는 반도체 소자 제작 방법.
  7. 제 4 항에 있어서,
    상기 저온 성장 온도와 상기 고온 성장 온도는 각 주기마다 달라지는 것을 특징으로 하는 반도체 소자 제작 방법.
  8. 제 4 항에 있어서,
    상기 고온 성장 온도는 각 주기마다 동일한 것을 특징으로 하는 반도체 소자 제작 방법.
  9. 제 4 항에 있어서,
    상기 저온 성장 온도는 각 주기마다 동일한 것을 특징으로 하는 반도체 소자 제작 방법.
  10. 제 4 항에 있어서,
    상기 저온 성장 온도는 각 주기마다 동일하고, 상기 고온 성장 온도도 각 주기마다 동일한 것을 특징으로 하는 반도체 소자 제작 방법.
  11. 제 4 항에 있어서,
    상기 고온 성장의 상기 기간이 달라지는 것을 특징으로 하는 반도체 소자 제작 방법.
  12. 제 4 항에 있어서,
    상기 저온 성장의 상기 기간이 달라지는 것을 특징으로 하는 반도체 소자 제작 방법.
  13. 제 4 항에 있어서,
    상기 고온 성장의 상기 기간과 상기 저온 성장의 상기 기간이 달라지는 것을 특징으로 하는 반도체 소자 제작 방법.
  14. 제 4 항에 있어서,
    상기 고온 성장의 상기 기간은 상기 저온성장의 상기 기간과 동일함을 특징 으로 하는 반도체 소자 제작 방법.
  15. 제 4 항에 있어서,
    상기 고온 성장의 상기 기간은 상기 저온 성장의 상기 기간과 다름을 특징으로 하는 반도체 소자 제작 방법.
  16. 제 4 항에 있어서,
    상기 성장 온도가 연속적으로 달라지는 것을 특징으로 하는 반도체 소자 제작 방법.
  17. 제 4 항에 있어서,
    상기 성장 온도는 개별 단계들(discrete steps)마다 달라지는 것을 특징으로 하는 반도체 소자 제작 방법.
  18. 제 4 항에 있어서,
    각각의 연속적인 성장 주기 동안 상기 고온 성장 온도는 낮아지고 상기 저온 성장 온도는 높아지는 것을 특징으로 하는 반도체 소자 제작 방법.
  19. 삭제
  20. 제 1 항에 있어서,
    상기 방법은 저온 성장 온도에서 시작되는 것을 특징으로 하는 반도체 소자 제작 방법.
  21. 제 1 항에 있어서,
    상기 Ⅲ족 질화물 바디의 알루미늄 조성비(aluminum composition ratio)는 상기 성장 단계 중에 달라지는 것을 특징으로 하는 반도체 소자 제작 방법.
KR1020087006408A 2005-09-14 2006-09-14 교대하는 고온층과 저온층을 사용하여 기생 전류 경로를 차단하기 위한 초격자 제조 방법 KR101073644B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US71710205P 2005-09-14 2005-09-14
US60/717,102 2005-09-14
US11/531,508 US9157169B2 (en) 2005-09-14 2006-09-13 Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
US11/531,508 2006-09-13

Publications (2)

Publication Number Publication Date
KR20080065586A KR20080065586A (ko) 2008-07-14
KR101073644B1 true KR101073644B1 (ko) 2011-10-14

Family

ID=37853783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087006408A KR101073644B1 (ko) 2005-09-14 2006-09-14 교대하는 고온층과 저온층을 사용하여 기생 전류 경로를 차단하기 위한 초격자 제조 방법

Country Status (5)

Country Link
US (2) US9157169B2 (ko)
JP (1) JP5475286B2 (ko)
KR (1) KR101073644B1 (ko)
DE (1) DE112006002430B4 (ko)
WO (1) WO2007033312A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9157169B2 (en) * 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
JP5367434B2 (ja) * 2009-03-31 2013-12-11 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8957454B2 (en) 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
US8546849B2 (en) 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US9281388B2 (en) 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
US9673286B2 (en) 2013-12-02 2017-06-06 Infineon Technologies Americas Corp. Group III-V transistor with semiconductor field plate
US9343562B2 (en) 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
US10636899B2 (en) 2016-11-15 2020-04-28 Infineon Technologies Austria Ag High electron mobility transistor with graded back-barrier region
US10720520B2 (en) * 2017-06-21 2020-07-21 Infineon Technologies Austria Ag Method of controlling wafer bow in a type III-V semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050028888A1 (en) * 2003-08-04 2005-02-10 Ngk Insulators, Ltd. Epitaxial wafers, method for manufacturing of epitaxial wafers, method of suppressing bowing of these epitaxial wafers and semiconductor multilayer structures using these epitaxial wafers

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3301371B2 (ja) * 1997-05-27 2002-07-15 信越半導体株式会社 化合物半導体エピタキシャルウェーハの製造方法
JPH11298039A (ja) 1998-03-20 1999-10-29 Ind Technol Res Inst ＧａＮ層および緩衝層の成長法およびその構造
JP2001160627A (ja) 1999-11-30 2001-06-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US7473316B1 (en) 2000-04-12 2009-01-06 Aixtron Ag Method of growing nitrogenous semiconductor crystal materials
CN1322006A (zh) 2000-04-30 2001-11-14 赵汝杰 一种非结晶与多晶结构的氮化镓系化合物半导体的成长方法
JP2002075871A (ja) 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体基板の製造方法
JP2002069645A (ja) 2000-09-01 2002-03-08 Sony Corp 薄膜および薄膜製造方法
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
JP3956637B2 (ja) 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法
EP1397840A1 (en) 2001-06-15 2004-03-17 Cree, Inc. Gan based led formed on a sic substrate
US6977953B2 (en) * 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
US6488771B1 (en) * 2001-09-25 2002-12-03 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growing low-defect single crystal heteroepitaxial films
JP2003110137A (ja) 2001-09-28 2003-04-11 Nagoya Kogyo Univ 窒化物系化合物半導体発光素子の製造方法
JP3569807B2 (ja) 2002-01-21 2004-09-29 松下電器産業株式会社 窒化物半導体素子の製造方法
GB2392170A (en) * 2002-08-23 2004-02-25 Sharp Kk MBE growth of a semiconductor layer structure
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
US7192849B2 (en) * 2003-05-07 2007-03-20 Sensor Electronic Technology, Inc. Methods of growing nitride-based film using varying pulses
JP4423011B2 (ja) * 2003-06-23 2010-03-03 日本碍子株式会社 高比抵抗ＧａＮ層を含む窒化物膜の製造方法
US7488971B2 (en) 2003-10-02 2009-02-10 Showa Denko K.K. Nitride semiconductor; light-emitting device, light-emitting diode, laser device and lamp using the semiconductor; and production methods thereof
US9157169B2 (en) * 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050028888A1 (en) * 2003-08-04 2005-02-10 Ngk Insulators, Ltd. Epitaxial wafers, method for manufacturing of epitaxial wafers, method of suppressing bowing of these epitaxial wafers and semiconductor multilayer structures using these epitaxial wafers

Also Published As

Publication number Publication date
JP2009509341A (ja) 2009-03-05
DE112006002430T5 (de) 2008-07-03
WO2007033312A2 (en) 2007-03-22
WO2007033312A3 (en) 2007-10-04
JP5475286B2 (ja) 2014-04-16
KR20080065586A (ko) 2008-07-14
US9911600B2 (en) 2018-03-06
US20160027643A1 (en) 2016-01-28
US9157169B2 (en) 2015-10-13
US20070056506A1 (en) 2007-03-15
DE112006002430B4 (de) 2013-08-22

Similar Documents

Publication Publication Date Title
KR101073644B1 (ko) 교대하는 고온층과 저온층을 사용하여 기생 전류 경로를 차단하기 위한 초격자 제조 방법
JP5731367B2 (ja) 応力変調ｉｉｉ−ｖ族半導体装置および関連方法
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
US8633569B1 (en) AlN inter-layers in III-N material grown on REO/silicon substrate
TWI655790B (zh) 包含在緩衝層堆疊上的三五族主動半導體層的半導體結構以及用於產生半導體結構的方法
JP2008507843A (ja) キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法
US9431526B2 (en) Heterostructure with carrier concentration enhanced by single crystal REO induced strains
JP2010232377A (ja) 半導体素子
TWI605552B (zh) 半導體元件、半導體基底及其形成方法
JP2011505064A (ja) 電子デバイスの作製プロセス
US9117671B2 (en) Fabrication of III-nitride semiconductor device and related structures
CN109103099A (zh) 控制iii-v型半导体器件中的晶片弯曲度的方法
JP7068676B2 (ja) Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
US8748900B1 (en) Re-silicide gate electrode for III-N device on Si substrate
JP2008159621A (ja) 半導体電子デバイス
JP7052503B2 (ja) トランジスタの製造方法
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
WO2004025707A3 (en) ACTIVE ELECTRONIC DEVICES BASED ON GALLIUM NITRIDE AND ITS ALLOYS GROWN ON SILICON SUBSTRATES WITH BUFFER LAYERS OF SiCAIN
CN101263248A (zh) 用交替高低温度层阻塞寄生电流通路的制造超晶格的方法
TW511143B (en) Method for forming GaN/AlN superlattice structure
JP2015211184A (ja) 窒化物半導体積層基板及び窒化物半導体積層基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 5