JP2015211184A - 窒化物半導体積層基板及び窒化物半導体積層基板の製造方法 - Google Patents

Abstract

【課題】 特定の窒化物半導体層の上面（界面）に凹凸が生じることを抑制した窒化物半導体積層基板及び当該窒化物半導体積層基板の製造方法を提供する。【解決手段】 窒化物半導体積層基板１０Ａは、第１窒化物半導体層１３と、第１窒化物半導体層の上面に形成され第１窒化物半導体層１３よりもバンドギャップが大きく第１窒化物半導体層１３とヘテロ接合する第２窒化物半導体層１４Ａと、第２窒化物半導体層１４Ａの上面に形成され第１窒化物半導体層１３よりもバンドギャップが大きく第２窒化物半導体層１４Ａよりもバンドギャップが小さい第３窒化物半導体層１５と、を備える。第２窒化物半導体層１４Ａは、第１窒化物半導体層１３との界面に形成された、原料層を窒化して成る第１領域を備える。【選択図】 図１

Description

本発明は、ＨＥＭＴ（High Electron Mobility Transistor）に代表される半導体スイッチング素子などに用いられる窒化物半導体積層基板及び当該窒化物半導体積層基板の製造方法に関する。

窒化ガリウム（ＧａＮ）に代表されるIII−Ｖ族化合物半導体である窒化物半導体は、近年、パワーデバイス等に適用されるスイッチング素子への応用が期待されている。これは、窒化物半導体が、従来のシリコン（Ｓｉ）を用いた半導体に比べ、バンドギャップが３．４ｅＶ程度と大きく、絶縁破壊電界が約１０倍と高く、電子飽和速度が約２．５倍大きい等、パワーデバイスに好適な特性を有しているためである。例えば、炭化珪素（ＳｉＣ）、サファイア（Ａｌ_２Ｏ_３）、Ｓｉ等の基板上に、ＧａＮ／ＡｌＧａＮのヘテロ構造を設けたスイッチング素子が提案されている。なお、ＡｌＧａＮは、ＧａＮと窒化アルミニウム（ＡｌＮ）との固溶体である。

当該スイッチング素子では、ＧａＮの結晶構造であるウルツ鉱型のＣ軸方向における非対称性構造に起因する自発分極に加え、ＡｌＧａＮ及びＧａＮの格子不整合に起因するピエゾ効果による分極により、１×１０^１２ｃｍ^−２から１×１０^１３ｃｍ^−２程度の高い電子密度の二次元電子ガスが生じる。当該スイッチング素子は、当該二次元電子ガスの電子密度を制御することによって、所定の電極間が電気的に接続される状態（オン状態）と、所定の電極間が電気的に接続されない状態（オフ状態）と、を切り替える。

このスイッチング素子の典型的な構成の一例について、図７及び図８を参照して説明する。図７及び図８は、従来のスイッチング素子の典型的な構成の一例を示す模式的な断面図である。なお、図７は、オン状態のスイッチング素子を示すものであり、図８は、オフ状態のスイッチング素子を示すものである。

図７及び図８に示すように、スイッチング素子１００Ｑは、基板１０１と、基板１０１の上面に形成されるバッファ層１０２と、バッファ層１０２の上面に形成されるアンドープのＧａＮから成る電子走行層１０３と、電子走行層１０３の上面に形成されるＡｌＧａＮから成る電子供給層１０４と、電子供給層１０４の上面に形成されるソース電極１０５と、電子供給層１０４の上面に形成されるドレイン電極１０６と、電子供給層１０４の上面かつソース電極１０５及びドレイン電極１０６の間に形成されるゲート電極１０７と、を備える。

このスイッチング素子１００Ｑは、ノーマリーオン型である。そのため、図７に示すように、ゲート電極１０７の電位がソース電極１０５と同じ電位であっても、ゲート電極１０７がオープンの場合であっても、電子走行層１０３及び電子供給層１０４が接合する界面近傍に二次元電子ガス層Ｅが生じて、オン状態になる。オン状態において、ソース電極１０５の電位よりもドレイン電極１０６の電位が高ければ、ソース電極１０５及びドレイン電極１０６間に電流が流れる。

一方、図８に示すように、ゲート電極１０７の電位が、ソース電極１０５の電位を基準として閾値電圧よりも低いと、ゲート電極１０７の下方において、電子走行層１０３及び電子供給層１０４が接合する界面近傍に二次元電子ガス層Ｅが生じなくなり（空乏領域Ｄが形成され）、オフ状態になる。オフ状態では、ソース電極１０５及びドレイン電極１０６間に電流は流れない。

また、特許文献１では、二次元電子ガス層Ｅにおける電子密度及び移動度を大きくすることで、オン抵抗の低減を図るスイッチング素子が提案されている。このスイッチング素子について、図面を参照して説明する。図９は、従来のスイッチング素子の構成を示す模式的な断面図である。なお、図９に示すスイッチング素子１００Ｒについて、図７及び図８で示したスイッチング素子１００Ｑと同様である部分については、同じ符号を付するとともに重複する説明については省略する。

図９に示すように、スイッチング素子１００Ｒは、基板１０１と、バッファ層１０２と、電子走行層１０３と、電子供給層１０４と、ソース電極１０５と、ドレイン電極１０６と、ゲート電極１０７と、を備える。さらに、このスイッチング素子１００Ｒは、ＧａＮから成る電子走行層１０３とＡｌＧａＮから成る電子供給層１０４との間に、ＡｌＮから成るスペーサ層１１０を備える。

スイッチング素子１００Ｒでは、電子走行層１０３とのバンドギャップの差が電子供給層１０４よりもさらに大きく、かつ、電子走行層１０３との格子不整合が電子供給層１０４よりもさらに大きいスペーサ層１１０を備えることで、二次元電子ガス層Ｅにおける電子密度及び移動度を増大させて、オン抵抗を低減している。

特表２００５−５０９２７４号公報

しかしながら、図９に示すスイッチング素子では、スペーサ層１１０を形成する際に、下地の電子走行層１０３が分解され、その上面（スペーサ層１１０との界面）に凹凸が生じてしまう。さらに、電子走行層１０３の上面に形成されるスペーサ層１１０は極めて薄いため、電子走行層１０３の上面における凹凸の影響を受けて、厚さが不均一となってしまう。そして、このように電子走行層１０３及びスペーサ層１１０の面内方向の状態が不均一になると、電子の移動度が低下するなど、スイッチング素子の特性の劣化が生じるため、問題となる。

ここで、電子走行層１０３の上面に凹凸が生じる現象について、図面を参照して説明する。図１０は、図９に示すスイッチング素子における電子走行層の上面に凹凸が生じる現象について示した模式的な断面図である。なお、図１０は、ＡｌＮから成るスペーサ層１１０の形成方法が、半導体素子の量産手法として最も広く用いられているＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法である場合について示したものである。さらに、図１０は、液体である有機金属材料を反応炉まで搬送するためのキャリアガスが、原料及び生成物の酸化を防止する観点から最も広く用いられている水素（Ｈ_２）である場合について示したものである。

図１０に示すように、ＡｌＮから成るスペーサ層１１０を、ＧａＮから成る電子走行層１０３の上面に形成しようとすると、電子走行層１０３を成すＧａＮがガリウム（Ｇａ）と窒素（Ｎ）に分解される。これは、スペーサ層１１０を成すＡｌＮを成長させるために必要な温度（基板温度で９００℃以上）が、電子走行層１０３を成すＧａＮが熱分解を生じる温度（８００℃以上）よりも高いためである。そして、ＧａＮの熱分解によって生じた窒素（Ｎ）が、気体の窒素（Ｎ_２）となって離脱したり、周囲のＨ_２と反応してアンモニア（ＮＨ_３）となって離脱したりする。

このとき、キャリアガスであるＨ_２がＧａＮの周囲に豊富に存在する（即ち、水素雰囲気である）と、水素（Ｈ）と熱分解によって生じた窒素（Ｎ）とが結合してアンモニア（ＮＨ_３）を生じる反応が生じ易くなることで、窒素（Ｎ）の消費が促進されるため、熱分解が促進されてしまう。また、ＡｌＮは、気相中での原料の反応を抑制して基板上での原料の反応を促進する観点から、反応炉内を低圧（例えば、０．１気圧以下）にして成長させると好ましいが、反応炉内を低圧にするとＮ_２やＮＨ_３の離脱が促進されるため、熱分解が促進されてしまう。

そして、上記のように、電子走行層１０３を成すＧａＮが熱分解され、さらに当該熱分解が促進されることによって、電子走行層１０３の上面に凹凸が生じる。

本発明は、上記の問題点に鑑み、特定の窒化物半導体層の上面（界面）に凹凸が生じることを抑制した窒化物半導体積層基板及び当該窒化物半導体積層基板の製造方法を提供することを目的とする。

上記目的を達成するため、本発明は、第１元素を含む窒化物半導体で構成される第１窒化物半導体層と、前記第１窒化物半導体層の上面に形成され、第２元素を含む窒化物半導体で構成されるとともに、前記第１窒化物半導体層よりもバンドギャップが大きく、前記第１窒化物半導体層とヘテロ接合する第２窒化物半導体層と、前記第２窒化物半導体層の上面に形成され、前記第１元素及び前記第２元素のそれぞれを含む窒化物半導体で構成されるとともに、前記第１窒化物半導体層よりもバンドギャップが大きく、前記第２窒化物半導体層よりもバンドギャップが小さい第３窒化物半導体層と、を備え、前記第２窒化物半導体層が、前記第１窒化物半導体層の上面に形成された前記第２元素で構成される原料層を、窒化して成る第１領域を備えることを特徴とする窒化物半導体積層基板を提供する。

さらに、上記特徴の窒化物半導体積層基板において、前記第２窒化物半導体層が、前記第１領域と、前記第２元素を含む窒化物半導体を、前記第１領域の上面に気相成長させることで形成された領域である第２領域と、を備えると、好ましい。

さらに、上記特徴の窒化物半導体積層基板において、前記第１元素がガリウムであり、前記第２元素がアルミニウムであってもよい。

また、本発明は、第１元素を含む窒化物半導体で構成される第１窒化物半導体層を形成する第１窒化物半導体層形成工程と、前記第１窒化物半導体層の上面に、第２元素を含む窒化物半導体で構成され、前記第１窒化物半導体層よりもバンドギャップが大きく前記第１窒化物半導体層とヘテロ接合する第２窒化物半導体層を形成する第２窒化物半導体層形成工程と、前記第２窒化物半導体層の上面に、前記第１元素及び前記第２元素のそれぞれを含む窒化物半導体で構成され、前記第１窒化物半導体層よりもバンドギャップが大きく、前記第２窒化物半導体層よりもバンドギャップが小さい第３窒化物半導体層を形成する第３窒化物半導体層形成工程と、を備え、前記第２窒化物半導体層形成工程が、前記第１窒化物半導体層の上面に前記第２元素で構成される原料層を形成する工程と、前記原料層を窒化して第１領域を形成する工程と、を備えることを特徴とする窒化物半導体積層基板の製造方法を提供する。

さらに、上記特徴の窒化物半導体積層基板の製造方法において、前記第２窒化物半導体層形成工程が、前記第１窒化物半導体層の上面に前記原料層を形成する工程と、前記原料層を窒化して前記第１領域を形成する工程と、前記第１領域の上面に前記第２元素を含む窒化物半導体を気相成長させることで第２領域を形成する工程と、を備えると、好ましい。

さらに、上記特徴の窒化物半導体積層基板の製造方法において、前記原料層が第１条件で形成され、前記第２領域の少なくとも一部が第２条件で形成され、前記原料層が形成された後、前記第１条件から前記第２条件に移行するまでの間に、前記原料層の窒化が行われるとともに、前記第２領域の形成が開始されると、好ましい。

さらに、上記特徴の窒化物半導体積層基板の製造方法において、前記第１窒化物半導体層の上面に前記原料層を形成する工程における基板温度が、前記第１窒化物半導体層形成工程における基板温度よりも低いと、好ましい。

さらに、上記特徴の窒化物半導体積層基板の製造方法において、前記第１窒化物半導体層の上面に前記原料層を形成する工程における反応炉内の圧力が、前記第３窒化物半導体層形成工程における反応炉内の圧力よりも高いと、好ましい。

さらに、上記特徴の窒化物半導体積層基板の製造方法において、前記第１窒化物半導体層形成工程が水素雰囲気で行われ、前記第１窒化物半導体層形成工程の後、かつ、前記第２窒化物半導体層形成工程の前に、反応炉内の水素を別の気体に置換する工程を行うと、好ましい。

さらに、上記特徴の窒化物半導体積層基板の製造方法において、前記第１元素がガリウムであり、前記第２元素がアルミニウムであってもよい。

上記特徴の窒化物半導体積層基板及び当該窒化物半導体積層基板の製造方法によれば、第２窒化物半導体層（特に、第１領域）を、原料層の形成及び窒化の２工程に分けて形成することで、第１窒化物半導体層の上面に凹凸が生じ易い条件（第１窒化物半導体層の上面に対して、第２窒化物半導体層を直接的に気相成長させる条件）を避けることができる。したがって、第２窒化物半導体層が形成される第１窒化物半導体層の上面（界面）に凹凸が生じることを、抑制することが可能となる。

本発明の第１実施形態に係る窒化物半導体積層基板を用いたスイッチング素子の構成の一例を示す模式的な断面図。 図１の窒化物半導体積層基板におけるスペーサ層の形成方法を示す模式的な断面図。 図１の窒化物半導体積層基板における電子走行層、スペーサ層及び電子供給層の形成方法を示すシーケンス図。 本発明の第２実施形態に係る窒化物半導体積層基板を用いたスイッチング素子の構成の一例を示す模式的な断面図。 図４の窒化物半導体積層基板における電子走行層、スペーサ層及び電子供給層の形成方法を示すシーケンス図。 本発明の第３実施形態に係る窒化物半導体積層基板における電子走行層、スペーサ層及び電子供給層の形成方法を示すシーケンス図。 従来のスイッチング素子の典型的な構成の一例を示す模式的な断面図。 従来のスイッチング素子の典型的な構成の一例を示す模式的な断面図。 従来のスイッチング素子の構成を示す模式的な断面図。 図９に示すスイッチング素子における電子走行層の上面に凹凸が生じる現象について示した模式的な断面図。

以下、本発明の実施形態に係る窒化物半導体積層基板とその製造方法について、図面を参照して説明する。なお、以下では説明の具体化のため、本発明の実施形態に係る窒化物半導体積層基板を利用したスイッチング素子を例に挙げて説明する。また、以下の説明において参照する各断面図は、説明の便宜上、要部を強調して表示しているため、図面上の各構成要素の寸法比と実際の寸法比とは、必ずしも一致するものではない。また、以下の説明において参照する各図では、説明の理解を容易にする観点から、同一の構成要素には同一の符号を付している。

また、以下では、本発明の実施形態に係る窒化物半導体積層基板を構成するそれぞれの層について、当該層を構成する元素（材料）を例示しているが、その趣旨は、当該層を構成する主要な元素を示すことであって、当該層に当該元素以外の元素（例えば、不純物など）が一切含まれないことを示しているのではない。

＜第１実施形態＞
最初に、本発明の第１実施形態に係る窒化物半導体積層基板とその製造方法について、図面を参照して説明する。図１は、本発明の第１実施形態に係る窒化物半導体積層基板を用いたスイッチング素子の構成の一例を示す模式的な断面図である。

図１に示すように、本発明の第１実施形態に係る窒化物半導体積層基板１０Ａは、基板１１と、基板１１の上面に形成されるバッファ層１２と、バッファ層１２の上面に形成される電子走行層１３（第１窒化物半導体層）と、電子走行層１３の上面に形成されるスペーサ層１４Ａ（第２窒化物半導体層）と、スペーサ層１４Ａの上面に形成される電子供給層１５（第３窒化物半導体層）と、を備える。

基板１１は、例えば、Ｓｉ、ＳｉＣ、サファイア（Ａｌ_２Ｏ_３）、ＧａＮ、ＡｌＮ、酸化亜鉛（ＺｎＯ）、ガリウム砒素（ＧａＡｓ）などで構成される。バッファ層１２は、例えば、Ｉｎ_ＸＡｌ_ＹＧａ_{１−Ｘ−Ｙ}Ｎで構成される（ただし、０≦Ｘ＋Ｙ≦１、かつ、０≦Ｘ≦１及び０≦Ｙ≦１）。なお、基板１１及びバッファ層１２は、同じ窒化物半導体で構成されるものであってもよい。また、基板１１及びバッファ層１２は、窒化物半導体積層基板１０Ａの反りやクラックを抑制することが可能であれば、上記の例示した材料に限定されず、どのような材料を選択してもよい。

電子走行層１３は、例えば、厚さが１μｍ以上５μｍ以下のノンドープのＧａＮで構成される。また、スペーサ層１４Ａは、例えば、厚さが１ｎｍ以上１０ｎｍ以下のＡｌＮで構成される。ここで、スペーサ層１４Ａの厚さが、１ｎｍ以上５ｎｍ以下であると、さらに好ましい。

電子供給層１５は、例えば、１０ｎｍ以上１００ｎｍ以下のＡｌ_ＺＧａ_１−ＺＮで構成される（ただし、０＜Ｚ≦１）。ここで、組成比を示す数値Ｚについて、０．１≦Ｚ≦０．３であると、さらに好ましい。また、電子供給層１５は、Ｉｎ_ＪＡｌ_ＬＧａ_{１−Ｊ−Ｌ}Ｎで構成されてもよい（ただし、０＜Ｊ＋Ｌ≦１、かつ、０≦Ｊ＜１及び０＜Ｌ≦１）。

上記の場合、ＧａＮで構成される電子走行層１３と、電子走行層１３を構成するＧａＮよりもバンドギャップが大きいＡｌＮで構成されるスペーサ層１４Ａと、がヘテロ接合する。これにより、電子走行層１３及びスペーサ層１４Ａが接合する界面近傍（特に、電子走行層１３側）に、二次元電子ガス層Ｅが生じる。また、ＡｌＧａＮ（または、ＩｎＡｌＧａＮ）で構成される電子供給層１５は、ＧａＮで構成される電子走行層１３よりもバンドギャップは大きいが、ＡｌＮで構成されるスペーサ層１４Ａよりはバンドギャップが小さい。

上記構成の窒化物半導体積層基板１０Ａにおいて、仮に、スペーサ層１４Ａを設けることなく、電子走行層１３と電子供給層１５とを直接的に接合したとしても、ヘテロ接合を得て二次元電子ガス層を生じさせることは可能である。しかし、電子走行層１３及び電子供給層１５の間に、電子供給層１５よりもさらにバンドギャップが大きいスペーサ層１４Ａを設けることによって、二次元電子ガス層Ｅにおける電子密度及び移動度を増大させて、オン抵抗を低減することが可能になる。

また、図１に例示するスイッチング素子ＳＡは、上記の窒化物半導体積層基板１０Ａと、電子供給層１５の上面に形成されるソース電極２１と、電子供給層１５の上面に形成されるドレイン電極２２と、電子供給層１５の上面かつソース電極２１及びドレイン電極２２の間に形成されるゲート電極２３と、を備える。

ソース電極２１、ドレイン電極２２及びゲート電極２３のそれぞれは、Ｔｉ、Ａｌ、Ｃｕ、Ａｕ、Ｐｔ、Ｗ、Ｔａ、Ｒｕ、Ｉｒ、Ｐｄ、Ｈｆなどの金属元素や、これらの金属元素の少なくとも２つを含む合金、またはこれらの金属元素の少なくとも１つを含む窒化物などで構成される。ソース電極２１、ドレイン電極２２及びゲート電極２３のそれぞれは、単層で構成されるものであってもよいし、組成が異なる複数の層で構成されるものであってもよい。

図１に例示するスイッチング素子ＳＡはノーマリーオン型である。そのため、図１に示すように、ゲート電極２３の電位がソース電極２１と同じ電位であっても、ゲート電極２３がオープンの場合であっても、電子走行層１３及びスペーサ層１４Ａが接合する界面近傍に二次元電子ガス層Ｅが生じて、オン状態になる。オン状態において、ソース電極２１の電位よりもドレイン電極２２の電位が高ければ、ソース電極２１及びドレイン電極２２間に電流が流れる。一方、ゲート電極２３の電位が、ソース電極２１の電位を基準として閾値電圧よりも低いと、ゲート電極２３の下方において、電子走行層１３及びスペーサ層１４Ａが接合する界面近傍に二次元電子ガス層Ｅが生じなくなり（図８と同様の空乏領域Ｄが形成され）、オフ状態になる。オフ状態では、ソース電極２１及びドレイン電極２２間に電流は流れない。

上述した窒化物半導体積層基板１０Ａでは、ＧａＮで構成される電子走行層１３の上面に、ＡｌＮで構成されるスペーサ層１４Ａを形成する必要がある。しかし、この場合、上述のように電子走行層１３を成すＧａＮが熱分解して、電子走行層１３の上面（界面）に凹凸が生じるという問題がある（図１０参照）。

そこで、本願発明の第１実施形態に係る窒化物半導体積層基板１０Ａでは、電子走行層１３を成すＧａＮの熱分解を抑制することが可能なスペーサ層１４Ａを形成する。以下、スペーサ層１４Ａの形成方法を中心として、電子走行層１３、スペーサ層１４Ａ及び電子供給層１５の各層の形成方法について、図面を参照して説明する。図２は、図１の窒化物半導体積層基板におけるスペーサ層の形成方法を示す模式的な断面図である。図３は、図１の窒化物半導体積層基板における電子走行層、スペーサ層及び電子供給層の形成方法を示すシーケンス図である。なお、図２及び図３に例示する各層の形成方法は、ＭＯＣＶＤ法を用いたものである。また、図３のシーケンス図において、横軸は時間（グラフの図中右側ほど後）を示しており、縦軸は基板温度（グラフの図中上側ほど高温）、反応炉内の圧力（グラフの図中上側ほど高圧）、または、原料あるいは雰囲気ガスの供給量（グラフの図中上側ほど流量大）を示している。

まず、図２を参照して、スペーサ層１４Ａの形成方法の概略について説明する。本発明の第１実施形態に係る窒化物半導体積層基板におけるスペーサ層１４Ａの形成方法は、まず、図２（ａ）に示すように、電子走行層１３の上面に対して、アルミニウム（Ａｌ）で構成される原料層Ｍを形成する。そして、図２（ｂ）に示すように、Ａｌで構成される原料層Ｍを窒化することによって、ＡｌＮで構成されるスペーサ層１４Ａを形成する。なお、本願において「窒化」とは、原料層Ｍの形成後、事後的に窒素（Ｎ）を拡散させることで、原料層Ｍを構成する元素（Ａｌ）と窒素（Ｎ）との化合物である窒化物半導体（ＡｌＮ）を得ることである。

次に、図３を参照して、電子走行層１３、スペーサ層１４Ａ及び電子供給層１５の具体的な形成方法の一例について説明する。

図３に例示するように、最初に、ＧａＮで構成される電子走行層１３を形成する（電子走行層形成工程：Ｃ０〜Ｃ１）。この工程では、ＧａＮの形成に適した条件とする。

具体的には、Ｇａの原料であるトリメチルガリウム（ＴＭＧａ）と、Ｎの原料であるアンモニア（ＮＨ_３）と、を反応炉内にそれぞれ供給することで、ＧａＮで構成される電子走行層１３を形成する。このとき、キャリアガスとして水素（Ｈ_２）を用い、基板温度はＴ１、反応炉内の圧力はＰ１とする。例えば、基板温度Ｔ１は、６００℃以上１３００℃以下、より好ましくは７００℃以上１２００℃以下である。また例えば、反応炉内の圧力Ｐ１は、０．１気圧以上である。

電子走行層１３の形成が終了すると（Ｃ１）、次に、スペーサ層１４Ａを形成するための条件へ移行する（スペーサ層形成準備工程：Ｃ１〜Ｃ３）。この工程では、図２（ａ）に示した原料層Ｍの形成に適し、かつ、既に形成したＧａＮの熱分解が生じ難い条件へと移行する。

具体的には、まず、ＴＭＧａ及びＨ_２の供給を停止する一方で、ＮＨ_３の供給を継続することによって、反応炉内の圧力がＰ１で維持されるようにする（Ｃ１〜Ｃ２）。なお、このとき、ＮＨ_３に加えて（または代えて）、窒素（Ｎ_２）を供給してもよい。

この反応炉内に供給するガスの制御により、反応炉内の圧力の過度な低下を抑制するとともに、反応炉内のＨ_２をＮＨ_３（またはＮ_２、あるいはＮＨ_３及びＮ_２）で置換する。これにより、反応炉内が低圧及び水素雰囲気となることが抑制されるため、電子走行層１３を構成するＧａＮの熱分解を抑制することができる。

さらに、上記の反応炉内に供給するガスの制御と同時に、基板温度をＴ１からＴ２まで低下させる（Ｃ１〜Ｃ２）。基板温度Ｔ２は、Ａｌで構成される原料層Ｍを形成可能な温度である。Ａｌは、融点が６６０℃程度と低いことから、低温でも十分にマイグレーションを生じさせることが可能である。なお、基板温度Ｔ２は、例えば、４５０℃以上９００℃以下、より好ましくは６００℃以上８００℃以下である。

基板温度がＴ２になって安定すると（Ｃ２）、反応炉内にＮ_２を供給することで、反応炉内のＮＨ_３をＮ_２で置換する（Ｃ２〜Ｃ３）。なお、このとき、反応炉内にＮ_２に加えてＨ_２を供給してもよい。この時点では、基板温度がＴ２まで低下しているため、周囲にＨ_２が存在していたとしても、ＧａＮの熱分解が十分に抑制されるからである。また、図３では、Ｎ_２を期間Ｃ２〜Ｃ４で供給する場合について例示しているが、Ｎ_２は、期間Ｃ２〜Ｃ３で供給するようにしてもよいし、期間Ｃ２〜Ｃ５で供給するようにしてもよい。

スペーサ層１４Ａを形成するための条件への移行が終了すると（Ｃ３）、次に、スペーサ層１４Ａを形成する（スペーサ層形成工程：Ｃ３〜Ｃ６）。この工程では、Ａｌで構成される原料層Ｍを形成する工程（図２（ａ）参照）と、Ａｌで構成される原料層Ｍを窒化する工程（図２（ｂ）参照）と、を順番に行う。

具体的には、まず、反応炉内に、Ａｌの原料であるトリメチルアルミニウム（ＴＭＡｌ）を供給することで、Ａｌで構成される原料層Ｍを形成する（図２（ａ）参照、Ｃ３〜Ｃ４）。このとき、キャリアガスとして、例えばＮ_２を用いる。なお、キャリアガスとしてＨ_２を用いることも可能である。上述のように、この時点では、基板温度がＴ２まで低下しているため、ＧａＮの周囲にＨ_２が存在していたとしても、ＧａＮの熱分解が十分に抑制されるからである。

次に、ＴＭＡｌの供給を停止して、原料層Ｍの形成を終了する（Ｃ４）。そして、その後に、ＮＨ_３の供給を開始する（Ｃ５）。また、これと同時に、基板温度をＴ２から上昇させる。これにより、Ａｌで構成される原料層Ｍを窒化して、ＡｌＮで構成されるスペーサ層１４Ａを形成する（図２（ｂ）参照、Ｃ５〜Ｃ６）。

そして、Ａｌで構成される原料層Ｍの窒化を行いながら、ＡｌＧａＮ（または、ＩｎＡｌＧａＮ）で構成される電子供給層１５の形成に適した条件に移行する（Ｃ５〜Ｃ６）。具体的には、基板温度をＴ３まで上昇させつつ、反応炉内の圧力をＰ２まで低下させる。

電子供給層１５は、ＧａだけでなくＡｌを含む窒化物半導体であるＡｌＧａＮ（またはＩｎＡｌＧａＮ）で構成されているため、ＧａＮを形成する条件と比較して、高温かつ低圧であると好ましい。なお、基板温度Ｔ３は、例えば、９００℃以上１４００℃以下、より好ましくは９００℃以上１２００℃以下である。また、反応炉内の圧力Ｐ２は、例えば、０．１気圧以下である。

これらの条件は、電子走行層１３を成すＧａＮが熱分解を生じ得るものである。しかし、この条件となる段階では、ＧａＮで構成される電子走行層１３の上面に、ＡｌＮで構成されるスペーサ層１４Ａが形成されており、当該スペーサ層１４Ａによって電子走行層１３の上面（界面）が保護される。したがって、電子走行層１３の上面（界面）において、ＧａＮの熱分解が抑制される。

スペーサ層１４Ａの形成が終了して、基板温度がＴ３、反応炉内の圧力がＰ２になって安定すると（Ｃ６）、次に、ＡｌＧａＮ（または、ＩｎＡｌＧａＮ）で構成される電子供給層１５を形成する（電子供給層形成工程：Ｃ６〜Ｃ７）。

具体的には、反応炉内にＴＭＧａ及びＴＭＡｌを供給する。なお、電子供給層１５がＩｎＡｌＧａＮで構成される場合は、トリメチルインジウム（ＴＭＩｎ）も供給する。このとき、キャリアガスとして、例えばＨ_２を用いる。また、反応炉内へのＮＨ_３の供給も継続する。これにより、スペーサ層１４Ａの上面に、ＡｌＧａＮ（または、ＩｎＡｌＧａＮ）で構成される電子供給層１５が形成される。

以上のように、本発明の第１実施形態に係る窒化物半導体積層基板１０Ａは、スペーサ層１４Ａを、原料層Ｍの形成及び窒化の２工程に分けて形成することで、電子走行層１３の上面に凹凸が生じ易い条件（電子走行層１３の上面に対してスペーサ層を直接的に気相成長させる条件）を避けることができる。したがって、スペーサ層１４Ａが形成される電子走行層１３の上面（界面）に凹凸が生じることを、抑制することが可能となる。

そして、電子走行層１３の上面（界面）に凹凸が生じることを抑制することで、例えば１０ｎｍ以下（さらには５ｎｍ以下）という極めて薄いスペーサ層１４Ａの厚さを、均一にすることができる。これにより、電子走行層１３及びスペーサ層１４Ａの面内方向の状態が均一になるため、電子の移動度が低下するなど、スイッチング素子ＳＡの特性の劣化が生じることを、抑制することが可能となる。

なお、原料層Ｍを構成するＡｌを形成する際の基板温度Ｔ２は、必ずしも、電子走行層１３を構成するＧａＮを形成する際の基板温度Ｔ１よりも低くする必要はない。ただし、電子走行層１３を構成するＧａＮの熱分解を抑制する観点から、原料層Ｍを構成するＡｌを形成する際の基板温度Ｔ２を、少なくとも、ＡｌＮを気相成長によって直接的に形成する際に必要な基板温度よりも低くすると、好ましい。

特に、図３に例示したように、原料層Ｍを構成するＡｌを形成する際の基板温度Ｔ２を、電子走行層１３を構成するＧａＮを形成する際の基板温度Ｔ１よりも低くすると、電子走行層１３を構成するＧａＮの熱分解を効果的に抑制することができるため、さらに好ましい。

また、原料層Ｍを構成するＡｌを形成する際の反応炉内の圧力Ｐ１は、必ずしも、電子走行層１３を構成するＧａＮを形成する際の反応炉内の圧力Ｐ１と同一である必要はない。ただし、電子走行層１３を構成するＧａＮの熱分解を抑制する観点から、原料層Ｍを構成するＡｌを形成する際の反応炉内の圧力Ｐ１を、少なくとも、ＡｌＮを気相成長によって直接的に形成する際に必要な圧力よりも高くすると、好ましい。

特に、図３に例示したように、原料層Ｍを構成するＡｌを形成する際の反応炉内の圧力を、電子供給層１５を構成するＡｌＧａＮ（または、ＩｎＡｌＧａＮ）を形成する際の反応炉内の圧力Ｐ２よりも高くすると、電子走行層１３を構成するＧａＮの熱分解を効果的に抑制することができるため、さらに好ましい。

＜第２実施形態＞
次に、本発明の第２実施形態に係る窒化物半導体積層基板とその製造方法について、図面を参照して説明する。図４は、本発明の第２実施形態に係る窒化物半導体積層基板を用いたスイッチング素子の構成の一例について示す模式的な断面図である。図５は、図４の窒化物半導体積層基板における電子走行層、スペーサ層及び電子供給層の製造方法を示すシーケンス図である。なお、図４及び図５は、本発明の第１実施形態に係る窒化物半導体積層基板の構成及び製造方法について示す図１及び図３と同様の方法で、本発明の第２実施形態に係る窒化物半導体積層基板の構成及び製造方法について示した図である。また、以下における本発明の第２実施形態に係る窒化物半導体積層基板の説明において、上述した本発明の第１実施形態に係る窒化物半導体積層基板と同様である部分については、重複する説明を省略する。

図４に示すように、本発明の第２実施形態に係る窒化物半導体積層基板１０Ｂは、基板１１と、バッファ層１２と、電子走行層１３（第１窒化物半導体層）と、スペーサ層１４Ｂ（第２窒化物半導体層）と、電子供給層１５（第３窒化物半導体層）と、を備える。また、図４に例示するスイッチング素子ＳＢは、上記の窒化物半導体積層基板１０Ｂと、ソース電極２１と、ドレイン電極２２と、ゲート電極２３と、を備える。

ただし、本発明の第２実施形態に係る窒化物半導体積層基板１０Ｂは、スペーサ層１４Ｂが、第１領域１４Ｂ１と、第２領域１４Ｂ２と、で構成されている点で、本発明の第１実施形態に係る窒化物半導体積層基板１０Ａ（図１参照）とは異なる。特に、スペーサ層１４Ｂの第１領域１４Ｂ１及び第２領域１４Ｂ２は、それぞれＡｌＮで構成されているが、形成方法が異なっている。

具体的に、スペーサ層１４Ｂの第１領域１４Ｂ１は、本発明の第１実施形態に係る窒化物半導体積層基板１０Ａのスペーサ層１４Ａ（図１参照）と同様に、Ａｌで構成される原料層Ｍを形成した後に、当該原料層Ｍを窒化することで形成される。これに対して、スペーサ層１４Ｂの第２領域１４Ｂ２は、第１領域１４Ｂ１のような２工程に分けた（段階的な）形成を行わず、気相成長による直接的な形成を行う。

ここで、上述した本発明の第１実施形態に係る窒化物半導体積層基板１０Ａ（図１参照）は、スペーサ層１４Ａの全部が第１領域１４Ｂ１で構成されたものとして解釈することが可能である。そのため、本発明の第１実施形態に係る窒化物半導体積層基板１０Ａと、本発明の第２実施形態に係る窒化物半導体積層基板１０Ｂと、のそれぞれにおけるスペーサ層１４Ａ，１４Ｂは、電子走行層１３との界面に、Ａｌから成る原料層Ｍを窒化して成る第１領域を備えるという点で、共通している。

次に、図５を参照して、本発明の第２実施形態に係る窒化物半導体積層基板１０Ｂにおける電子走行層１３、スペーサ層１４Ｂ及び電子供給層１５の具体的な形成方法の一例について説明する。

図５に示すように、最初に、本発明の第１実施形態に係る窒化物半導体積層基板１０Ａにおける電子走行層１３と同様の形成方法で、電子走行層１３を形成する（電子走行層形成工程：Ｃ０〜Ｃ１）。そして、電子走行層１３の形成が終了した後、本発明の第１実施形態に係る窒化物半導体積層基板１０Ａにおけるスペーサ層１４Ａと同様の形成方法で、スペーサ層１４Ｂの第１領域１４Ｂ１を形成する（スペーサ層形成準備工程：Ｃ１〜Ｃ３、及び、第１領域形成工程：Ｃ３〜Ｃ６）。

スペーサ層１４Ｂの第１領域１４Ｂ１の形成が終了し、基板温度がＴ３、反応炉内の圧力がＰ２になって安定すると（Ｃ６）、次に、ＡｌＮで構成される第２領域１４Ｂ２を、第１領域１４Ｂ１の上面に対して気相成長により形成する（第２領域形成工程：Ｃ６〜Ｃ６１）。

具体的には、反応炉内にＴＭＡｌを供給する。このとき、キャリアガスとして、例えばＨ_２を用いる。また、反応炉内へのＮＨ_３の供給も継続する。これにより、スペーサ層１４Ｂの第１領域１４Ｂ１の上面に、ＡｌＮで構成されるスペーサ層１４Ｂの第２領域１４Ｂ２が形成される。

このスペーサ層１４Ｂの第２領域１４Ｂ２を形成する際の条件は、電子走行層１３を成すＧａＮが熱分解を生じ得るものである。しかし、この条件となる段階では、ＧａＮで構成される電子走行層１３の上面に、ＡｌＮで構成されるスペーサ層１４Ｂの第１領域１４Ｂ１が形成されており、当該第１領域１４Ｂ１によって電子走行層１３の上面（界面）が保護される。したがって、電子走行層１３の上面（界面）において、ＧａＮの熱分解が抑制される。

スペーサ層１４Ｂの形成が終了すると、次に、本発明の第１実施形態に係る窒化物半導体積層基板１０Ａにおける電子供給層１５と同様の形成方法で、電子供給層１５を形成する（電子供給層形成工程：Ｃ６１〜Ｃ７）。

以上のように、本発明の第２実施形態に係る窒化物半導体積層基板１０Ｂは、本発明の第１実施形態に係る窒化物半導体積層基板１０Ａと同様に、スペーサ層１４Ｂ（特に、第１領域１４Ｂ１）を２工程に分けて形成することによって、電子走行層１３の上面に凹凸が生じ易い条件を避けることができる。したがって、スペーサ層１４Ｂが形成される電子走行層１３の上面（界面）に凹凸が生じることを、抑制することが可能となる。

さらに、本発明の第２実施形態に係る窒化物半導体積層基板１０Ｂでは、スペーサ層１４Ｂを、第１領域１４Ｂ１と第２領域１４Ｂ２とで別々に形成することによって、原料層Ｍの窒化によって形成する第１領域１４Ｂ１の厚さを、スペーサ層が第１領域のみから成る窒化物半導体積層基板（即ち、本発明の第１実施形態に係る窒化物半導体積層基板１０Ａ、図１参照）よりも、薄くすることが可能になる。これにより、第１領域１４Ｂ１内の隅々まで確実に窒素（Ｎ）を拡散させることができるため、スペーサ層１４Ｂ内（特に、厚さ方向）で窒素（Ｎ）の組成がばらつくことを抑制することが可能になる。

なお、スペーサ層１４Ｂの第２領域１４Ｂ２を構成するＡｌＮを形成する際の基板温度Ｔ３及び反応炉内の圧力Ｐ２は、必ずしも、電子供給層１５を形成するＡｌＧａＮ（または、ＩｎＡｌＧａＮ）を形成する際の基板温度Ｔ３及び反応炉内の圧力Ｐ２と同一である必要はない。ただし、スペーサ層１４Ｂの第２領域１４Ｂ２を構成するＡｌＮを気相成長させるためには、少なくとも、原料層Ｍを構成するＡｌを形成する際の基板温度Ｔ２よりも高い基板温度にするとともに、原料層Ｍを構成するＡｌを形成する際の反応炉内の圧力Ｐ１よりも低い圧力にすると、好ましい。

特に、図５に例示したように、スペーサ層１４Ｂの第２領域１４Ｂ２を構成するＡｌＮを形成する際の基板温度Ｔ３及び反応炉内の圧力Ｐ２を、電子供給層１５を形成するＡｌＧａＮ（または、ＩｎＡｌＧａＮ）を形成する際の基板温度Ｔ３及び反応炉内の圧力Ｐ２と同一にすると、スペーサ層１４Ｂの第２領域１４Ｂ２と電子供給層１５とを連続的に形成することができるため、好ましい。

＜第３実施形態＞
次に、本発明の第３実施形態に係る窒化物半導体積層基板とその製造方法について、図面を参照して説明する。図６は、本発明の第３実施形態に係る窒化物半導体積層基板における電子走行層、スペーサ層及び電子供給層の製造方法を示すシーケンス図である。なお、図６は、本発明の第１及び第２実施形態に係る窒化物半導体積層基板の製造方法について示す図３及び図５と同様の方法で、本発明の第３実施形態に係る窒化物半導体積層基板の製造方法について示した図である。また、以下における本発明の第３実施形態に係る窒化物半導体積層基板の説明において、上述した本発明の第１及び第２実施形態に係る窒化物半導体積層基板と同様である部分については、重複する説明を省略する。

本発明の第３実施形態に係る窒化物半導体積層基板は、本発明の第２実施形態に係る窒化物半導体積層基板１０Ｂ（図４参照）と同様の構成である。そのため、本発明の第３実施形態に係る窒化物半導体積層基板の構成については、本発明の第２実施形態に係る窒化物半導体積層基板１０Ｂの構成について示した図面（図４）及び説明を参酌することとして、ここでは説明を省略する。なお、以下では、本発明の第３実施形態に係る窒化物半導体積層基板における各層（特に、電子走行層、スペーサ層及び電子供給層）について、本発明の第２実施形態に係る窒化物半導体積層基板１０Ｂと同じ符号を付して説明している。

図６を参照して、本発明の第３実施形態に係る窒化物半導体積層基板における電子走行層１３、スペーサ層１４Ｂ及び電子供給層１５の具体的な形成方法の一例について説明する。

図６に示すように、最初に、本発明の第１及び第２実施形態に係る窒化物半導体積層基板１０Ａ，１０Ｂにおける電子走行層１３と同様の形成方法で、電子走行層１３を形成する（電子走行層形成工程：Ｃ０〜Ｃ１）。そして、電子走行層１３の形成が終了した後、本発明の第１及び第２実施形態に係る窒化物半導体積層基板１０Ａ，１０Ｂの製造方法と同様に、スペーサ層１４Ｂ（特に、原料層Ｍ）を形成するための条件へ移行する（スペーサ層形成準備工程：Ｃ１〜Ｃ３）。

本発明の第３実施形態に係る窒化物半導体積層基板の製造方法では、本発明の第１及び第２実施形態に係る窒化物半導体積層基板１０Ａ，１０Ｂと同様に、原料層Ｍを形成する（Ｃ３〜Ｃ５）。ただし、本発明の第３実施形態に係る窒化物半導体積層基板の製造方法では、原料層Ｍを窒化してスペーサ層１４Ｂの第１領域１４Ｂ１を形成する工程を、基板温度及び反応炉内の圧力がＴ３及びＰ２で安定する時点（Ｃ６）よりも前に終了させる（Ｃ５〜Ｃ５９）。即ち、本発明の第３実施形態に係る窒化物半導体積層基板の製造方法では、基板温度がＴ３、反応炉内の圧力がＰ２になって安定する（Ｃ６）よりも前に、スペーサ層１４Ｂの第２領域１４Ｂ２の形成を開始する（Ｃ５９）。

具体的には、基板温度がＴ２より高くＴ３より低いＴ２３以上になり、反応炉内の圧力がＰ１より低くＰ２より高いＰ１２以下になると（Ｃ５９）、反応炉内にＴＭＡｌを供給する。このとき、キャリアガスとして、例えばＨ_２を用いる。また、反応炉内へのＮＨ_３の供給も継続する。これにより、第１領域１４Ｂ１の上面に対して、ＡｌＮで構成される第２領域１４Ｂ２が、気相成長により形成される（第２領域形成工程：Ｃ５９〜Ｃ６１）。

第１領域１４Ｂ１を成すＡｌＮも、ＧａＮほど甚だしくはないが、ＧａＮと同様に熱分解を生じ得る。そのため、第１領域１４Ｂ１の上面（界面）における凹凸を抑制して均一なスペーサ層１４Ｂを得る観点から、第１領域１４Ｂ１を成すＡｌＮの熱分解を可能な限り抑制すると、好ましい。

そこで、上記のように、基板温度がＴ３、反応炉内の圧力がＰ２で安定するのを待たずに、第２領域１４Ｂ２の形成を開始することによって、第１領域１４Ｂ１を成すＡｌＮが熱分解を生じる条件になる前に、第２領域１４Ｂ２の形成を開始する。これにより、第１領域１４Ｂ１を成すＡｌＮの熱分解が抑制されるため、第１領域１４Ｂ１の上面（界面）に凹凸が生じることを抑制することが可能になる。

ただし、上記の方法で第２領域１４Ｂ２を形成する場合、原料層Ｍの窒化を十分に行った後に、第２領域１４Ｂ２の形成を開始すると、好ましい。したがって、基板温度Ｔ２３は、例えば８００℃以上１２００℃以下、より好ましくは８５０℃以上１１００℃以下とする。また、反応炉内の圧力Ｐ１２は、例えば０．１気圧以下とする。なお、基板温度及び反応炉内の圧力に関する上記の２つの条件（基板温度がＴ２３以上、反応炉内の圧力がＰ１２以上）について、両方の条件を満たした場合に第２領域１４Ｂ２の形成を開始してもよいし、いずれか一方の条件または特定の一方の条件を満たした場合に第２領域１４Ｂ２の形成を開始してもよい。

そして、基板温度がＴ３、反応炉内の圧力がＰ２になって安定し（Ｃ６）、第２領域１４Ｂ２の形成が終了すると、次に、本発明の第１及び第２実施形態に係る窒化物半導体積層基板１０Ａ，１０Ｂにおける電子供給層１５と同様の形成方法で、電子供給層１５を形成する（電子供給層形成工程：Ｃ６１〜Ｃ７）。

以上のように、本発明の第３実施形態に係る窒化物半導体積層基板は、本発明の第１及び第２実施形態に係る窒化物半導体積層基板１０Ａ，１０Ｂと同様に、スペーサ層１４Ｂ（特に、第１領域１４Ｂ１）を２工程に分けて形成することによって、電子走行層１３の上面に凹凸が生じ易い条件を避けることができる。したがって、スペーサ層１４Ｂが形成される電子走行層１３の上面（界面）に凹凸が生じることを、抑制することが可能となる。

また、本発明の第３実施形態に係る窒化物半導体積層基板では、本発明の第２実施形態に係る窒化物半導体積層基板１０Ｂと同様に、スペーサ層１４Ｂを、第１領域１４Ｂ１と第２領域１４Ｂ２とで別々に形成することによって、原料層Ｍの窒化によって形成する第１領域１４Ｂ１の厚さを、スペーサ層が第１領域のみから成る窒化物半導体積層基板（即ち、本発明の第１実施形態に係る窒化物半導体積層基板１０Ａ、図１参照）よりも、薄くすることが可能になる。これにより、第１領域１４Ｂ１内の隅々まで確実に窒素（Ｎ）を拡散させることができるため、スペーサ層１４Ｂ内（特に、厚さ方向）で窒素（Ｎ）の組成がばらつくことを抑制することが可能になる。

さらに、本発明の第３実施形態に係る窒化物半導体積層基板では、原料層Ｍを形成した後、所定の条件（第２領域１４Ｂ２を成すＡｌＮの気相成長に適した条件：基板温度Ｔ２、反応炉内の圧力Ｐ２）に移行する過程で、原料層Ｍを窒化するとともに、第２領域１４Ｂ２の形成を開始する。これにより、第１領域１４Ｂ１を成すＡｌＮの熱分解を抑制して、第１領域１４Ｂ１の上面（界面）に凹凸が生じることを抑制するとともに、スペーサ層１４Ｂの形成に要する時間を短縮することが可能になる。

＜変形等＞
［１］ 上述の実施形態では、Ｇａの原料としてＴＭＧａ、Ａｌの原料としてＴＭＡｌ、Ｉｎの原料としてＴＭＩｎ、Ｎの原料としてＮＨ_３を例示しているが、これら以外の原料を使用してもよい。

［２］ 上述の実施形態では、Ｇａ（第１元素）を含む窒化物半導体ＧａＮ、Ａｌ（第２元素）を含む窒化物半導体ＡｌＮ、Ｇａ（第１元素）及びＡｌ（第２元素）の両方を含む窒化物半導体ＡｌＧａＮ（または、ＩｎＡｌＧａＮ）を順番に積層した窒化物半導体積層基板１０Ａ，１０Ｂについて例示したが、これは一例に過ぎず、ＧａやＡｌ以外の元素を含む窒化物半導体を有する窒化物半導体積層基板についても、本発明は適用可能である。ただし、第１窒化物半導体層の上面に第２窒化物半導体層を直接的に気相成長させると、第１窒化物半導体層が熱分解するなどの問題が発生する場合に、本発明を適用すると、好ましい。

［３］ 上述の実施形態では、窒化物半導体積層基板１０Ａ，１０Ｂを、ノーマリーオン型のスイッチング素子ＳＡ，ＳＢに適用する場合について例示したが、本発明に係る窒化物半導体積層基板を、ノーマリーオフ型のスイッチング素子に適用してもよい。また、上述の実施形態では、窒化物半導体積層基板１０Ａ，１０Ｂを、キャリアが電子である（二次元電子ガス層Ｅが形成される）スイッチング素子ＳＡ，ＳＢについて例示したが、本発明に係る窒化物半導体積層基板は、キャリアが正孔である（二次元正孔ガスが形成される）スイッチング素子に適用してもよい。また、本発明に係る窒化物半導体積層基板を、スイッチング素子以外の素子に適用してもよい。

＜まとめ＞
本発明の実施形態に係る窒化物半導体積層基板１０Ａ，１０Ｂは、例えば以下のように把握され得る。

本発明の実施形態に係る窒化物半導体積層基板１０Ａ，１０Ｂは、第１元素を含む窒化物半導体で構成される第１窒化物半導体層１３と、前記第１窒化物半導体層１３の上面に形成され、第２元素を含む窒化物半導体で構成されるとともに、前記第１窒化物半導体層１３よりもバンドギャップが大きく、前記第１窒化物半導体層１３とヘテロ接合する第２窒化物半導体層１４Ａ，１４Ｂと、前記第２窒化物半導体層１４Ａ，１４Ｂの上面に形成され、前記第１元素及び前記第２元素のそれぞれを含む窒化物半導体で構成されるとともに、前記第１窒化物半導体層１３よりもバンドギャップが大きく、前記第２窒化物半導体層１４Ａ，１４Ｂよりもバンドギャップが小さい第３窒化物半導体層１５と、を備え、前記第２窒化物半導体層１４Ａ，１４Ｂが、前記第１窒化物半導体層１３の界面に形成された前記第２元素で構成される原料層Ｍを、窒化して成る第１領域を備える。

この窒化物半導体積層基板１０Ａ，１０Ｂでは、第２窒化物半導体層１４Ａ，１４Ｂ（特に、第１領域１４Ｂ１）を、原料層Ｍの形成及び窒化の２工程に分けて形成することで、第１窒化物半導体層１３の上面に凹凸が生じ易い条件（第１窒化物半導体層１３の上面に対して第２窒化物半導体層１４Ａ，１４Ｂを直接的に気相成長させる条件）を避けることができる。したがって、第２窒化物半導体層１４Ａ，１４Ｂが形成される第１窒化物半導体層１３の上面（界面）に凹凸が生じることを、抑制することが可能となる。

また、上記の窒化物半導体積層基板１０Ｂは、前記第２窒化物半導体層１４Ｂが、前記第１領域１４Ｂ１と、前記第２元素を含む窒化物半導体を、前記第１領域１４Ｂ１の上面に気相成長させることで形成された領域である第２領域１４Ｂ２と、を備える。

この窒化物半導体積層基板１０Ｂでは、第２窒化物半導体層１４Ｂを、第１領域１４Ｂ１と第２領域１４Ｂ２とで別々に形成することによって、原料層Ｍの窒化によって形成する第１領域１４Ｂ１の厚さを、第２窒化物半導体層が第１領域のみから成る窒化物半導体積層基板１０Ａよりも、薄くすることが可能になる。これにより、第１領域１４Ｂ１内の隅々まで確実に窒素（Ｎ）を拡散させることができるため、第２窒化物半導体層１４Ｂ内（特に、厚さ方向）で窒素（Ｎ）の組成がばらつくことを抑制することが可能になる。

また、上記の窒化物半導体積層基板１０Ａ，１０Ｂにおいて、前記第１元素がガリウムであり、前記第２元素がアルミニウムである。

また、本発明の実施形態に係る窒化物半導体積層基板１０Ａ，１０Ｂの製造方法は、例えば以下のように把握され得る。

本発明の実施形態に係る窒化物半導体積層基板１０Ａ，１０Ｂの製造方法は、第１元素を含む窒化物半導体で構成される第１窒化物半導体層１３を形成する第１窒化物半導体層形成工程と、前記第１窒化物半導体層１３の上面に、第２元素を含む窒化物半導体で構成され、前記第１窒化物半導体層１３よりもバンドギャップが大きく前記第１窒化物半導体層１３とヘテロ接合する第２窒化物半導体層１４Ａ，１４Ｂを形成する第２窒化物半導体層形成工程と、前記第２窒化物半導体層１４Ａ，１４Ｂの上面に、前記第１元素及び前記第２元素のそれぞれを含む窒化物半導体で構成され、前記第１窒化物半導体層１３よりもバンドギャップが大きく、前記第２窒化物半導体層１４Ａ，１４Ｂよりもバンドギャップが小さい第３窒化物半導体層１５を形成する第３窒化物半導体層形成工程と、を備え、前記第２窒化物半導体層形成工程が、前記第１窒化物半導体層１３の上面に前記第２元素で構成される原料層Ｍを形成する工程と、前記原料層Ｍを窒化して第１領域を形成する工程と、を備える。

この窒化物半導体積層基板１０Ａ，１０Ｂの製造方法では、第２窒化物半導体層１４Ａ，１４Ｂ（特に、第１領域１４Ｂ１）を、原料層Ｍの形成及び窒化の２工程に分けて形成することで、第１窒化物半導体層１３の上面に凹凸が生じ易い条件（第１窒化物半導体層１３の上面に対して第２窒化物半導体層１４Ａ，１４Ｂを直接的に気相成長させる条件）を避けることができる。したがって、第２窒化物半導体層１４Ａ，１４Ｂが形成される第１窒化物半導体層１３の上面（界面）に凹凸が生じることを、抑制することが可能となる。

また、上記の窒化物半導体積層基板１０Ｂの製造方法は、前記第２窒化物半導体層形成工程が、前記第１窒化物半導体層１３の上面に前記原料層Ｍを形成する工程と、前記原料層Ｍを窒化して前記第１領域１４Ｂ１を形成する工程と、前記第１領域１４Ｂ１の上面に前記第２元素を含む窒化物半導体を気相成長させることで第２領域１４Ｂ２を形成する工程と、を備える。

この窒化物半導体積層基板１０Ｂの製造方法では、第２窒化物半導体層１４Ｂを、第１領域１４Ｂ１と第２領域１４Ｂ２とで別々に形成することによって、原料層Ｍの窒化によって形成する第１領域１４Ｂ１の厚さを、第２窒化物半導体層が第１領域のみから成る窒化物半導体積層基板１０Ａよりも、薄くすることが可能になる。これにより、第１領域１４Ｂ１内の隅々まで確実に窒素（Ｎ）を拡散させることができるため、第２窒化物半導体層１４Ｂ内（特に、厚さ方向）で窒素（Ｎ）の組成がばらつくことを抑制することが可能になる。

また、上記の窒化物半導体積層基板１０Ｂの製造方法は、前記原料層Ｍが第１条件（基板温度Ｔ２、反応炉内の圧力Ｐ１）で形成され、前記第２領域１４Ｂ２の少なくとも一部が第２条件（基板温度Ｔ３、反応炉内の圧力Ｐ２）で形成され、前記原料層Ｍが形成された後、前記第１条件から前記第２条件に移行するまでの間に、前記原料層Ｍの窒化が行われるとともに、前記第２領域１４Ｂ２の形成が開始されると、好ましい。

この窒化物半導体積層基板１０Ｂの製造方法では、第２条件に至る前に第２領域１４Ｂ２の形成を開始することによって、第１領域１４Ｂ１の上面（界面）に凹凸が生じることを抑制しつつ、スペーサ層１４Ｂの形成に要する時間を短縮することが可能になる。

また、上記の窒化物半導体積層基板１０Ａ，１０Ｂの製造方法は、前記第１窒化物半導体層１３の上面に前記原料層Ｍを形成する工程における基板温度Ｔ２が、前記第１窒化物半導体層形成工程における基板温度Ｔ１よりも低い。

この窒化物半導体積層基板１０Ａ，１０Ｂの製造方法では、第１窒化物半導体層１３を構成する窒化物半導体（例えば、ＧａＮ）の熱分解を効果的に抑制することができる。

また、上記の窒化物半導体積層基板１０Ａ，１０Ｂの製造方法は、前記第１窒化物半導体層１３の上面に前記原料層Ｍを形成する工程における反応炉内の圧力Ｐ１が、前記第３窒化物半導体層形成工程における反応炉内の圧力Ｐ２よりも高い。

この窒化物半導体積層基板１０Ａ，１０Ｂの製造方法では、第１窒化物半導体層１３を構成する窒化物半導体（例えば、ＧａＮ）の熱分解を効果的に抑制することができる。

また、上記の窒化物半導体積層基板１０Ａ，１０Ｂの製造方法は、前記第１窒化物半導体層形成工程が水素雰囲気で行われ、前記第１窒化物半導体層形成工程の後、かつ、前記第２窒化物半導体層形成工程の前に、反応炉内の水素を別の気体に置換する工程を行う。

この窒化物半導体積層基板１０Ａ，１０Ｂの製造方法では、反応炉内が低圧及び水素雰囲気となることが抑制される。そのため、第１窒化物半導体層１３を構成する窒化物半導体（例えば、ＧａＮ）の熱分解を抑制することができる。

また、上記の窒化物半導体積層基板１０Ａ，１０Ｂの製造方法は、前記第１元素がガリウムであり、前記第２元素がアルミニウムである。

本発明は、ＨＥＭＴに代表される半導体スイッチング素子などに用いられる窒化物半導体積層基板及び当該窒化物半導体積層基板の製造方法に関する。

１０Ａ，１０Ｂ ： 窒化物半導体積層基板
１１ ： 基板
１２ ： バッファ層
１３ ： 電子走行層（第１窒化物半導体層）
１４Ａ，１４Ｂ ： スペーサ層（第２窒化物半導体層）
１４Ｂ１ ： 第１領域
１４Ｂ２ ： 第２領域
１５ ： 電子供給層（第３窒化物半導体層）
２１ ： ソース電極
２２ ： ドレイン電極
２３ ： ゲート電極
ＳＡ，ＳＢ ： スイッチング素子
Ｍ ： 原料層
Ｅ ： 二次元電子ガス層

Claims (7)

1. 第１元素を含む窒化物半導体で構成される第１窒化物半導体層と、
   前記第１窒化物半導体層の上面に形成され、第２元素を含む窒化物半導体で構成されるとともに、前記第１窒化物半導体層よりもバンドギャップが大きく、前記第１窒化物半導体層とヘテロ接合する第２窒化物半導体層と、
   前記第２窒化物半導体層の上面に形成され、前記第１元素及び前記第２元素のそれぞれを含む窒化物半導体で構成されるとともに、前記第１窒化物半導体層よりもバンドギャップが大きく、前記第２窒化物半導体層よりもバンドギャップが小さい第３窒化物半導体層と、を備え、
   前記第２窒化物半導体層が、前記第１窒化物半導体層の上面に形成された前記第２元素で構成される原料層を、窒化して成る第１領域を備えることを特徴とする窒化物半導体積層基板。
2. 前記第２窒化物半導体層が、
   前記第１領域と、
   前記第２元素を含む窒化物半導体を、前記第１領域の上面に気相成長させることで形成された領域である第２領域と、
   を備えることを特徴とする請求項１に記載の窒化物半導体積層基板。
3. 前記第１元素がガリウムであり、前記第２元素がアルミニウムであることを特徴とする請求項１または２に記載の窒化物半導体積層基板。
4. 第１元素を含む窒化物半導体で構成される第１窒化物半導体層を形成する第１窒化物半導体層形成工程と、
   前記第１窒化物半導体層の上面に、第２元素を含む窒化物半導体で構成され、前記第１窒化物半導体層よりもバンドギャップが大きく前記第１窒化物半導体層とヘテロ接合する第２窒化物半導体層を形成する第２窒化物半導体層形成工程と、
   前記第２窒化物半導体層の上面に、前記第１元素及び前記第２元素のそれぞれを含む窒化物半導体で構成され、前記第１窒化物半導体層よりもバンドギャップが大きく、前記第２窒化物半導体層よりもバンドギャップが小さい第３窒化物半導体層を形成する第３窒化物半導体層形成工程と、を備え、
   前記第２窒化物半導体層形成工程が、
   前記第１窒化物半導体層の上面に前記第２元素で構成される原料層を形成する工程と、
   前記原料層を窒化して第１領域を形成する工程と、
   を備えることを特徴とする窒化物半導体積層基板の製造方法。
5. 前記第２窒化物半導体層形成工程が、
   前記第１窒化物半導体層の上面に前記原料層を形成する工程と、
   前記原料層を窒化して前記第１領域を形成する工程と、
   前記第１領域の上面に前記第２元素を含む窒化物半導体を気相成長させることで第２領域を形成する工程と、
   を備えることを特徴とする請求項４に記載の窒化物半導体積層基板の製造方法。
6. 前記第１窒化物半導体層形成工程が水素雰囲気で行われ、
   前記第１窒化物半導体層形成工程の後、かつ、前記第２窒化物半導体層形成工程の前に、反応炉内の水素を別の気体に置換する工程を行うことを特徴とする請求項４または５に記載の窒化物半導体積層基板の製造方法。
7. 前記第１元素がガリウムであり、前記第２元素がアルミニウムであることを特徴とする請求項４〜６のいずれか１項に記載の窒化物半導体積層基板の製造方法。

Images