DE1107343B - Verfahren zum Herstellen von elektrischen Halbleiteranordnungen - Google Patents

Verfahren zum Herstellen von elektrischen Halbleiteranordnungen

Info

Publication number
DE1107343B
DE1107343B DEL20149A DEL0020149A DE1107343B DE 1107343 B DE1107343 B DE 1107343B DE L20149 A DEL20149 A DE L20149A DE L0020149 A DEL0020149 A DE L0020149A DE 1107343 B DE1107343 B DE 1107343B
Authority
DE
Germany
Prior art keywords
following
semiconductor
vol
layers
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEL20149A
Other languages
English (en)
Inventor
Dipl-Phys Reiner Thedieck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DEL20149A priority Critical patent/DE1107343B/de
Publication of DE1107343B publication Critical patent/DE1107343B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Verfahren zum Herstellen von elektrischen Halbleiteranordnungen Es sind bereits mehrere Verfahren angegeben worden, nach denen Halbleiteranordnungen derart hergestellt werden, daß an einen homogenen Halbleiterkörper ein Legierungsmaterial angeschmolzen wird, das mindestens eine den Leitfähigkeitscharakter des Halbleiterkörpers ändernde Komponente enthält. Insbesondere ist ein Verfahren bekannt, bei dem auf die Oberfläche des Halbleiterkörpers ein Material aufgebracht und geschmolzen wird, das aus einer Legierung oder Verbindung oder einem Gemisch mit jeweils mindestens 511/o von mindestens einer in dem verwendeten Halbleiterkörper störstellenbildenden, vorzugsweise metallischen Komponente besteht, die beim Erwärmen den Schmelzpunkt der sich bildenden Legierung zwischen Halbleiterkörper und aufgebrachtem Legierungsmaterial herabsetzt. Wird bei derartigen Verfahren die aufgebrachte Schicht sehr stark ausgebildet, so läuft das Material beim Schmelzen zu einer Kugel zusammen. Beim Anlösen der Halbleitersubstanz und beim Auskristallisieren während der Abkühlung bildet sich ein in der Tiefe ungleichmäßiger Bereich mit linsenförmigem Querschnitt, an dessen Grenze der p-n-übergang liegt. Dies erfordert eine Mindeststärke der Halbleiterschicht und führt zu hohem Materialaufwand. Außerdem führt dies zu ungleichmäßiger Belastung- der Sperrschicht.
  • Gegenstand der vorliegenden Erfindung ist nun ein Verfahren zum Herstellen von elektrischen Halbleiteranordnungen, bei denen an einen homogenen Halbleiterkörper ein Legierungsmaterial angeschmolzen wird, das mindestens eine den Leitfähigkeitscharakter ändernde Komponente und ein Halbleitermaterial enthält. Das erfindungsgemäße Verfahren unterscheidet sich von den bisher bekannten dadurch, daß die Substanz in einer mittleren Stärke zwischen 4 und 8 #t aufgebracht wird. Wird nun die Substanz erhitzt, so bildet sich eine etwa gleichmäßig dicke geschmolzene Schicht aus. Hierbei wird der Halbleiterkörper gleichmäßig angelöst, und die Rekristallisationsschicht liegt gleichmäßig tief im Halbleiterkörper. Die Oberfläche ist nahezu eben und daher zum Anlöten von Elektroden, Kühlflächen u. dgl. gut geeignet. Ferner ist die resultierende Schichtdicke zwischen der Elektrode bzw. der Kühlfläche und der Sperrschicht sehr dünn und gleichmäßig, was eine gute elektrische und Wärmeleitfähigkeit mit sich bringt. Dies ist außerdem für die Verwendung der Halbleiteranordnung als Photozelle vorteilhaft.
  • Das Aufbringen des Legierungsmaterials erfolgt zweckmäßig durch Aufdampfen, Tauchen, Aufstäuben, Aufspritzen oder Plattieren, aber auch das Aufbringen auf elektrolytischem oder galvanischem Wege hat sich bewährt.
  • Die Erhitzung kann, je nach den sonst vorgegebenen Bedingungen durch Wärmestrahlung, Hochfrequenz, Gasentladung oder mittels eines Elektronenstrahles erfolgen. Sie wird am besten im Vakuum oder unter einem Schutzgas vorgenommen. Dies kann aus einem Edelgas oder aus einer inerten oder reduzierenden Atmosphäre bestehen. Besonders haben sich Stickstoff oder Wasserstoff. bewährt.
  • Das aufzubringende Material hat vorteilhaft im flüssigen Zustand nur eine beschränkte Mischbarkeit mit dem Material des Grundkörpers, wie dies z. B. für eine indiumhaltige Legierung auf Germanium zutrifft. Außerdem sollte das Material von dem Halbleiterkörper in festem Zustand nur gering gelöst werden.
  • Von ganz besonderem Vorteil ist es, wenn das auf den Halbleiterkörper aufgebrachte Material mit diesem Mischkristalle oder eine intermetallische Verbindung bildet.
  • Allgemein ist es von Vorteil, das System nach der Durchführung des Verfahrens einer Nachbehandlung, beispielsweise in Form eines Temper- oder Abschreckprozesses zu unterwerfen.
  • Das erfindungsgemäße Verfahren führt dann zu besonders guten Ergebnissen, wenn bei Halbleitergrundkörpern, die im kubischen System kristallisieren, wie z. B. bei Germanium oder Silizium, das Material auf eine (111)-Ebene aufgebracht wird. Dann wird die auf gleichmäßige Ausbildung der Schicht zielende Wirkung noch dadurch unterstützt, daß der Lösungsprozeß in dieser Ebene besonders gleichmäßig verläuft. Die Aufbringung des Materials kann so ausgeführt werden, daß die Schichten in ein oder mehreren Ebenen liegen. Ebenso können die Schichten so aufgebracht sein, daß sie geometrische Formen besitzen, die ihrem späteren Verwendungszweck entsprechen. Sie können für Transistoren z: B. die Form ineinandergreifender Kämme, Raster oder konzentrischer Ringe haben. Auch kann die Zusammensetzung der einzelnen Schichten verschieden sein. Die Schichten können gegebenenfalls auch auf zwei einander gegenüberliegenden Flächen des Halbleitergrundkörpers aufgebracht werden.
  • Vorteilhaft werden die Komponenten einer Schicht gleichzeitig, vorzugsweise aus verschiedenen Quellen, auf die Fläche des Halbleitergrundkörpers aufgebracht. Ebenso kann das Aufbringen der Schicht oder Schichten und das Erhitzen in einem Arbeitsgang vorgenommen werden. Die Erhitzung erfolgt zweckmäßig bis zu solchen Temperaturen, bei denen der verwendete Halbleiterkörper plastisch verformbar ist. Dann kann dem Halbleitergrundkörper eine besonders wünschenswerte Form gegeben werden.
  • Besonders bewährt hat es sich, auf n-leitendes Germanium eine etwa 6 #L starke Schicht einer Gallium-Indium-Legierung aufzubringen und dieses System während einiger Sekunden auf 500° C zu erhitzen.
  • Die nach dem erfindungsgemäßen Verfahren hergestellten Halbleiteranordnungen eignen sich besonders zur Verwendung als Gleichrichter, steuerbare Gleichrichter, insbesondere Transistoren, Photoelemente oder Photowiderstände.

Claims (7)

  1. PATENTANSPRÜCHE: 1. Verfahren zum Herstellen von elektrischen Halbleiteranordnungen, bei denen an einen homogenen Halbleiterkörper ein Legierungsmaterial angeschmolzen wird, das mindestens eine den Leitfähigkeitscharakter ändernde Komponente und mindestens ein Halbleitermaterial enthält, dadurch gekennzeichnet, daß das Legierungsmaterial in einer mittleren Stärke zwischen 4 und 8 [, aufgebracht wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Erhitzung im Vakuum oder unter einem Schutzgas vorgenommen wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Schutzgas aus einem Edelgas oder aus einer inerten Atmosphäre, z. B. Stickstoff, oder aus einer reduzierenden Atmosphäre, z. B. Wasserstoff, besteht.
  4. 4. Verfahren nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß auf den Halbleiterkörper ein Material aufgebracht wird, das im flüssigen Zustand eine beschränkte Mischbarkeit mit dem Material des Grundkörpers aufweist, wie z. B. eine indiumhaltige Legierung auf Germanium.
  5. 5. Verfahren nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß das System einer Nachbehandlung, beispielsweise einem Temper- oder Abschreckprozeß, unterworfen wird.
  6. 6. Verfahren nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß mehrere Schichten in ein oder mehreren Ebenen, beispielsweise in geometrisch unterschiedlichen Formen, wie in Form eines Kammes, eines Rasters oder in Form konzentrischer Ringe aufgebracht werden.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Schichten verschiedene Zusammensetzungen aufweisen. B. Verfahren nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß das Aufbringen der Schicht oder Schichten und das Erhitzen in einem Arbeitsgang vorgenommen werden. In Betracht gezogene Druckschriften: Deutsche Patentschriften Nr. 623 488, 865160, 895199; österreichische Patentschrift Nr. 155 712; USA.-Patentschrift Nr. 2 644 852; französische Patentschrift Nr. 1038 658; »Proc. of the I. R. E.«, Bd. 41, 1953, S. 1728 bis 1734; »Das Elektron«, Bd. 5, 1951/52, S. 436; »RCA-Review«, Bd.15, 1954, S. 75 bis 85.
DEL20149A 1954-10-14 1954-10-14 Verfahren zum Herstellen von elektrischen Halbleiteranordnungen Pending DE1107343B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DEL20149A DE1107343B (de) 1954-10-14 1954-10-14 Verfahren zum Herstellen von elektrischen Halbleiteranordnungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEL20149A DE1107343B (de) 1954-10-14 1954-10-14 Verfahren zum Herstellen von elektrischen Halbleiteranordnungen

Publications (1)

Publication Number Publication Date
DE1107343B true DE1107343B (de) 1961-05-25

Family

ID=7261642

Family Applications (1)

Application Number Title Priority Date Filing Date
DEL20149A Pending DE1107343B (de) 1954-10-14 1954-10-14 Verfahren zum Herstellen von elektrischen Halbleiteranordnungen

Country Status (1)

Country Link
DE (1) DE1107343B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1188207B (de) * 1962-08-27 1965-03-04 Intermetall Verfahren zum Herstellen eines plattenfoermigen Koerpers von hoher elektrischer Leitfaehigkeit
DE1189657B (de) * 1962-07-17 1965-03-25 Telefunken Patent Verfahren zur Herstellung von Halbleiteranordnungen mit legierten Elektroden

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE623488C (de) *
AT155712B (de) * 1936-06-20 1939-03-10 Aeg Verfahren zur Herstellung von Halbleiterüberzügen.
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
US2644852A (en) * 1951-10-19 1953-07-07 Gen Electric Germanium photocell
FR1038658A (fr) * 1950-09-14 1953-09-30 Western Electric Co Dispositif semi-conducteur pour la transmission de signaux
DE895199C (de) * 1945-04-19 1953-11-02 Telefunken Gmbh Kontaktdetektor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE623488C (de) *
AT155712B (de) * 1936-06-20 1939-03-10 Aeg Verfahren zur Herstellung von Halbleiterüberzügen.
DE895199C (de) * 1945-04-19 1953-11-02 Telefunken Gmbh Kontaktdetektor
FR1038658A (fr) * 1950-09-14 1953-09-30 Western Electric Co Dispositif semi-conducteur pour la transmission de signaux
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
US2644852A (en) * 1951-10-19 1953-07-07 Gen Electric Germanium photocell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1189657B (de) * 1962-07-17 1965-03-25 Telefunken Patent Verfahren zur Herstellung von Halbleiteranordnungen mit legierten Elektroden
DE1188207B (de) * 1962-08-27 1965-03-04 Intermetall Verfahren zum Herstellen eines plattenfoermigen Koerpers von hoher elektrischer Leitfaehigkeit

Similar Documents

Publication Publication Date Title
US2124306A (en) Electrical device
DE3338740A1 (de) Verfahren zur selektiven abscheidung einer schicht eines hochschmelzenden metalls auf einem werkstueck aus graphit
DE1107343B (de) Verfahren zum Herstellen von elektrischen Halbleiteranordnungen
DE2142342A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1172378B (de) Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung
DE1564373C3 (de) Legierungsdiffusionsverfahren zur Herstellung einer Siliziumdiode
DE725286C (de) Verfahren zur Herstellung der Halbleiterschicht von Selentrockengleichrichtern oder -photozellen
DE1060053B (de) Verfahren zur Herstellung von Selengleichrichtern mit einem mehrschichtigen Halbleiter mit verschiedenem Gehalt an Halogen und elektropositiven Zusaetzen in den einzelnen Schichten
DE1046196B (de) Verfahren zur Herstellung eines Halbleiters fuer Flaechengleichrichter, -transistoren od. dgl. mit mehreren Bereichen verschiedener Leitfaehigkeit
DE525664C (de) Verfahren zur Herstellung elektrischer Gleichrichterventile
DE1057207C2 (de) Verfahren zur Herstellung von Halbleiterschichten, insbesondere fuer Hallgeneratoren
DE977513C (de) Verfahren zur Beseitigung eines Sperreffektes von flaechenhaften Kontaktelektroden an Halbleiterkoerpern aus Germanium oder Silizium
DE1614656C3 (de) Verfahren zum Verlöten der Gitter draYitetiocribelasfbarerKreuzspanngitter fur elektrische Entladungsgefäß
DE875968C (de) Elektrisch unsymmetrisch leitendes System
DE1101625B (de) Verfahren zum Herstellen von Selengleichrichtern
DE1075223B (de) Verfahren zum Auflegicren ^mcs eutektischen Legierungsmatenals auf einen Halbleiterkörper
DE975845C (de) Verfahren zur Herstellung von Selengleichrichterplatten mit mehrschichtiger Deckelektrode
DE1640529A1 (de) Verfahren zum Aufspruehen von Isolierschichten
DE898627C (de) Verfahren zur Verringerung der Alterung von Selengleichrichtern
DE2723212A1 (de) Verdampfungsvorrichtung
DE971697C (de) Verfahren zur Herstellung von Selengleichrichtern
DE935975C (de) Verfahren zur Herstellung von Kohlegriessmikrofonen
DE821089C (de) Verfahren zum Herstellen von Selengleichrichtern
DE975679C (de) Verfahren zur Herstellung von Selengleichrichtern
DE1107830B (de) Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Systemen