HINTERGRUND
DER ERFINDUNG 1. Technisches Gebiet der Erfindung
Die vorliegende Erfindung betrifft
allgemein eine Bitleitungsstruktur einer Halbleitervorrichtung und
spezifischer eine Damaszen-(damascene)-Bitleitungsstruktur einer
Halbleitervorrichtung und ein Verfahren zur Herstellung derselben,
die parasitäre
Kapazitäten
reduzieren kann und bei der die Prozeßgrenzen durch Ausbilden einer
nippelartigen Abdeckschicht verbessert werden.
2. Beschreibung des Standes
der Technik
Da die Größe von Halbleitervorrichtungen
reduziert wird, wird auch die Leitungsbreite von Bitleitungen und
Datenleitungen reduziert, wodurch der Bitleitungswiderstand erhöht wird.
Um dieses Problem zu lösen,
wird häufig
ein Metallfilm, wie beispielsweise Wolfram, als Bitleitungsmaterial
verwendet, und zwar anstelle von einem Metallsilizid, wie beispielsweise
Wolframsilizid (WSix).
1 ist
ein Diagramm, welches eine Halbleitervorrichtung nach dem Stand
der Technik veranschaulicht, die eine COB-(Kondensator-über-Bitleitung)-Struktur
besitzt. Die 2A bis 2D und die 3A bis 3D zeigen
Querschnittsdiagramme, welche die Herstellungsverfahren für eine herkömmliche Halbleitervorrichtung
veranschaulichen, wobei die 2A bis 2D Querschnittsansichten
entlang einer Linie IA-IA' von 1 wiedergeben,
und wobei die 3A bis 3D Querschnittsansichten
entlang einer Linie IB-IB' von 1 wiedergeben. 4 zeigt ein Querschnittdiagramm
einer herkömmlichen
Halbleitervorrichtung, und zwar entlang einer Linie IC-IC' von 1.
Gemäß 2A und 3A wird
ein Halbleitersubstrat 100, welches aktive Zonen 101 und
Feldzonen enthält,
erzeugt. Mit Hilfe eines herkömmlichen
STI-(Seichtgrabenisolation)-Prozesses werden die STI-Isolationsfilme 105 in
den Feldzonen des Halbleitersubstrats 100 ausgebildet.
Gemäß 3A sind Gates 110 auf dem Halbleitersubstrat 100 ausgebildet,
wobei jedes einen Gateisolierfilm 111, ein Gateelektrodenmaterial 113 und
eine Abdeckschicht 115 in einem Stapel enthält und wobei
ein Abstandshalter 117 an einer Seitenwand ausgebildet
ist.
Gemäß 2A und 3A werden
nach der Ausbildung einer ersten Zwischenisolierschicht 120 auf
der gesamten Oberfläche
des Substrats, welches die Gates 110 enthält, Kontakte 125 ausgebildet,
die Abschnitte der aktiven Zonen 101, beispielsweise SACs
(Selbstausrichtkontakte), freilegen. Ferner werden Kontaktanschlußflecke 130,
die aus einem Polysiliziumfilm gebildet sind, und andere auf den
Kontakten 125 ausgebildet. Zu diesem Zeitpunkt, obwohl
dies in den Zeichnungen nicht dargestellt ist, werden die Kontaktanschlußflecke 130 elektrisch
mit Fremdstoffzonen eines vorbestimmten Leitfähigkeitstyps verbunden, die
in den aktiven Zonen 101 ausgebildet sind.
Dann, nach dem Niederschlagen einer
zweiten Zwischenisolierschicht 140 auf der ersten Zwischenisolierschicht 120,
werden Bitleitungskontakte 145 ausgebildet, um entsprechende
der Kontaktanschlußflecke 130 freizulegen,
das heißt
die entsprechenden Kontaktanschlußflecke, die mit den Bitleitungen
in einem nachfolgenden Prozeß zu
verbinden sind.
Nach dem Niederschlagen eines Metallfilms für einen
Kontaktanschlußfleck,
beispielsweise eines Wolframfilms, auf der gesamten Oberfläche des
Substrats inklusive der Bitleitungskontakte 145, wird der Wolframfilm
mit Hilfe eines chemisch-mechanischen Polierprozesses (CMP) oder
mit Hilfe eines Ätzrückprozesses
geätzt,
wodurch die Bitleitungskontaktanschlußflecke 150 in den
Bitleitungskontakten 145 ausgebildet werden.
Gemäß 2B und 3B werden
ein leitendes Material 161 für eine Bitleitung, wie beispielsweise
ein Wolframfilm, und eine Bitleitungsabdeckschicht 165,
wie beispielsweise ein Siliziumnitridfilm, aufeinander folgend auf
der zweiten Zwischenisolierschicht 140 niedergeschlagen
und in ein Muster gebracht, um die Bitleitungen 160 zu
formen. Jede Bitleitung enthält
ein gestapeltes leitendes Material 161 und eine Abdeckschicht 165.
Die Bitleitung 160 ist elektrisch mit dem Bitleitungskontaktanschlußfleck 150 verbunden,
der in dem Bitleitungskontakt 145 ausgebildet ist. Es wird
dann ein Isolierfilm, wie beispielsweise ein Siliziumnitridfilm,
für einen
Bitleitungsabstandshalter auf der zweiten Zwischenisolierschicht 140 niedergeschlagen,
welche die Bitleitungen 160 enthält, und geätzt, um die Bitleitungsabstandshalter 170 zu
bilden.
Gemäß 2C und 3C wird
eine dritte Zwischenisolierschicht 180 auf einer zweiten
Zwischenisolierschicht 140 ausgebildet, welche die Bitleitungen 160 enthält. Durch Ätzen der
zweiten und der dritten Zwischenisolierschicht 140 und 180 werden
Speicherknotenpunktkontakte 185 ausgebildet, um die entsprechenden
Kontaktanschlußflecke
der Kontaktanschlüsse 130 freizulegen,
das heißt
die entsprechenden Kontaktanschlußflecke, die mit den Speicherknotenpunkt-Kontaktanschlußflecken
verbunden sind, welche in einem nachfolgenden Prozeß auszubilden
sind.
Nach dem Niederschlagen eines Polysiliziumfilms
auf der dritten Zwischenisolierschicht 180 zum Ausfüllen der
Speicherknotenpunktkontakte 185 werden Speicher knotenpunkt-Kontaktanschlußflecke 130 mit
Hilfe eines CMP-Verfahrens oder einem anderen Verfahren ausgebildet.
Der Speicherknotenpunkt-Kontaktanschlußfleck 190 ist elektrisch
mit dem Kontaktanschlußfleck 130 über den
Speicherknotenpunktkontakt 185 verbunden. Dann werden Speicherknotenpunkte 200 von
Kondensatoren, die mit den Speicherknotenpunkt-Kontaktanschlußflecken 190 verbunden
sind, ausgebildet.
Bei dem herkömmlichen Verfahren werden Bitleitungen
dadurch hergestellt, indem ein Metallfilm, wie beispielsweise ein
Wolframfilm, mit Hilfe eines Fotoätzprozesses geätzt wird,
so daß dadurch Einschränkungen
hinsichtlich des Ätzvorganges
eines Metallmusters entstehen können,
welches einen kleinen Leitung/Raum aufweist, und zwar auf Grund der
hohen Integration als auch auf Grund der erhöhten Prozeßkomplexität.
Da zusätzlich Reinigungslösungen,
die OH-Radikale enthalten, wie beispielsweise SCI (Standardreinigungsmittel
1) mit einer ausgezeichneten Waschfähigkeit oder Waschkraft für Teilchen
und Polymere nicht verwendet werden können, wenn eine Mustergestaltung
eines Metallfilms zum Ausbilden von Bitleitungen durchgeführt wird,
ist es unmöglich,
perfekt Teilchen während
des Reinigungsprozesses zu beseitigen, so daß dadurch Defektstellen verursacht
werden.
Um die dem Stand der Technik anhaftenden, oben
erläuterten
Probleme zu lösen,
wurde ein Verfahren zur Ausbildung von Bitleitungen mit Hilfe eines Damaszen-Prozesses
(damascene process) vorgeschlagen. Wenn Bitleitungen einer Halbleitervorrichtung
mit einer COB-Struktur mit einem Damaszen-Prozeß ausgebildet werden, ist es
erforderlich, die Bitleitungen mit einer Zwischenisolierschicht
aus einem Oxidfilm zu umgeben, indem Materialien mit einer Ätzselektivität gebildet
werden, beispielsweise eine Abdeckschicht und ein Abstandshalter,
die aus einem Siliziumnitridfilm bestehen und die an den oberen
Bereichen und Seitenwänden
der Bitleitungen vorgesehen werden, um die Bitleitungen während des
nächsten
Prozesses der Ausbildung eines Speicherknotenpunktkontaktes zu schützen.
Eine Technologie zum Schützen der
Bitleitungen durch bevorzugtes Umschließen einer Damaszen-Bitleitung
mit der Abdeckschicht (capping layer) und Ausbildung eines Abstandshalters
wurde in dem offengelegten koreanischen Patentreport Nr. 2001-55685
vorgeschlagen. Die oben angesprochene Technologie führt zu einer
Bitleitung, die in bevorzugter Weise durch einen Abstandshalter
umgeben oder umschlossen ist, der einen Siliziumnitridfilm enthält, wodurch
Prozeßgrenzen
erhalten werden, indem die Bitleitungen während des Speicherknotenpunktkontaktprozesses
oder -kontaktierungsprozesses geschützt werden. Jedoch führt dies
zu einer Erhöhung
der parasitären
Kapazität,
da ein Siliziumnitridfilm zwischen benachbarten Bitleitungen eine
höhere
Dielektrizitätskonstante
besitzt als ein Oxidfilm.
Ausführungsformen der Erfindung
richten sich gegen diese und weitere Nachteile des Standes der Technik.
ZUSAMMENFASSUNG
DER ERFINDUNG
Im folgenden werden Ausführungsformen der
Erfindung erläutert,
die eine Halbleitervorrichtung und ein Herstellungsverfahren derselben
betreffen, um die Prozeßgrenzen
zu verbessern und um einen Speicherknotenpunktkontakt durch Ausbilden
einer Bitleitungsabdeckschicht vom Nippeltyp (stud type) ausgebildet
wird.
Ausführungsformen der vorliegenden
Erfindung schaffen eine Halbleitervorrichtung und ein Herstellungsverfahren
für dieselbe,
um die parasitäre Kapazität zwischen
den Bitleitungen und zwischen einer Bitleitung und einem Speicherknotenpunktkontakt
zu reduzieren, indem die Bitleitung mit einem Oxidfilm umgeben wird.
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
Die oben angegebenen und weitere
Ziele und Vorteil der Erfindung ergeben sich unmittelbar aus der
nachfolgenden Beschreibung unter Hinweis auf die beigefügten Zeichnungen.
1 ist
ein Draufsichtsdiagramm, welches eine herkömmliche Halbleitervorrichtung
mit einer COB-Struktur veranschaulicht;
2A bis 2D sind Querschnittsansichten, die
ein Herstellungsverfahren einer herkömmlichen Halbleitervorrichtung
veranschaulichen, gemäß einer Schnittlinie
entlang einer Linie IA-IA' in 1;
3A bis 3D sind Querschnittsdiagramme, die
ein Herstellungsverfahren einer herkömmlichen Halbleitervorrichtung
veranschaulichen, und zwar entsprechend der Schnittlinie IB-IB'
in 1;
4 ist
ein Querschnittsdiagramm einer herkömmlichen Halbleitervorrichtung
entsprechend der Querschnittsdarstellung entlang einer Linie IC-IC' von 1;
5A bis 5I sind Prozeß-Querschnittsdarstellungen,
die ein Herstellungsverfahren gemäß einer Halbleitervorrichtung
gemäß einer
Ausführungsform
der Erfindung veranschaulichen;
6A bis 6I sind Prozeß-Querschnittsansichten,
die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß einer
Ausführungsform
der Erfindung veranschaulichen;
7A bis 7I sind Prozeß-Querschnittsansichten,
die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß einer
Ausführungsform
der Erfindung veranschaulichen;
8A bis 8D sind Prozeß-Querschnittsansichten,
die ein Herstellungsverfahren für
eine Halbleitervorrichtung gemäß einer
anderen Ausführungsform
der Erfindung veranschaulichen;
9A bis 9D sind Prozeß-Querschnittsdiagramme,
die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß einer
anderen Ausführungsform
der Erfindung wiedergeben;
10A bis 10D sind Prozeß-Querschnittsansichten,
die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß einer
anderen Ausführungsform
der Erfindung zeigen;
11A ist
ein Diagramm, welches die Beziehung zwischen der Dicke einer Bitleitungsabdeckschicht
und der parasitären
Kapazität
wiedergibt;
11B ist
ein Diagramm, welches die Beziehung zwischen einem Bitleitungsabstandshalter und
der parasitären
Kapazität
wiedergibt.
DETAILLIERTE
BESCHREIBUNG DER ERFINDUNG
Die Erfindung wird nun im folgenden
vollständiger
unter Hinweis auf die beigefügten
Zeichnungen beschrieben, in denen bevorzugte Ausführungsformen
der Erfindung gezeigt sind. Die Erfindung kann jedoch in unterschiedlichen
Arten realisiert werden und ist nicht auf die hier dargestellten Ausführungsformen
beschränkt.
Vielmehr dienen diese Ausführungsformen
dazu, die Offenbarung sorgfältig
und komplett zu liefern, um den Rahmen der Erfindung den Fachleuten
vollständig
zu vermitteln. In den Zeichnungen sind die Dicke der Schichten und
der Zonen der Übersichtlichkeit
halber übertrieben
dargestellt. Es sei auch darauf hingewiesen, daß dann, wenn eine Schicht als
"auf" einer anderen Schicht oder einem Substrat bezeichnet wird,
diese direkt auf der anderen Schicht oder dem Substrat angeordnet
sein kann oder unter Zwischenfügung
von Zwischenschichten vorhanden sein kann. Darüber hinaus umfaßt jede
hier beschriebene und dargestellte Ausführungsform auch eine Ausführungsform
gemäß dem komplementären Leitfähigkeitstyp
in gleicher Weise.
Die 5A bis 5I zeigen Querschnittsdarstellungen
entsprechend einer Schnittlinie IA-IA' von 1, wobei ein Herstellungsverfahren einer
Halbleitervorrichtung mit einer COB-Struktur gemäß einer Ausführungsform
der Erfindung veranschaulicht ist. Die 6A bis 6I sind
Querschnittsdiagramme, die ein Herstellungsverfahren einer Halbleitervorrichtung gemäß einer
anderen Ausführungsform
der Erfindung veranschaulichen, entsprechend einer Schnittlinie
IB-IB' von 1. Die 7A bis 7I sind Prozeß-Querschnittsdiagramme, die
ein Herstellungsverfahren einer Halbleitervorrichtung gemäß einer Ausführungsform
der Erfindung veranschaulichen, entsprechend einer Linie IC-IC'
in 1.
Gemäß 5A, 6A und 7A wird ein Halbleitersubstrat 300 mit
aktiven Zonen 301 und mit Feldzonen geschaffen. Die STI-Isolierfilme 305 sind in
den Feldzonen des Halbleitersubstrats 300 mit Hilfe eines
herkömmlichen
STI-Prozesses (Seichtgrabenisolation) ausgebildet.
Nach dem Niederschlagen einer ersten
Zwischenisolierschicht 320 auf der gesamten Oberfläche des
Substrats, welches Gates 310 enthält, werden Kontakte 325,
die Abschnitte der aktiven Zone 301 zwischen den Gates 310 freilegen,
z.B. SACs (Selbstausrichtkontakte), ausgebildet. Ferner werden Kontaktanschlußflecke 330,
die leitende Materialien enthalten, wie beispielsweise Polysiliziumfilme,
auf den Kontakten 325 ausgebildet. Zu diesem Zeitpunkt,
obwohl dies in den Zeichnungen nicht gezeigt ist, sind die Kontaktanschlußflecke 330 elektrisch
mit Fremdstoffzonen verbunden, die einen vorbestimmten Leitfähigkeitstyp
aufweisen, welche in der aktiven Zone 301 ausgebildet sind.
Dann, nach dem Niederschlagen einer
zweiten Zwischenisolierschicht 340 auf der ersten Zwischenisolierschicht 320,
wird die zweite Zwischenisolierschicht 340 geglättet, indem
ein CMP-Prozeß durchgeführt wird
oder ein Rückätzprozeß ausgeführt wird.
Zu diesem Zeitpunkt wird eine zweite Zwischenisolierschicht 340 mit
einer Dicke von etwa 4500 Å bis
5000 Å ausgebildet.
Die zweite Zwischenisolierschicht 340 enthält Oxid filmserien,
wie beispielsweise einen HDP-(High Density Plasma = hochdichtes
Plasma)-Oxidfilm, einen BPSG-Film und andere.
Gemäß 5B, 6B und 7B werden Bitleitungskontakte 345 und
Bitleitungsmuster 355 durch Ätzen der zweiten Zwischenisolierschicht 340 ausgebildet,
und zwar mit Hilfe eines Dual-Damaszen-Prozesses. Zu diesem Zeitpunkt
werden die Bitleitungskontakte 345 ausgebildet, um entsprechende Kontaktanschlußflecke
der Kontaktanschlußflecke 330 freizulegen,
das heißt
die entsprechenden Kontaktanschlußflecke, die mit den Bitleitungen
verbunden sind, die in einem nachfolgenden Prozeß ausgebildet werden müssen. Die
Bitleitungsmuster 355 werden so ausgebildet, daß sie sich
mit den Gates kreuzen und eine nutenartige Gestalt haben.
Wenn die Bitleitungskontakte 345 und
die Bitleitungsmuster 355 durch Ätzen der zweiten Zwischenisolierschicht 340 mit
Hilfe des Dual-Damaszen-Prozesses ausgebildet werden, ist es möglich, Bitleitungsmuster 355 nach
der Ausbildung der Bitleitungskontakte 345 auszubilden
oder die Bitleitungskontakte 345 nach der Ausbildung der
Bitleitungsmuster 355 auszubilden. An dieser Stelle werden
die Bitleitungskontakte 345 durch Ätzen der zweiten Zwischenisolierschicht 340 ausgebildet,
und zwar unter Verwendung der Kontaktanschlußflecke 330 als einen Ätzstoppfilm.
Gemäß 5C, 6C und 7C wird ein leitendes Material 361 für eine Bitleitung,
wie beispielsweise ein Wolframfilm, auf der zweiten Zwischenisolierschicht 340 niedergeschlagen,
welche die Bitleitungskontakte 345 und die Bitleitungsmuster 355 enthält. Gemäß 5D, 6D und 7D wird
das leitende Material 361 überätzt, so daß es in den Bitleitungskontakten 345 verbleibt
und an einem Abschnitt der Bitleitungsmuster 355.
Bei dieser Gelegenheit ist es wünschenswert,
daß die
Bitleitungsmuster 355 angenähert eine Tiefe von 2500 Å haben,
und daß das
leitende Material 362 für
die Bitleitung, welches in den Bitleitungsmustern 355 verbleibt,
eine Dicke von angenähert 500 Å besitzt.
Das leitende Material 361 für eine Bitleitung kann überätzt werden,
und zwar unter Verwendung eines CMP-Prozesses oder eines Rückätzprozesses
oder durch Überätzen unter
Verwendung von sowohl dem CMP-Prozeß als auch dem Rückätzprozeß.
Bei einer Ausführungsform der vorliegenden Erfindung
werden die Bitleitungskontakte 345 ebenfalls gefüllt, wenn
die Bitleitungsmuster 355 mit dem leitenden Material 361 für eine Bitleitung
gefüllt
werden, anstatt die Bitleitungsmuster 355 mit dem leitenden
Material 361 für
eine Bitleitung zu füllen,
nachdem Kontaktpfropfen in den Bitleitungskontakten 345 mit
Hilfe eines anderen Prozesses ausgebildet wurden.
Gemäß 5E, 6E und 7E wird ein erstes Abdeckmaterial 365 durch
einen CMP-Prozeß oder
durch einen Rückätzprozeß geätzt, um
in die Bitleitungsmuster 355 auf dem leitenden Bitleitungsmaterial 362 gefüllt zu werden,
und zwar nach dem Niederschlagen der ersten Abdeckmaterialschicht 365 für eine Bitleitung
auf der zweiten Zwischenisolierschicht 340, welche die
Bitleitungsmuster 355 enthält.
Gemäß 5F, 6F und 7F wird nach einem Trockenätzvorgang
oder einem Feuchtätzvorgang
der zweiten Zwischenisolierschicht 340, um das erste Abdeckungsmaterial 365 bis
zu einer gewissen Dicke vorspringen zu lassen, ein zweites Abdeckungsmaterial 366 für eine Bitleitung
auf der gesamten Oberfläche
des Substrats niedergeschlagen. In diesem Fall ist es wünschenswert,
die zweite Zwischenisolierschicht 340 bis zur Hälfte des
ersten Abdeckungsmaterials 365 zu ätzen, welches auf dem leitenden
Bitleitungsmaterial 362 innerhalb des Bitleitungsmusters 355 ausgebildet
ist.
Unter der Annahme, daß die Bitleitungsmuster 355 eine
Tiefe von 2500 Å haben
und das leitende Material 362 für eine Bitleitung eine Dicke
von 500 Å hat,
ist es wünschenswert,
die zweite Zwischenisolierschicht 340 bis auf eine Dicke
von 1000 Å zu ätzen. Das
erste Abdeckungsmaterial 365 und das zweite Abdeckungsmaterial 366 enthalten
ein Material, welches eine Feucht- und Trockenätzselektivität in Bezug
auf die zweite Zwischenisolierschicht 340 einer Oxidfilmreihe
aufweist, beispielsweise einem Siliziumnitridfilm und anderen.
Gemäß 5G, 6G und 7G wird der Siliziumnitridfilm
des zweiten Abdeckungsmaterials 366 zurückgeätzt, so daß dieses lediglich als ein Abstandshaltertyp
an einer Seitenwand eines vorspringenden Teiles des Siliziumnitridsfilms
des ersten Abdeckungsmaterials 365 verbleibt. Es werden somit
Bitleitungsabdeckschichten 369 von einem Nippeltyp ausgebildet,
von denen jede ein erstes Abdeckungsmaterial 365 enthält, und
zwar mit einem Säulentyp,
der auf einem leitenden Material 362 ausgebildet ist, und
mit einem zweiten Abdeckungsmaterial 367 von einem Abstandshaltertyp,
der an der Seitenwand des vorspringenden Teiles des ersten Abdeckungsmaterials 365 ausgebildet
ist.
Zu diesem Zeitpunkt besitzt ein Teil
der Bitleitungsabdeckschicht 369, der durch die zweite
Zwischenisolierschicht 340 umschlossen oder umgeben ist,
die gleiche Weite wie das Bitleitungsmuster 355 und die
Bitleitung 360, und der vorspringende Teil besitzt eine
Weite oder Breite größer als
diejenige des Bitleitungsmusters 355 und der Bitleitung 360.
Es werden somit Bitleitungen 360 gebildet, von denen jede
das leitende Material 362 enthält, welches in dem Bitleitungsmuster 355 ausgebildet
ist, und wobei eine nippelartige Abdeckschicht 369 auf
dem leitenden Material 362 und der zweiten Zwischenisolierschicht 340 ausgebildet
ist.
Von der Abdeckschicht 369 wird
das abstandshaltermäßig gestaltete
zweite Abdeckungsmaterial 367 so ausgebildet, daß es teilweise
lediglich einen Seitenwandabschnitt des säulenförmig gestalteten ersten Abdeckungsmaterials 365 umgibt
oder umschließt,
so daß somit
das leitende Material 362 durch die zweite Zwischenisolierschicht 340 einer Oxidfilmreihe
umschlossen oder umgeben ist.
Bei dieser Gelegenheit ist zu erwähnen, daß lediglich
die Hälfte
der Dicke des zweiten Abdeckungsmaterials 365 durch die
zweite Zwischenisolierschicht 340 umgeben oder umschlossen
ist, so daß Prozeßgrenzen
erhalten werden können,
als auch Iso liereigenschaften aufrecht erhalten werden können und
parasitäre
Kapazitäten
zwischen den Bitleitungen 360 und zwischen einer Bitleitung 360 und einem
Speicherknotenpunktkontakt bei einem nachfolgenden Prozeß reduziert
werden können.
Gemäß 5H, 6H und 7H wird ein drittes Zwischenisolierschichtmaterial 370 auf eine
Oxidfilmreihe auf der gesamten Oberfläche des Substrats niedergeschalten
und es werden die zweite und die dritte Zwischenisolierschicht 340 und 370 geätzt, um
die Speicherknotenpunktkontakte 375 zu bilden. Die Speicherknotenpunktkontakte 375 legen entsprechende
Kontaktanschlußflecke
der Kontaktanschlüsse 330 frei,
die mit Speicherknotenpunkten verbunden sind und die bei einem nachfolgenden Prozeß auszubilden
sind. Die zweite und die dritte Zwischenisolierschicht 340 und 370 sind
mit dem Abstandshalter 376 der Bitleitungsabdeckschicht 369 selbstausrichtend
geätzt,
welche Schicht als Ätzstoppschicht
dient, wodurch ein selbstausgerichteter Speicherknotenpunktkontakt 375 gebildet
wird.
Gemäß 5I, 6I, 7I wird ein leitendes Material,
wie beispielsweise Polysiliziumfilm, auf der dritten Zwischenisolierschicht 370 niedergeschlagen,
welche den Speicherknotenpunktkontakt 375 enthält, und
wird mit Hilfe eines CMP-Prozesses oder eines Rückätzprozesses geglättet, wodurch Speicherknotenpunktkontaktpfropfen 380 gebildet werden.
Nachfolgend werden Speicherknotenpunkte 390 für Kondensatoren,
die elektrisch mit den Speicherknotenpunktkontaktpfropfen 380 verbunden
werden, ausgebildet.
Wie oben dargelegt wurde, wird bei
einem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer
Ausführungsform
der Erfindung der Speicherknotenpunktkontakt 375 selbstausrichtend geätzt und
es wird ein ausreichender Ätzprozeßrand sichergestellt.
Indem eine nippelförmig
gestaltete Bitleitungsabdeckschicht ausgebildet wird, dient die
abdeckende Schicht als eine Ätzstoppschicht,
und zwar während
eines Ätzprozesses
zur Ausbildung des Speicherknotenpunktkontaktes. Zusätzlich besitzen die
zweite und die dritte Zwischenisolierschicht 340 und 370 mit
einer Oxidfilmreihe eine niedrigere dielektrische Konstante als
diejenige eines Siliziumnitridfilms, und exi stieren zwischen benachbarten
Bitleitungen 360 und zwischen der Bitleitung 360 und
dem Speicherknotenpunktkontaktpfropfen 380, wodurch die
parasitäre
Kapazität
zwischen diesen reduziert wird.
11A ist
ein Diagramm, welches die Beziehung zwischen der Dicke einer Bitleitungsabdeckschicht
und der parasitären
Kapazität
veranschaulicht. Es wurde herausgefunden, daß ein reduzierter Schwellenwert
der parasitären
Kapazität
auftritt, wenn die Dicke der Siliziumnitrid-Bitleitungsabdeckschicht
bei ca. 1000 Å liegt. 11B zeigt ein Diagramm,
welches die Beziehung zwischen den Zusammensetzungen eines Bitleitungsabstandshalters und
der parasitären
Kapazität
veranschaulicht. Mit "A" ist die Verteilung der parasitären Kapazität in einem
Fall bezeichnet, bei dem der Bitleitungsabstandshalter vollständig aus
einem Oxidfilm besteht, während
mit "C" eine Verteilung der parasitären Kapazität in einem Fall angezeigt wird,
bei dem der Bitleitungsabstandshalter vollständig aus einem Siliziumnitridfilm
gebildet ist. "B" zeigt die Vertei- lung der parasitären Kapazität in einem
Fall, bei dem der Bitleitungsabstandshalter teilweise aus einem
Oxidfilm zusammengesetzt ist, das heißt in einem Fall, bei dem ein
Oxidfilm zwischen den Bitleitungen existiert und ein Siliziumnitrid
zwischen der Bitleitung und dem Speicherknotenpunktkontakt existiert.
Gemäß 11B wurde herausgefunden,
daß die
parasitäre Kapazität jeweils
um 30% und 40% in dem Fall A bzw. in dem Fall B reduziert werden
kann, und zwar verglichen mit dem Fall C, bei dem der Bitleitungsabstandshalter
vollständig
aus einem Siliziumnitridfilm zusammengesetzt ist bzw. besteht.
Betrachtet man 11A und 11B so kann
durch die Erfindung die parasitäre
Kapazität
minimiert werden als auch die Isoliereigenschaften aufrecht erhalten
werden, und es werden auch die Prozeßgrenzen zur Ausbildung eines
Speicherknotenpunktkontaktes verbessert, indem nämlich eine nippelartig gestaltete
Bitleitungsabdeckschicht ausgebildet wird (stud-shaped bitlive capping
layer).
Die 8A bis 8D, die 9A bis 9D und die 10A bis 10D zeigen Querschnittsdiagramme oder
-ansichten, die eine andere Ausführungsform
der vorliegenden Erfindung veranschaulichen. Die 8A bis 8D sind
Querschnittsdiagramme entsprechend einer Schnittlinie IA-IA' in 1. Die 9A bis 9D sind
Querschnittsdiagramme entsprechend einer Schnittlinie IB-IB' von 1. Die 10A bis 10D zeigen
Querschnittsdiagramme entsprechend einer Schnittlinie IC-IC' in 1.
Ein Verfahren zur Herstellung einer
Halbleitervorrichtung gemäß einer
anderen Ausführungsform
der Erfindung ist in einigen Aspekten das gleiche wie das Verfahren
der zuvor erläuterten
Ausführungsform.
Es unterscheidet sich jedoch hinsichtlich der Ausbildung einer zweiten
Zwischenisolierschicht mit einer Stapelstruktur, bei der ein oberer
Oxidfilm, ein unterer Oxidfilm und ein Siliziumnitridfilm für die Ätzstoppschicht
zwischen dem oberen Oxidfilm und dem unteren Oxidfilm eingefaßt sind.
Dies wird deshalb durchgeführt,
um eine Ätzstabilität bei einem Ätzprozeß zur Ausbildung
des Abdeckabstandshalters zu erzielen.
Gemäß 8A, 9A und 10A wird ein Halbleitersubstrat 500 mit
aktiven Zonen 501 und mit Feldzonen geschaffen. Es werden
STI-Vorrichtungs-Isolierfilme 505 in den Feldzonen des
Halbleitersubstrats 500 mit Hilfe eines herkömmlichen STI(Seichtgrabenisolations-)Prozesses
ausgebildet.
Es werden Gates 510 mit
einer Stapelstruktur mit einer Gateisolierschicht 511,
einem Gateelektrodenmaterial 513 und mit einer Abdeckschicht 515 auf
dem Halbleitersubstrat 500 ausgebildet, und es wird ein
Gateabstandshalter 517 an einer Seitenwand des Gates 510 gebildet.
Nach dem Niederschlagen einer ersten
Zwischenisolierschicht 520 auf der gesamten Oberfläche des
Substrats, welches die Gates 510 enthält, werden Kontakte 525,
die Abschnitte der aktiven Zone 501 zwischen den Gates 510 freilegen,
ausgebildet, und es werden Kontaktanschlußflecke 530, die einen Polysiliziumfilm
enthalten, in den Kontakten 525 ausgebildet. Bei dieser
Gelegenheit werden, obwohl dies in den Zeichnungen nicht dargestellt
ist, die Kontaktanschlußflecke 530 mit
Fremdstoffzonen ver bunden, die einen vorbestimmten Leitfähigkeitstyp
aufweisen, der in der aktiven Zone 501 ausgebildet ist,
und zwar über
die Kontakte 525.
Dann wird eine zweite Zwischenisolierschicht 550 auf
der ersten Zwischenisolierschicht 520 in einer Stapelstruktur
niedergeschlagen, die einen unteren Oxidfilm 551, einen
Siliziumnitridfilm 552 und einen oberen Oxidfilm 553 enthält. Der
obere Oxidfilm 553 wird entfernt, während ein Abdeckungsabstandshalter
bei einem nachfolgenden Prozeß ausgebildet
wird, und der Siliziumnitridfilm 552 dient als ein Ätzstoppfilm,
wenn der obere Oxidfilm 553 geätzt wird.
Gemäß 8B, 9B und 10B besitzen die Bitleitungskontakte 545 und
die Bitleitungsmuster 555 eine nutenförmige Gestalt und werden durch Ätzen der
zweiten Zwischenisolierschicht 550 mit Hilfe eines Dual-Damaszen-Prozesses
gebildet. Wenn bei dieser Gelegenheit die zweite Zwischenisolierschicht 550 geätzt wird,
sollte diese ohne irgendeine Ätzselektivität zwischen
dem oberen und dem unteren Oxidfilm 551 und 553 und
einem Siliziumnitridfilm 552 geätzt werden.
Während
der Bitleitungskontakt 545 und das Bitleitungsmuster 555 mit
Hilfe des Dual-Damaszen-Prozesses ausgebildet wird, ist es möglich, das Bitleitungsmuster 555 nach
der Ausbildung des Bitleitungskontaktes 545 auszubilden
oder den Bitleitungskontakt 545 nach der Ausbildung des
Bitleitungsmusters 555 auszubilden. Wenn bei dieser Gelegenheit
der Bitleitungskontakt 545 ausgebildet wird, dient der
Kontaktanschlußfleck 530 als
ein Ätzstoppfilm.
Dann, nach dem Niederschlagen eines
leitenden Materials für
eine Bitleitung, beispielsweise in Form eines Wolframfilmes auf
der zweiten Zwischenisolierschicht 550, die den Bitleitungskontakt 545 enthält und auch
das Bitleitungsmuster 555 enthält, welches eine nutenförmige Gestalt
hat, wird das leitende Material 562 für eine Bitleitung in Abschnitte des
nutförmig
gestalteten Bitleitungsmusters 555 gefüllt, und zwar mit Hilfe eines
CMP-Prozesses oder mit Hilfe eines Rück-Überätzprozesses. An dieser Stelle
wird das leitende Material 562 für eine Bitleitung in einen
unteren Teil in bezug auf den Siliziumnitridfilm 552 innerhalb
des Bitleitungsmusters 555 gefüllt. Das heißt, die
Dicke des leitenden Materials 562 für eine Bitleitung sollte dünner ausgebildet
sein als diejenige des unteren Oxidfilms 551.
Als nächstes wird nach dem Niederschlagen eines
ersten Abdeckungsmaterials für
eine Bitleitung beispielsweise ein Siliziumnitridfilm auf der zweiten Zwischenisolierschicht 550 niedergeschlagen,
welche das Bitleitungsmuster 555 enthält, es wird der Film durch
einen CMP-Prozeß oder
durch einen Rückätzprozeß geätzt, wodurch
in das Bitleitungsmuster 555 mit dem Siliziumnitridfilm 565 das
leitende Material 562 gefüllt wird, um eine Bitleitung
zu bilden.
Gemäß 8C, 9C und
Fig. 10C wird der obere
Oxidfilm 553 der zweiten Zwischenisolierschicht 550 trocken
geätzt
oder feucht geätzt.
Es ist möglich,
in stabiler Weise den oberen Oxidfilm 553 unter Verwendung
des Siliziumnitridfilms 552 als einen Ätzstoppfilm zu entfernen.
Gemäß 8D, 9D und
Fig. 10D wird nach dem
Niederschlagen eines Materials, welches eine Trockenätz- und
Feuchtätzselektivität in bezug
auf den unteren Oxidfilm 551 besitzt, beispielsweise ein
Siliziumnitridfilm, auf der gesamten Oberfläche eines Substrats als ein
zweites Abdeckungsmaterial für
eine Bitleitung niedergeschlagen, es wird ein Abstandshalter 569 an
einer Seitenwand des Siliziumnitridfilms 565 ausgebildet,
und zwar durch Ätzen
des Siliziumnitridfilms. Wenn zu diesem Zeitpunkt der Siliziumnitridfilm
geätzt
wird, wird auch der Siliziumnitridfilm 552 geätzt, so
daß dieser
unter dem Siliziumnitridfilm 568 verbleibt, so daß der untere
Oxidfilm 551 freigelegt wird.
Es wird daher eine Bitleitungsabdeckungsschicht 569 gebildet,
die ein säulenförmiges erstes Abdeckungsmaterial 565 enthält, welches
auf dem leitenden Material 562 ausgebildet ist, und zwar
für eine
Bitleitung, und mit einem zweiten Abdeckungsmateria1 567 und
dem Nitridfilm 552, der einen Abstandshalter an der Seitenwand
des ersten Abdeckungsmaterials 565 bildet. Es werden somit Bitleitungen 560 gebildet,
mit einem leitenden Material 562, welches innerhalb des
Bitleitungsmusters 555 ausgebildet ist, und es wird die
nippelförmige
Abdeckschicht 569 auf dem leitenden Material 562 und der
zweiten Zwischenisolierschicht 540 ausgebildet.
Zu diesem Zeitpunkt umschließt das zweite Abdeckungsmaterial 568 des
Abstandshalters ca. die Hälfte
der Dicke eines Seitenwandabschnitts des ersten Abdeckungsmaterials 565 vom
Säulentyp,
um dadurch die parasitäre
Kapazität
zu reduzieren, als auch Isoliereigenschaften und die Prozeßgrenzen
zu verbessern.
Obwohl dies in den Zeichnungen nicht
gezeigt ist, werden nach dem Niederschlagen einer dritten Zwischenisolierschicht
Speicherknotenpunktkontakte gebildet, und zwar durch Ätzen der
dritten Zwischenisolierschicht und des unteren Oxidfilms 551, und
es werden Speicherkontaktpfropfen in den Speicherknotenpunktkontakten
gebildet und dann werden Speicherknotenpunkte der Kondensatoren,
die elektrisch mit dem Kontaktpfropfen verbunden sind, ausgebildet.
Obwohl bei dieser Ausführungsform
der Erfindung die Bitleitungen dadurch gebildet werden, indem ein
leitendes Material für
die Bitleitungen niedergeschlagen wird, ist es möglich, die Bitleitung dadurch
auszubilden, indem das leitende Material für eine Bitleitung niedergeschlagen
wird, und zwar nach dem Niederschlagen eines Barriere-Metallfilms, wie z.B.
TiN.
Gemäß den Ausführungsformen der Erfindung,
die oben beschrieben sind, können
ausreichende Prozeßgrenzen
erreicht werden, während der
Speicherknotenpunktkontakt gebildet wird, und zwar durch Ausbilden
von nippelartigen Bitleitungsabdeckschichten als auch der Kontaktwiderstand
reduziert werden kann, und zwar durch Erhöhen der Kontakt-offen-Zonen.
Zusätzlich
können
die Ausführungsformen
nach der Erfindung die parasitäre
Kapazität
reduzieren, da ein Oxidfilm mit einer niedrigeren dielektrischen
Konstante als derjenigen des Siliziumnitridfilms zwischen benachbarten
Bitleitungen vorhanden ist, und auch zwischen einer Bitleitung und einem
Speicherknotenpunktkontakt vorhanden ist.
Es werden nun Ausführungsformen
der Erfindung in einer nicht einschränkenden Weise beschrieben.
Eine Ausführungsform der Erfindung schafft eine
Halbleitervorrichtung, die einen Isolierfilm enthält, der
auf einem Halbleitersubstrat ausgebildet ist und einen Bitleitungskontakt
aufweist, und auch ein nutförmig
gestaltetes Bitleitungsmuster besitzt, wobei eine Bitleitung auf
dem Bitleitungskontakt und in einem Abschnitt des Bitleitungsmusters
ausgebildet wird und durch den Isolierfilm umgeben oder umschlossen
wird, und wobei eine Bitleitungsabdeckschicht auf der Bitleitung
innerhalb des Bitleitungsmusters und des Isolierfilms ausgebildet
wird. Die Bitleitungsabdeckungsschicht ragt von dem Isolierfilm vor
und der vorragende Abschnitt der Bitleitungsabdeckungsschicht ist
weiter oder breiter als eine Weite der Bitleitung.
Die Bitleitungsabdeckungsschicht
enthält
ein erste Abdeckungsmaterial, welches auf der Bitleitung und innerhalb
des Bitleitungsmusters ausgebildet ist, wobei eine säulenförmige Gestalt
von dem Isolierfilm vorspringt, und ein zweites Abdeckungsmaterial
für einen
Seitenwandabstandshalter an dem vorspringenden Abschnitt des ersten
Abdeckungsmaterials ausgebildet ist. In bevorzugter Weise hat der
vorspringende Abschnitt des ersten Abdeckungsmaterials der Bitleitungsabdeckungsschicht
eine Dicke, die angenähert
der Hälfte
der Dicke des ersten Abdeckungsmaterials entspricht.
Darüber hinaus wird durch eine
Ausführungsform
der Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung
geschaffen, welches Prozesse zur Ausbildung eines Isolierfilms auf
einem Halbleitersubstrat umfaßt,
ferner das Ätzen
des Isolierfilms, um einen Bitleitungskontakt und ein nutmäßig gestaltetes
Bitleitungsmuster zu bilden, wobei eine Bitleitung auf dem Bitleitungskontakt
und einem Abschnitt des Bitleitungsmusters ausgebildet wird, und
eine Bitleitungsabdeckungsschicht auf der Bitleitung innerhalb des
Bitleitungsmusters und auf dem isolierenden Film ausgebildet wird,
der von dem isolierenden Film vorspringt oder vorragt. Der vorspringende
oder vorragende Ab schnitt der Bitleitungsabdeckungsschicht ist breiter
als die Weite oder Breite der Bitleitung.
Das Ausbilden der Bitleitungsabdeckungsschicht
umfaßt
die Prozesse gemäß einem
Niederschlagen eines ersten Abdeckungsmaterials auf der gesamten
Oberfläche
des Substrats, Ätzen
des ersten Abdeckungsmaterials, um das Bitleitungsmuster auf der
Bitleitung zu füllen, Ätzen des
Isolierfilms bis zu einer vorbestimmten Dicke, wodurch ein Abschnitt des
ersten Abdeckungsmaterials zum Vorspringen oder Vorragen gebracht
wird, Niederschlagen eines zweiten Abdeckungsmaterials auf der gesamten Oberfläche des
Substrats, Ätzen
des zweiten Abdeckungsmaterials, so daß es lediglich an einer Seitenwand
des vorspringenden Abschnitts des ersten Abdeckungsmaterials verbleibt.
Die Bitleitungsabdeckungsschicht
kann ein erstes säulenförmiges Abdeckungsmaterial
enthalten, welches auf der Bitleitung ausgebildet ist, und zwar
innerhalb des Bitleitungsmusters, und welches von dem Isolierfilm
vorspringt oder vorragt, und kann ein zweites Abdeckungsmaterial
enthalten, welches einen Seitenwandabstandshalter an dem vorspringenden
Abschnitt des ersten Abdeckungsmaterials auf dem Isolierfilm bil-
det, wobei die Bitleitungsabdeckungsschicht eine nippelförmige Struktur
besitzt (stud type structure).
Die isolierende Schicht enthält einen
oberen Oxidfilm, einen unteren Oxidfilm und einen Siliziumnitridfilm
zwischen dem oberen und dem unteren Oxidfilm. Der obere Oxidfilm
wird unter Verwendung des Siliziumnitridfilms als Ätzstoppfilm
geätzt,
um den Abschnitt der ersten abdeckenden Schicht zu bilden. Während das
zweite abdeckende Material geätzt
wird, wird der untere Oxidfilm geätzt, so daß er unter dem zweiten Abdeckungsmaterial
zurück bleibt.
Ferner betreffen Ausführungsformen
der Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung,
welches Prozesse zur Ausbildung einer ersten isolierenden Schicht
umfaßt,
die einen Bitleitungskontaktanschlußfleck und einen Speicherknotenpunkt-Kontaktanschlußfleck auf
einem Halbleitersubstrat aufweist, wobei ein zweiter isolierender Film
auf der gesamten Oberfläche
des Substrats ausgebildet wird, der zweite isolierende Film geätzt wird, um
einen Bitleitungskontakt zu bilden, der den Bitleitungskontaktanschlußfleck und
ein nutenförmig
gestaltetes Bitleitungsmuster freilegt, Ausbilden einer Bitleitung
in einem Abschnitt des Bitleitungsmusters, der mit dem Bitleitungskontaktanschlußfleck über den
Bitleitungskontakt verbunden wird, Ausbilden einer Bitleitungsabdeckungsschicht
auf der Bitleitung innerhalb des Bitleitungsmusters und des Isolierfilms, die
von dem zweiten Isolierfilm vorspringt, so daß der vorspringende Abschnitt
weiter oder breiter ist als eine Weite oder Breite des Bitleitungsmusters,
Ausbilden eines dritten Isolierfilms auf der gesamten Oberfläche des
Substrats und Ätzen
des zweiten und des dritten Isolierfilms, um einen Speicherknotenpunktkontakt
zu bilden, der den Speicherknotenpunkt-Kontaktanschlußfleck freilegt.
Der Bitleitungskontakt und das Bitleitungsmuster
werden unter Verwendung eines Dual-Damaszen-Prozesses ausgebildet
und nach der Ausbildung des Bitleitungskontaktes durch Ätzen des
zweiten Isolierfilms unter Verwendung des Bitleitungskontaktanschlußfleckes
als einen Ätzstoppfilm,
wird das Bitleitungsmuster durch Ätzen des zweiten Isolierfilms
gebildet. Alternativ kann nach der Ausbildung des Bitleitungsmusters
durch Ätzen
des zweiten Isolierfilms, der Bitleitungskontakt durch Ätzen des
zweiten Isolierfilms unter Verwendung des Bitleitungskontaktanschlußflecks
als Ätzstoppfilm
ausgebildet werden.
Es sei darauf hingewiesen, daß Änderungen und
Abwandlungen bei den Ausführungsformen,
die beschrieben wurden, für
Fachleute offensichtlich sind und in Betracht gezogen werden können. Es
ist daher beabsichtigt, daß die
vorangegangene detaillierte Beschreibung lediglich beispielhaft
zu betrachten ist und nicht in einer einschränkenden Weise, wobei darauf
hingewiesen wird, daß sich
alle äquivalenten Ausführungsformen
aus den nachfolgenden Ansprüchen
ergeben, die in den Rahmen der Erfindung fallen.