-
HINTERGRUND
DER ERFINDUNG
-
Die vorliegende Erfindung bezieht
sich auf Chipwiderstände.
Genauer bezieht sich die vorliegende Erfindung auf Chipwiderstände, die
dafür ausgebildet
sind, einen hohen Stossstrom zu tolerieren.
-
Bei einigen Anwendungen werden Chipwiderstände dazu
benötigt,
impulsförmige
elektrische Leistung zu verbrauchen. Zu diesen Anwendungen gehören Schutzschaltungen
für Kommunikationsleitungen,
Motorantriebe und Netzgeräte.
Bei diesen und anderen Anwendungen werden kurzfristig Spannungen
an die Anschlüsse
des Widerstands angelegt. Manchmal wird dies als Impulsbelastung
bezeichnet. Diese zeitliche Länge
eines jeden Impulses ist gewöhnlich
weniger als eine Sekunde.
-
Das generelle Problem bei der Verwendung
von Chipwiderständen
bei Anwendungen und in Umgebungen, bei denen eine Impulsbelastung
auftritt, betrifft die Größe der momentanen
impulsförmigen
Leistung. Die momentane impulsförmige
Leistung kann um ein vielfaches höher sein als die Dauernennleistung
des Widerstands. Wenn die momentane Leistung groß genug ist oder genügend lange
angelegt wird, ist der Ausfall des Widerstands das Resultat. Das
Problem besteht somit darin, die impulsförmige Leistung, die von dem
Widerstand sicher verbraucht werden kann, zu maximieren.
-
Es wurden bereits verschiedene Versuche
unternommen, um dieses Problem zu lösen. Einer dieser Versuche,
der auf Dickfilmwiderstandchips anwendbar ist, beinhaltet das Abgleichen
mit einem Laser. Ein Beispiel für
das Abgleichen eines Dickfilmwiderstandchips mit dem Laser findet
man im US-Patent Nr. 5,874,887 von Kosinski. Beim Abgleichen mit
dem Laser von Kosinski werden besondere Verfahren verwendet, um
die Verteilung des elektrischen Stromes in dem Widerstandsfilm durch
speziell ausgerichtete oder angeordnete Schnitte zu glätten. Ein
anderer früherer
Versuch beinhaltete die Aufgabe des Schneidens mit dem Laser. Ein Beispiel
für eine
solche Vorrichtung ist der SG73 flache Chip-Stoßstrom-Dickfilmwiderstand,
der von KOA erhältlich
ist.
-
Bei einer anderen Vorgehensweise
wurden spezielle Arten von Widerstandspasten verwendet. Spezielle
Widerstandspasten werden verwendet, um einen Widerstandsfilm zu
bilden, der gegenüber
einer Impulsbelastung toleranter ist, als der Widerstandsfilm, der
von einer regulären
Widerstandspaste herrührt.
Ein Beispiel für
die Verwendung von Widerstandspasten ist in dem US-Patent Nr. 5,464,564
von Brown geoffenbart.
-
Trotz dieser Versuche bleiben Probleme
bestehen. Daher ist es ein Hauptziel der Erfindung, den Stand der
Technik zu verbessern.
-
Ein weiteres Ziel der vorliegenden
Erfindung ist, einen Chipwiderstand zu schaffen, der eine verbesserte
Toleranz gegenüber
momentaner impulsförmiger
Leistung hat.
-
Ein weiteres Ziel der vorliegenden
Erfindung ist, einen Chipwiderstand zu schaffen, der eine verbesserte
Toleranz gegenüber
momentaner impulsförmiger
Leistung hat, ohne die Größe des Chips
zu erhöhen.
-
Noch ein weiteres Ziel der vorliegenden
Erfindung ist, einen Chipwiderstand zu schaffen, der für eine Lötverbindungsermüdung, die
durch mehrfache Impulsanwendungen hervorgerufen wird, nicht anfällig ist.
-
Ein weiteres Ziel der vorliegenden
Erfindung ist, einen Chipwiderstand zu schaffen, der nicht auf einen speziellen
Herstellungsprozess beschränkt
ist und ein Dickfilmwiderstand, ein Dünnfilmwiderstand oder ein Folienwiderstand
sein kann.
-
Noch ein weiteres Ziel der vorliegenden
Erfindung ist, einen Chipwiderstand zu schaffen, der effizient hergestellt
werden kann, ohne die Herstellungskosten beträchtlich zu erhöhen.
-
KURZE ZUSAMMENFASSUNG
DER ERFINDUNG
-
Die Erfindung betrifft einen Chipwiderstand,
der in der Lage ist, eine kurzfristige hohe elektrische Leistung
zu verbrauchen. Der Chipwiderstand der vorliegenden Erfindung ist
auf alle Arten von Chipwiderständen anwendbar,
bei denen Widerstandsschichten an dem viel dickeren Träger befestigt
sind, einschließlich
Dickfilmwiderstände,
Dünnfilmwiderstände und
Folienwiderstände.
-
Der Chipwiderstand der vorliegenden
Erfindung enthält
einen Träger,
der eine erste und eine gegenüberliegende,
parallele zweite Oberfläche
hat. Die erste Oberfläche 24 und
die zweite Oberfläche 26 sind
auch symmetrisch.
-
Der Chipwiderstand der vorliegenden
Erfindung enthält
ferner eine erste Widerstandsschicht und eine zweite Widerstandsschicht.
Die erste Widerstandsschicht und die zweite Widerstandsschicht sind
symmetrisch auf beiden Seiten des Trägers angeordnet. Wenn ein elektrischer
Strom durch die Widerstandsschichten geht, ist die Temperaturverteilung
innerhalb des Trägers
im wesentlichen symmetrisch um eine zentrale longitudinale Symmetrieebene
des Trägers,
um thermisches Verbiegen auszuschalten. Die zentrale longitudinale
Symmetrieebene wird durch einen Querschnitt entlang einer zentralen
longitudinalen Symmetrieachse festgelegt. Widerstandsanschlüsse verbinden
die erste Widerstandsschicht und die zweite Widerstandsschicht elektrisch parallel.
-
Der Chipwiderstand der vorliegenden
Erfindung weist eine Reihe von Vorteilen gegenüber bekannten Chipwiderständen auf.
Insbesondere toleriert der Chipwiderstand der vorliegenden Erfindung
eine höhere
impulsförmige
Leistung im Vergleich zu einem bekannten Chipwiderstand der gleichen
Größe. Außerdem ist
der Chipwiderstand der vorliegenden Erfindung nicht anfällig für eine Lötverbindungsermüdung, die
durch die Zufuhr einer Vielzahl von Impulsen hervorgerufen wird,
wobei somit ein erheblicher Vorteil gegenüber dem Stand der Technik aufgrund
einer Temperaturverteilung erzielt wird, die um eine Mittelebene
symmetrisch ist und thermisches Verbiegen ausschaltet. Ferner besteht
ein zusätzlicher
Herstellungsvorteil der vorliegenden Erfindung darin, daß er direkt
in eine Sortier- und
Plaziermaschine aus einem Massengutbehälter geladen werden kann ohne
Rücksicht
auf eine Oben-Unten-Ausrichtung.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Es zeigt
-
1 eine
Vorderansicht eines bekannten Chipwiderstands;
-
2 eine
Vorderansicht eines Chipwiderstands nach der Erfindung.
-
DETAILLIERTE
BESCHREIBUNG DER ERFINDUNG
-
1 zeigt
eine Seitenansicht eines bekannten Chipwiderstands 10.
Der Stand der Technik, wie er in 1 gezeigt
ist, ist gekennzeichnet durch eine einzelne Widerstandsschicht 12,
die von einer Schutzschicht bedeckt sein kann. Die einzelne Widerstandsschicht 12 ist
auf einer Seite eines keramischen Trägers 14 angeordnet.
Der Chipwiderstand 10 enthält auch Widerstandsanschlüsse 16.
-
Ein Ausführungsbeispiel der Erfindung
ist in 2 gezeigt. Der
Chipwiderstand 20 der vorliegenden Erfindung enthält eine
erste Widerstandsschicht 12 und eine zweite Widerstandsschicht 22.
Jede der Widerstandsschichten (12 und 22) kann
von Schutzschichten (nicht gezeigt) bedeckt sein. Die erste Widerstandsschicht 12 und
die zweite Widerstandsschicht 22 sind symmetrisch auf beiden
Seiten des Trägers 14 angeordnet,
der ein keramischer Träger
sein kann. Die Widerstandsanschlüsse 16 verbinden
die erste Widerstandsschicht 12 und die zweite Widerstandsschicht 22 elektrisch
parallel. Die Widerstandsanschlüsse 16 sind
für eine
Löt- oder
Klebe- oder Drahtverbinderbefestigung an einer Schaltplatte geeignet.
-
Eine zentrale longitudinale Ebene
A-A (Symmetrieebene) verläuft
durch den Chipwiderstand 20. Die zentrale longitudinale
Symmetrieebene ist eine Ebene, die von einem Querschnitt entlang
einer zentralen longitudinalen Symmetrieachse bestimmt wird. Die
longitudinale Ebene A-A ist im wesentlichen parallel zu einer ersten
Oberfläche 24 des
Trägers 14 und
einer zweiten Oberfläche 26 des
Trägers 14.
Die zentrale longitudinale Ebene A-A verläuft im wesentlichen im gleichen
Abstand zwischen der ersten Oberfläche 24 und der zweiten
Oberfläche 26.
Der Träger
hat einen rechteckigen Querschnitt (nicht gezeigt). Vorzugsweise
sind die erste Widerstandsschicht 12 und die zweite Widerstandsschicht 22 symmetrisch
um die zentrale longitudinale Ebene.
-
Der Chipwiderstand 20 der 2 hat eine Reihe von Vorteilen
gegenüber
bekannten Chipwiderständen.
Insbesondere toleriert der Chipwiderstand 20 eine höhere momentane
impulsförmige
Leistung im Vergleich zu einem bekannten Chipwiderstand der gleichen
Größe. Insbesondere
kann diese erhöhte
Toleranz je nach Impulsdauer bis zu zweimal so hoch sein.
-
Der Chipwiderstand der vorliegenden
Erfindung ist auch nicht für
eine Lötverbindungsermüdung, die durch
die Zufuhr von einer Vielzahl von Impulsen hervorgerufen wird, anfällig, so
daß ein
erheblicher Vorteil gegenüber
dem Stand der Technik erreicht wird. Insbesondere hat der Chipwiderstand 20 eine
Temperaturverteilung, die im wesentlichen symmetrisch um die zentrale
longitudinale Ebene ist, um thermisches Verbiegen auszuschalten.
-
Außerdem besteht ein zusätzlicher
Herstellungsvorteil der Erfindung darin, daß er direkt in eine Sortier-
und Plaziermaschine aus einem Massengutbehälter geladen werden kann, ohne
Rücksicht
auf eine Oben-Unten-Ausrichtung.
-
Der Verbrauch von impulsförmiger Leistung
in dem Chipwiderstand kann als kurzfristige Wärmeerzeugung in der Widerstandsschicht,
die an der Trägeroberfläche befestigt
ist, und als gleichzeitige Wärmeableitung
in den Träger
gesehen werden. Es ist zu bemerken, daß eine Wärmeableitung außerhalb
des Widerstands während
der Zufuhr eines kurzfristigen Impulses im allgemeinen als vernachlässigbar
angesehen wird. Die Überlastung
des Widerstands durch einen einzelnen oder eine Vielzahl von Impulsen
kann zum Ausfall des Widerstands führen. Zu den Ausfallarten des
Widerstands gehören
der Abbrand der Widerstandsschicht und eine Ermüdung der Lötverbindung.
-
Wenn die an dem Widerstand angelegte
Spannung die maximal zulässige
Spannung nicht übersteigt, rührt das
Ausfallen des Widerstands im allgemeinen von einer Überhitzung
der Widerstandsschicht her. Es kann analytisch gezeigt werden, daß der maximale
Temperaturanstieg in der Widerstandsschicht proportional zu der
zugeführten
elektrischen Leistung und umgekehrt proportional zu der Fläche der
Widerstandsschicht ist.
-
-
- wobei:
- t = die Zeit in s;
- T(t) = der Temperaturanstieg in der Widerstandsfolie in K;
- W = die Quadratwellenimpulsleistung in W;
- S = die Fläche
der Widerstandsschicht in m2;
- π =
3, 14;
- k = die thermische Leitfähigkeit
des Trägermaterials
in W/ (m·K);
- c = die Wärmekapazität des Trägermaterials
in J/(kg·K);
- ρ =
die Dichte des Trägermaterials
in kg/m3 ist.
-
Die zusätzliche Widerstandsschicht 22 in
dem Widerstand 20 verdoppelt die Gesamtfläche der
Widerstandsschicht im Vergleich zu der von 1. Daher führt die Zufuhr der doppelten
Leistung zu dem vorgeschlagenen Widerstand zu dem gleichen Temperaturanstieg
in seiner Widerstandsschicht wie im Falle der einfachen Leistungszufuhr
zu dem bekannten Chipwiderstand mit der gleichen Trägergröße.
-
Dieser Effekt kann in dem anderen
Weg erklärt
werden. Der durch den Widerstand 20 gehende elektrische
Strom teilt sich, und die eine Hälfte
von ihm geht durch die obere Widerstandsschicht 12, während die zweite
Hälfte
durch die untere Widerstandsschicht 22 geht. Die Dichte
des Stromes, der Leistung und der Temperaturanstieg in jeder Widerstandsschicht
sind halb so groß wie
bei einem bekannten Chipwiderstand mit der gleichen Trägergröße, der
mit der gleichen Impulslast belastet wird (d.h. 1). Daher ist die maximale impulsförmige Leistung,
die von dem Chipwiderstand der vorliegenden Erfindung verbraucht
wird, ungefähr
zweimal so groß wie
die eines bekannten Chipwiderstandes mit der gleichen Trägergröße.
-
Der beschriebene Effekt findet nur
bei einer kurzzeitigen Belastung statt, wenn die Impulsdauer die charakteristische
Zeit, die für
die Wärmeausbreitung
in dem Träger,
der die beiden Widerstandsschichten des vorgeschlagenen Chipwiderstandes
voneinander trennt, benötigt
wird, nicht übersteigt.
Die genannte charakteristische Zeit hängt von der Dicke und den physikalischen
Eigenschaften des Trägers
ab:
wobei ☐ die
charakteristische Zeit ausgedrückt
in Sekunden, h die Trägerdicke
ausgedrückt
in Meter, die anderen Parameter die gleichen wie in der Gleichung
(1) sind. Zum Beispiel ist bei einem 0,5 mm Aluminiumoxidträger τ ≈ 10 Millisekunden.
Dies bedeutet, daß die
doppelte Leistungskapazität
für eine
Impulsdauer im Bereich von 0–10
Millisekunden relevant ist. Die weitere Ausweitung der Impulsdauer
reduziert die Impulsleistungskapazität des vorgeschlagenen Widerstands
auf die Impulsleistungskapazität
des bekannten Widerstands.
-
Eine weitere Ausfallart des Widerstandes
besteht in der Lötverbindungsermüdung. Es
kann gezeigt werden, daß der
bekannte Chipwiderstand, der mit einem Impuls belastet wird, durch
eine monotone abnehmende Temperaturverteilung in Richtung von der
Widerstandsschicht zu der entgegengesetzten freien Oberfläche des
Trägers
gekennzeichnet ist. Diese Temperaturverteilung führt zu einer monotonen Abnahme
der thermischen Ausdehnung des Trägers in der gleichen Richtung.
Es zeigt sich im Verbiegen des Trägers. Das Verbiegen erzeugt
mechanische Spannungen in den Lötverbindungen
zwischen dem Chip und der gedruckten Schaltplatte. Eine mehrfache
Zufuhr der Impulse kann zu einer Lötverbindungsermüdung (Rißbildung)
führen.
-
Der Chipwiderstand der vorliegenden
Erfindung hat einen symmetrischen Aufbau wie in 2 gezeigt ist. Seine Temperaturverteilung
ist ungleichmäßig aber
symmetrisch bezüglich
der zentralen longitudinalen Ebene A-A. Die Symmetrie schaltet ein
thermisches Verbiegen des Chips und eine Beschädigung der Lötverbindung,
die aus einer mehrfachen Impulsbelastung resultiert, vollständig aus.
Der Chipwiderstand der vorliegenden Erfindung ist nicht auf eine
bestimmte Widerstandsart beschränkt,
sondern ist auf jede Art von Widerständen anwendbar, einschließlich Dickfilmwiderstände, Dünnfilmwiderstände und
Folienwiderstände.
-
Zusammenfassung
-
Chipwiderstand mit einem Träger, der
entgegengesetzte parallele symmetrische erste und zweite Oberflächen, eine
zentrale longitudinale Symmetrieebene und getrennte und voneinander
beabstandete erste und zweite Widerstandsschichten auf der ersten
und zweiten Oberfläche
hat. Die Widerstandsschichten sind elektrisch parallel zueinander
geschaltet und die erste und die zweite Oberfläche des Trägers sind symmetrisch bezüglich und
im gleichen Abstand von einer zentralen longitudinalen Ebene angeordnet.
Wenn somit ein elektrischer Strom durch die Widerstandsschichten
hindurchgeht, ist eine Temperaturverteilung innerhalb des Trägers im
wesentlichen symmetrisch um die zentrale longitudinale Ebene des
Trägers,
um eine thermische Verbiegung desselben auszuschalten. Das Aufteilen
des Stoßstromes
zwischen zwei Widerstandsschichten führt zu einer niedrigeren Temperatur
in jeder Widerstandsschicht im Vergleich zu der Temperatur in der
einzelnen Widerstandsschicht eines bekannten Chipwiderstands, der
mit dem gleichen Strom belastet wird.
