JP4006814B2 - 厚膜抵抗ペーストおよびその製造方法 - Google Patents

厚膜抵抗ペーストおよびその製造方法 Download PDF

Info

Publication number
JP4006814B2
JP4006814B2 JP05215098A JP5215098A JP4006814B2 JP 4006814 B2 JP4006814 B2 JP 4006814B2 JP 05215098 A JP05215098 A JP 05215098A JP 5215098 A JP5215098 A JP 5215098A JP 4006814 B2 JP4006814 B2 JP 4006814B2
Authority
JP
Japan
Prior art keywords
thick film
organic vehicle
powder
raw material
material powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05215098A
Other languages
English (en)
Other versions
JPH11251105A (ja
Inventor
昌志 深谷
知子 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP05215098A priority Critical patent/JP4006814B2/ja
Publication of JPH11251105A publication Critical patent/JPH11251105A/ja
Application granted granted Critical
Publication of JP4006814B2 publication Critical patent/JP4006814B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Conductive Materials (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、外部抵抗体を有するセラミック回路基板用の厚膜抵抗ペーストおよびその製造方法に関する。
【0002】
【従来の技術】
集積回路に使用されるセラミック回路基板において、多層回路基板の層間に設けられる内蔵抵抗体の他に、セラミック基板の表面に導体パターンや外部抵抗体などからなる回路を形成し、セラミック回路基板の高機能化、低コスト化に貢献している。
【0003】
セラミック基板表面に厚膜抵抗体を形成する場合、ガラス粉末に導電物質を加え有機ビヒクルでペースト状にしたものを基板表面に印刷し、焼結して抵抗体とする。このとき、抵抗体の保護や耐候性の向上を目的として、抵抗体をガラス系材料で覆うように印刷し、焼成することによってオーバーコートすることも行われている。
【0004】
厚膜抵抗体の重要な特性の一つに耐高電圧パルス特性(ESD特性)がある。通常10kΩ/□以上の抵抗でEDS特性が悪くなる。その理由は以下の通りである。厚膜抵抗体の導電性はガラス中に形成される導電物質と導電物質間のガラスの薄い膜で成立しているが、厚膜抵抗体に高電圧が印加されると微細な導電経路は破壊され抵抗値が変化する。高抵抗になる程、導電物質の配合量が減少し、ガラスの薄い膜による導通が支配的になるため、上記の現象は起きやすくなる。
かかる現象の解決のために、従来は以下のような対策が講じられていた。
【0005】
(1)抵抗率の大きいBi2Ru27、Pb2Ru26の粉末を使用し、導電物質の配合を多くする。ただし分解防止のためガラスはPbを含むものを使用する。
(2)Pb含有の低融点ガラスを用い、焼成中に導電粒子間に薄い膜を形成させる。
【0006】
(3)ガラス粉末、導電粒子を非常に細かいものを使用し、導電経路を多くする。(特開平8−250829号公報参照)
しかし、(1),(2)は原材料中に有害物質であるPbを含むので好ましくなく、(3)は分散方法が難しかった。
【0007】
【発明が解決しようとする課題】
そこで本発明は、ESD特性が良く、しかもPb,Cd,Niなどの有害物質を含まない厚膜抵抗ペーストを提供し、優れた性能のセラミック回路基板を得ることを目的とする。
【0008】
【課題を解決するための手段】
本発明は、ガラス粉末と導電物質の粉末からなる原料粉末を有機ビヒクルで混合してなる混合物にさらに有機ビヒクル、溶剤及び分散剤を添加させてなる厚膜抵抗ペーストにおいて、該原料粉末の短軸粒径が5μm以下で平均比表面積をAm2/g、該有機ビヒクルの該原料粉末に対する体積割合をB%としたとき、5.5A≦B≦10.0Aの関係を有する混合物を用いたことを特徴とする厚膜抵抗ペーストである。
【0009】
上記において、Bが5.5A未満ではビヒクル量が少なすぎてローラに粉体を付着させることが困難であり、10.0Aを越えるとビヒクル量が多いため、ガラス粉末と導電物質の粉末の分散ができず、EDS特性に対する効果があまり発揮されない。なお、有機ビヒクルの粘度は10pa・s〜300pa・sが適当で10pa・sより小さいと粘着力がなく、ローラーに粉体を付着させることが困難となる。又、300Pa・sを越えると、粉体をビヒクルで一様に濡らすことができないため、揮発性の溶剤(例えばトルエン、エタノール等)で希釈する必要が生じる。
【0010】
粉末材料のうち、ガラス粉末は、CaO−Al23−SiO2−B23、Na2O−SiO2−B23、さらにはこれらの混合ガラスでPb,Cd,Niを含まないものを用いる。導電物質としてはRuO2を用いる。
有機ビヒクルとしては、エチルセルロースとテルピネオール、ブチラール樹脂とテルピネオールなどが用いられる。
【0011】
本発明は又、粉末材料と有機ビヒクルからなる混合物を5μm以下の隙間を強制的に通過させて、原料粉末材料を有機ビヒクルに分散させる工程において、原料粉末の平均比表面積をAm2/g、有機ビヒクルの体積割合をB%としたとき、5.5A≦B≦10.0Aの関係を有する混合物となし、さらに有機ビヒクル、溶剤及び分散剤を添加し混練する工程からなることを特徴とする厚膜抵抗ペーストの製造方法である。
まず、上記AとBの関係を有する混合物を5μm以下の隙間を強制的に通過させることによって、ガラスと導電物質の分散を均一にすることができる。
【0012】
5μm以下の隙間は例えば2本の平行ローラを5μm間隔で配置することによって得られる。材料をこの隙間に強制的に通過させることによって、径が5μmを越える粉末を破砕あるいは押しつぶし、5μm以下の大きさとする。この場合、粉末の長軸は5μmを越えてもさしつかえないが、短軸の2倍以下が適当である。隙間が5μmを越えると粉末に力が加わらないため、十分に分散することができない。
隙間を通して分散した材料は、印刷可能なペーストにするため、有機ビヒクルおよび溶剤を追加して混練し、適当な粘度として厚膜抵抗ペーストとする。
【0013】
【発明の実施の形態】
以下、本発明の実施例並びに比較例について説明する。
ガラス粉末として下記の3種のものを用意した。
【0014】
【表1】
Figure 0004006814
【0015】
又、ビヒクルとしては下記の2種のものを用意した。
X…エチルセルロース、テルピオネール
Y…ブチラール樹脂、テルピオネール+ブチルカルビトールアセテート
導電物質としてはRuO2を用いた。
【0016】
これらの材料を表2に示す構成で混合物を均一に作成した後、印刷可能なペーストとするために追加の有機ビヒクル、溶剤及び分散剤(ホモゲノールL−95{商品名:花王株式会社製})を追加して混練し、厚膜抵抗ペーストを作成した。これを低温焼成セラミックス基板上に抵抗電極部のパターン印刷、焼成した後、セラミック基板上に厚膜抵抗体を形成した。得られた抵抗体のシート抵抗(kΩ)、1.5kV、5パルスにおけるESD、並びに係数を表2に併せて示す。
【0017】
【表2】
Figure 0004006814
【0018】
【表3】
Figure 0004006814
【0019】
上記表に示すとおり、本発明の実施例であるNo.1〜20はEDS特性が1.0%以下で優れたものであり、比較例21〜22は本発明における関係式の規定を満足しないもので、EDSが1.0%を越えており悪くなっている。又、比較例23も本発明における関係式の規定を満足しておらず、ペースト作製が困難である。
【0020】
【発明の効果】
本発明によればESD特性の優れた厚膜抵抗ペーストを提供することができ、優れた性能のセラミック回路基板を得ることができる。このペーストは原料粉末にPd,Cd,Ni等の有害物質を含むことなく提供でき、製品の使用環境を良好に保つ上で効果がある。

Claims (6)

  1. ガラス粉末と導電物質の粉末からなる原料粉末を有機ビヒクルで混合してなる混合物にさらに有機ビヒクル、溶剤及び分散剤を添加させてなる厚膜抵抗ペーストにおいて、該原料粉末の短軸粒径が5μm以下で平均比表面積をAm2/g、該有機ビヒクルの該原料粉末に対する体積割合をB%としたとき、5.5A≦B≦10.0Aの関係を有する混合物を用いたことを特徴とする厚膜抵抗ペースト。
  2. 上記原料粉末材料がPb,Cd,Niを含まないものである請求項1記載の厚膜抵抗ペースト。
  3. 上記導電物質がRuO2である請求項1記載の厚膜抵抗ペースト。
  4. 粉末材料と有機ビヒクルからなる混合物を5μm以下の隙間を強制的に通過させて、原料粉末材料を有機ビヒクルに分散させる工程において、原料粉末の平均比表面積をAm2/g、有機ビヒクルの体積割合をB%としたとき、5.5A≦B≦10.0Aの関係を有する混合物となし、さらに有機ビヒクル、溶剤及び分散剤を添加し混練する工程からなることを特徴とする厚膜抵抗ペーストの製造方法。
  5. 上記原料粉末材料がPb,Cd,Niを含まないものである請求項4記載の厚膜抵抗ペーストの製造方法。
  6. 上記導電物質がRuO2である請求項4記載の厚膜抵抗ペーストの製造方法。
JP05215098A 1998-03-04 1998-03-04 厚膜抵抗ペーストおよびその製造方法 Expired - Lifetime JP4006814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05215098A JP4006814B2 (ja) 1998-03-04 1998-03-04 厚膜抵抗ペーストおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05215098A JP4006814B2 (ja) 1998-03-04 1998-03-04 厚膜抵抗ペーストおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH11251105A JPH11251105A (ja) 1999-09-17
JP4006814B2 true JP4006814B2 (ja) 2007-11-14

Family

ID=12906848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05215098A Expired - Lifetime JP4006814B2 (ja) 1998-03-04 1998-03-04 厚膜抵抗ペーストおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4006814B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873028B2 (en) * 2001-11-15 2005-03-29 Vishay Intertechnology, Inc. Surge current chip resistor
JP3579836B2 (ja) * 2002-02-28 2004-10-20 小島化学薬品株式会社 固定抵抗器
JP3630144B2 (ja) * 2002-02-28 2005-03-16 小島化学薬品株式会社 抵抗器
KR20040084940A (ko) * 2002-02-28 2004-10-06 고지마 가가쿠 야쿠힌 가부시키가이샤 저항기
CN100538921C (zh) 2002-11-21 2009-09-09 Tdk株式会社 电阻器糊料、电阻器及电子部件
TW200639880A (en) 2005-02-21 2006-11-16 Tdk Corp Thick-film resistor and its production process
CN109448885A (zh) * 2018-11-05 2019-03-08 浙江亮能机电科技有限公司 一种yh21ct不锈钢厚膜电路用电阻浆料及其制备方法

Also Published As

Publication number Publication date
JPH11251105A (ja) 1999-09-17

Similar Documents

Publication Publication Date Title
KR0142160B1 (ko) 파워서지저항체 페이스트조성물 및 이를 포함하는 저항기장치
KR0142577B1 (ko) 질소 연소성 저항체 조성물
JP6708093B2 (ja) 抵抗ペースト及びその焼成により作製される抵抗体
TWI686358B (zh) 厚膜電阻組成物及含有其之厚膜電阻糊
JP4006814B2 (ja) 厚膜抵抗ペーストおよびその製造方法
WO2021221173A1 (ja) 厚膜抵抗ペースト、厚膜抵抗体、及び電子部品
JP3843767B2 (ja) 抵抗体ペーストの製造方法及び厚膜抵抗体の製造方法
KR100795571B1 (ko) 후막 저항체용 페이스트와 그것의 제조방법 및 후막 저항체
JP2018049900A (ja) 抵抗ペースト及びその焼成により作製される抵抗体
JP2986539B2 (ja) 厚膜抵抗組成物
JP2989936B2 (ja) ガラスフリット、抵抗体ペーストおよび配線基板
JP2020061467A5 (ja)
CN113393986B (zh) 一种乙酰丙酮钯掺杂改性低阻片式厚膜电阻浆料
JP2004186427A (ja) 厚膜回路基板及び厚膜回路基板の製造方法
JP2001236825A (ja) 抵抗ペースト組成物
JPH04196104A (ja) 厚膜抵抗ペースト
JP2937072B2 (ja) 抵抗材料組成物、抵抗ペースト及び抵抗体
WO2021221172A1 (ja) 厚膜抵抗ペースト、厚膜抵抗体、及び電子部品
JPH0654726B2 (ja) 厚膜抵抗体形成用組成物
JPH04236269A (ja) 導電性コーティング材料
JPWO2021221174A5 (ja)
JP2020061466A5 (ja)
TW202200514A (zh) 厚膜電阻糊、厚膜電阻體、及電子元件
JPH0574602A (ja) 厚膜抵抗組成物、該組成物を用いた厚膜抵抗体
JP2020198404A5 (ja)

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 6

EXPY Cancellation because of completion of term