JPH0689801A - チップ型抵抗器 - Google Patents
チップ型抵抗器Info
- Publication number
- JPH0689801A JPH0689801A JP4240452A JP24045292A JPH0689801A JP H0689801 A JPH0689801 A JP H0689801A JP 4240452 A JP4240452 A JP 4240452A JP 24045292 A JP24045292 A JP 24045292A JP H0689801 A JPH0689801 A JP H0689801A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistors
- ceramic substrate
- chip
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【目的】 各型チップ抵抗器の実装密度を向上させ、抵
抗値の調整の迅速化を図るとともに、精度を向上させ
る。 【構成】 セラミック基板１の表裏に抵抗体２をそれぞ
れ配置形成し、かつ、これらの抵抗体２がセラミック基
板１の所定位置に形成された電極により接続する。ま
た、抵抗体２の少なくともいずれか一方が、直列または
並列接続されたときに所望の合成抵抗値が得られるべく
切削加工を施す。この場合において、好ましくは実装裏
面側を切削調整しておき、表面側は実装後も調節可能に
なるように未切削のままの状態としておく。
抗値の調整の迅速化を図るとともに、精度を向上させ
る。 【構成】 セラミック基板１の表裏に抵抗体２をそれぞ
れ配置形成し、かつ、これらの抵抗体２がセラミック基
板１の所定位置に形成された電極により接続する。ま
た、抵抗体２の少なくともいずれか一方が、直列または
並列接続されたときに所望の合成抵抗値が得られるべく
切削加工を施す。この場合において、好ましくは実装裏
面側を切削調整しておき、表面側は実装後も調節可能に
なるように未切削のままの状態としておく。
Description
【０００１】
【産業上の利用分野】本発明は、チップ型抵抗器に関
し、特に端取電極を有するチップ型抵抗器に関するもの
である。
し、特に端取電極を有するチップ型抵抗器に関するもの
である。
【０００２】
【従来の技術】従来のチップ型抵抗器は、図４及び図５
に示すように、セラミック基板１の長手対向辺部に厚膜
の抵抗体２の枕電極を兼ねた外部電極３がＡｇ−Ｐｄ
（銀パラジウム）等の導体材料により側面及び裏面に形
成されているとともに、半田メッキを施し、更に、この
外部電極３の上面にはガラス材料などによる保護膜４が
印刷され焼成されている。そして、従来のチップ型抵抗
器は、レーザー光線等を用いて所望の抵抗値になるよう
に切削調整されることによって得られていた。
に示すように、セラミック基板１の長手対向辺部に厚膜
の抵抗体２の枕電極を兼ねた外部電極３がＡｇ−Ｐｄ
（銀パラジウム）等の導体材料により側面及び裏面に形
成されているとともに、半田メッキを施し、更に、この
外部電極３の上面にはガラス材料などによる保護膜４が
印刷され焼成されている。そして、従来のチップ型抵抗
器は、レーザー光線等を用いて所望の抵抗値になるよう
に切削調整されることによって得られていた。
【０００３】従来のチップ型抵抗の大きさは、許容電力
が１／８Ｗで３．２ｍｍ×１．６ｍｍ、許容電力が１／
１０Ｗで２．０ｍｍ×１．６ｍｍ、許容電力が１／１６
Ｗで１．６ｍｍ×０．８ｍｍであるのが一般的であっ
た。また、抵抗体の代わりに導体材料を用い、抵抗値が
数ｍΩのジャンパー配線用のチップ抵抗器も同様に形成
されていた。
が１／８Ｗで３．２ｍｍ×１．６ｍｍ、許容電力が１／
１０Ｗで２．０ｍｍ×１．６ｍｍ、許容電力が１／１６
Ｗで１．６ｍｍ×０．８ｍｍであるのが一般的であっ
た。また、抵抗体の代わりに導体材料を用い、抵抗値が
数ｍΩのジャンパー配線用のチップ抵抗器も同様に形成
されていた。
【０００４】
【発明が解決しようとする課題】ところで、従来のチッ
プ型抵抗器は２端子構造であり、抵抗体が１本しか内蔵
できないため、１／１６Ｗ電力の仕様での実装面積は搭
載ランドも含めると、約２ｍｍ2 となり、厚膜印刷基板
の場合における実装面積約１ｍｍ2 に比較し、実装効率
が半分になっていた。
プ型抵抗器は２端子構造であり、抵抗体が１本しか内蔵
できないため、１／１６Ｗ電力の仕様での実装面積は搭
載ランドも含めると、約２ｍｍ2 となり、厚膜印刷基板
の場合における実装面積約１ｍｍ2 に比較し、実装効率
が半分になっていた。
【０００５】次に、チップ抵抗器において未調節、即ち
抵抗体が切削調節されていないものを電気的特性のボリ
ュームとして使用する際、初期値はレーザービーム等に
よる抵抗値の切削調整ができないため、定格値に対して
±２０％程度の精度が限界である。このため、どうして
も多大な調整時間を必要とするといった不都合があっ
た。
抵抗体が切削調節されていないものを電気的特性のボリ
ュームとして使用する際、初期値はレーザービーム等に
よる抵抗値の切削調整ができないため、定格値に対して
±２０％程度の精度が限界である。このため、どうして
も多大な調整時間を必要とするといった不都合があっ
た。
【０００６】本発明の課題は、上記実装密度の向上、精
度の向上および切削調整時間の短縮を図ることのできる
チップ型抵抗器を提供することにある。
度の向上および切削調整時間の短縮を図ることのできる
チップ型抵抗器を提供することにある。
【０００７】
【課題を解決するための手段】本発明によれば、セラミ
ック基板の表裏にそれぞれ抵抗体が形成されており、か
つ、これらの抵抗体が前記セラミック基板の所定位置に
形成された電極により接続されていることを特徴とする
チップ型抵抗器が得られる。
ック基板の表裏にそれぞれ抵抗体が形成されており、か
つ、これらの抵抗体が前記セラミック基板の所定位置に
形成された電極により接続されていることを特徴とする
チップ型抵抗器が得られる。
【０００８】また、本発明によれば、セラミック基板の
表裏にそれぞれ抵抗体が形成されており、かつ、これら
の抵抗体が該基板の所定位置に形成された電極により相
互に接続されているチップ型抵抗器において、該抵抗体
の少なくともいずれか一方が、直列または並列接続され
たときに所望の合成抵抗値が得られるべく切削加工され
ていることを特徴とするチップ型抵抗器が得られる。
表裏にそれぞれ抵抗体が形成されており、かつ、これら
の抵抗体が該基板の所定位置に形成された電極により相
互に接続されているチップ型抵抗器において、該抵抗体
の少なくともいずれか一方が、直列または並列接続され
たときに所望の合成抵抗値が得られるべく切削加工され
ていることを特徴とするチップ型抵抗器が得られる。
【０００９】
【実施例】次に、本発明の実施例を図面を参照して説明
する。
する。
【００１０】図１は本発明の実施例の表側の斜視図であ
る。図２は本発明の実施例の裏側の斜視図である。図３
は本発明の実施例の断面図である。セラミック基板１
は、例えば、幅寸法が０．８ｍｍ、長さ寸法が１．６ｍ
ｍ、厚さ寸法が０．６ｍｍの直方体をしている。
る。図２は本発明の実施例の裏側の斜視図である。図３
は本発明の実施例の断面図である。セラミック基板１
は、例えば、幅寸法が０．８ｍｍ、長さ寸法が１．６ｍ
ｍ、厚さ寸法が０．６ｍｍの直方体をしている。
【００１１】セラミック基板１の４隅部Ａ，Ｂ，Ｃ，Ｄ
には各測定用電極５が設けられており、これらの隅部
Ａ，Ｂ，Ｃ，Ｄには、図１および図２から分かるよう
に、厚さ方向に向けて例えば０．４ｍｍφの水平断面が
１／４の円弧を形成するように端取りされた円弧壁面を
有する。そして、この端取りされた円弧壁面には前面に
亘り、かつ、測定電極５に接続するように、Ａｇ−Ｐｄ
（銀パラジウム）厚膜体ペーストによる外部電極６が形
成されている。
には各測定用電極５が設けられており、これらの隅部
Ａ，Ｂ，Ｃ，Ｄには、図１および図２から分かるよう
に、厚さ方向に向けて例えば０．４ｍｍφの水平断面が
１／４の円弧を形成するように端取りされた円弧壁面を
有する。そして、この端取りされた円弧壁面には前面に
亘り、かつ、測定電極５に接続するように、Ａｇ−Ｐｄ
（銀パラジウム）厚膜体ペーストによる外部電極６が形
成されている。
【００１２】また、セラミック基板１の長辺方向には離
間平行に枕電極７が設けられており、この枕電極７間に
は、ＲｕＯ2 （酸化ルテニュウム）を材料とする厚膜の
抵抗体２が枕電極７で挟持されるような格好で印刷焼成
されている。そして、これらの厚膜の抵抗体２の表面に
はガラス材料などからなる保護膜４が被覆形成されてい
る。
間平行に枕電極７が設けられており、この枕電極７間に
は、ＲｕＯ2 （酸化ルテニュウム）を材料とする厚膜の
抵抗体２が枕電極７で挟持されるような格好で印刷焼成
されている。そして、これらの厚膜の抵抗体２の表面に
はガラス材料などからなる保護膜４が被覆形成されてい
る。
【００１３】今、電気的特性を調節するための抵抗値範
囲が例えば１ｋΩから２ｋΩである場合には、表裏２本
の抵抗体の外部電極５のＡ，Ｂ間の直列抵抗値（即ち、
外部電極５のＣ，Ｄが外部に接続される）が１ｋΩとな
るように、実装時に裏面となる厚膜抵抗体２をレーザー
ビームにより切削調整しておくものである。この場合に
おいて、表面側の抵抗体は未切削のまま残しておき、実
装後に調整可能な場合が生じれば、該表面側を切削加工
するようにすれば良い。
囲が例えば１ｋΩから２ｋΩである場合には、表裏２本
の抵抗体の外部電極５のＡ，Ｂ間の直列抵抗値（即ち、
外部電極５のＣ，Ｄが外部に接続される）が１ｋΩとな
るように、実装時に裏面となる厚膜抵抗体２をレーザー
ビームにより切削調整しておくものである。この場合に
おいて、表面側の抵抗体は未切削のまま残しておき、実
装後に調整可能な場合が生じれば、該表面側を切削加工
するようにすれば良い。
【００１４】なお、この切削調整は必ずしも実装時にお
いて裏面側になる方について行なわなければならないも
のではなく、表面側のもののみについて行なっても良い
ことはいうまでもない。また両方を切削加工するように
してもよいが、これらの場合には、実装後に再調整の必
要が生じたときに表面側を再切削することになるのであ
まり好ましくはない。また、前記した厚膜抵抗体の代わ
りに、所定の導体材料を用い、４隅部の測定電極５を任
意に接続することによりジャンパーとして機能させるこ
とも可能となる。
いて裏面側になる方について行なわなければならないも
のではなく、表面側のもののみについて行なっても良い
ことはいうまでもない。また両方を切削加工するように
してもよいが、これらの場合には、実装後に再調整の必
要が生じたときに表面側を再切削することになるのであ
まり好ましくはない。また、前記した厚膜抵抗体の代わ
りに、所定の導体材料を用い、４隅部の測定電極５を任
意に接続することによりジャンパーとして機能させるこ
とも可能となる。
【００１５】上記実施例においては、抵抗体として、Ｒ
ｕＯ2 （酸化ルテニュウム）による厚膜抵抗体について
説明したが、本発明は、これに限定されるものでないこ
とはいうまでもない。即ち、Ｎｉ（ニッケル）を主材料
とした金属被膜抵抗体やＴａ（タンタル）、Ｔａx Ｏy
（酸化タンタル）を用いた溝膜抵抗体についても同様に
応用ができるものである。
ｕＯ2 （酸化ルテニュウム）による厚膜抵抗体について
説明したが、本発明は、これに限定されるものでないこ
とはいうまでもない。即ち、Ｎｉ（ニッケル）を主材料
とした金属被膜抵抗体やＴａ（タンタル）、Ｔａx Ｏy
（酸化タンタル）を用いた溝膜抵抗体についても同様に
応用ができるものである。
【００１６】
【発明の効果】本発明によれば、４端子構造を採用する
ことから、表裏２本の抵抗体が形成でき、従来の２倍の
実装密度が実現できる。また、本発明によれば、レーザ
ービームにより切削調整することができるから、初期値
を定格値に対し±１％の精度とすることができるので、
大幅な切削調整時間の低減が実現できる。
ことから、表裏２本の抵抗体が形成でき、従来の２倍の
実装密度が実現できる。また、本発明によれば、レーザ
ービームにより切削調整することができるから、初期値
を定格値に対し±１％の精度とすることができるので、
大幅な切削調整時間の低減が実現できる。
【００１７】さらに、本発明によれば、表裏いずれの面
でも２本の抵抗体の抵抗値をプローブし測定可能である
こと、およびこれらの２本の抵抗体が同一セラミック基
板の表裏に形成されていることにより、熱的にバランス
がとれて安定し、かつ、相対精度の高い１組の抵抗体を
得ることが可能となる。
でも２本の抵抗体の抵抗値をプローブし測定可能である
こと、およびこれらの２本の抵抗体が同一セラミック基
板の表裏に形成されていることにより、熱的にバランス
がとれて安定し、かつ、相対精度の高い１組の抵抗体を
得ることが可能となる。
【図１】本発明の一実施例のチップ型抵抗器を示す表側
の斜視図である。
の斜視図である。
【図２】本発明の一実施例のチップ型抵抗器を示す裏側
の斜視図である。
の斜視図である。
【図３】本発明の一実施例のチップ型抵抗器を示す断面
図である。
図である。
【図４】従来のチップ型抵抗器を示す斜視図である。
【図５】従来のチップ型抵抗器を示す断面図である。
１ セラミック基板 ２ 抵抗体 ３ 外部電極 ４ 保護膜 ５ 測定電極 ６ 外部電極 ７ 枕電極
Claims (2)
- 【請求項１】 セラミック基板の表裏にそれぞれ抵抗体
が形成されており、かつ、これらの抵抗体が前記セラミ
ック基板の所定位置に形成された電極により接続されて
いることを特徴とするチップ型抵抗器。 - 【請求項２】 セラミック基板の表裏にそれぞれ抵抗体
が形成されており、かつ、これらの抵抗体が該基板の所
定位置に形成された電極により相互に接続されているチ
ップ型抵抗器において、該抵抗体の少なくともいずれか
一方が、直列または並列接続されたときに所望の合成抵
抗値が得られるべく切削加工されていることを特徴とす
る請求項１に記載のチップ型抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4240452A JPH0689801A (ja) | 1992-09-09 | 1992-09-09 | チップ型抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4240452A JPH0689801A (ja) | 1992-09-09 | 1992-09-09 | チップ型抵抗器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689801A true JPH0689801A (ja) | 1994-03-29 |
Family
ID=17059713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4240452A Pending JPH0689801A (ja) | 1992-09-09 | 1992-09-09 | チップ型抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0689801A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823129A (ja) * | 1994-07-08 | 1996-01-23 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子及びその製造方法 |
| JPH0823127A (ja) * | 1994-07-05 | 1996-01-23 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子及びその製造方法 |
| WO2003044809A1 (en) * | 2001-11-15 | 2003-05-30 | Vishay Intertechnology, Inc. | Surge current chip resistor |
-
1992
- 1992-09-09 JP JP4240452A patent/JPH0689801A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823127A (ja) * | 1994-07-05 | 1996-01-23 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子及びその製造方法 |
| JPH0823129A (ja) * | 1994-07-08 | 1996-01-23 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子及びその製造方法 |
| WO2003044809A1 (en) * | 2001-11-15 | 2003-05-30 | Vishay Intertechnology, Inc. | Surge current chip resistor |
| GB2396749A (en) * | 2001-11-15 | 2004-06-30 | Vishay Intertechnology Inc | Surge current chip resistor |
| US6873028B2 (en) | 2001-11-15 | 2005-03-29 | Vishay Intertechnology, Inc. | Surge current chip resistor |
| GB2396749B (en) * | 2001-11-15 | 2005-09-21 | Vishay Intertechnology Inc | Surge current chip resistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0552043B2 (ja) | ||
| KR100328255B1 (ko) | 칩 부품 및 그 제조방법 | |
| JP3058097B2 (ja) | サーミスタチップ及びその製造方法 | |
| JPH0689801A (ja) | チップ型抵抗器 | |
| JPH01304705A (ja) | 膜抵抗体のトリミング方法 | |
| JPH10261547A (ja) | 面実装型複合素子の構造及びその製造方法 | |
| JP3525673B2 (ja) | 抵抗器およびその製造方法 | |
| JPH04127401A (ja) | チップ型サーミスタおよびその製造方法 | |
| JPH10135016A (ja) | 膜抵抗体 | |
| JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
| CN113808800B (zh) | 一种电阻器及其制作方法 | |
| JP2004207540A (ja) | 複合電子部品及びその特性調整方法 | |
| JP2001118705A (ja) | チップ型抵抗器 | |
| JP3760577B2 (ja) | 抵抗器 | |
| JPH06275462A (ja) | 積層チップコンデンサ及びその容量調整方法 | |
| JP3142232B2 (ja) | 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法 | |
| JP2867711B2 (ja) | 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法 | |
| JP2684935B2 (ja) | トリミング用抵抗器 | |
| JPH0219601B2 (ja) | ||
| JPS62109418A (ja) | チツプ形遅延素子 | |
| JPS60208801A (ja) | チツプ抵抗器 | |
| JPH04239101A (ja) | チップ型抵抗器およびその製造方法 | |
| JPH0723924Y2 (ja) | 多連チップ型抵抗器 | |
| JPH03233992A (ja) | 厚膜印刷基板 | |
| JPS6223224Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981111 |