DE102022104004A1 - Selbstfüllende abstandshalter-struktur - Google Patents

Selbstfüllende abstandshalter-struktur Download PDF

Info

Publication number
DE102022104004A1
DE102022104004A1 DE102022104004.6A DE102022104004A DE102022104004A1 DE 102022104004 A1 DE102022104004 A1 DE 102022104004A1 DE 102022104004 A DE102022104004 A DE 102022104004A DE 102022104004 A1 DE102022104004 A1 DE 102022104004A1
Authority
DE
Germany
Prior art keywords
sidewall
layer
self
insulating layer
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022104004.6A
Other languages
English (en)
Inventor
Kaochao Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102022104004A1 publication Critical patent/DE102022104004A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Obtaining Desirable Characteristics In Audible-Bandwidth Transducers (AREA)

Abstract

Die vorliegende Offenbarung betrifft ein Verfahren zum Herstellen einer Integrierter-Chip-Struktur. Mit dem Verfahren wird eine Erstes-Material-Zwischenschicht über einem Substrat und eine Zweites-Material-Zwischenschicht auf der Erstes-Material-Zwischenschicht hergestellt. Die Zweites-Material-Zwischenschicht wird strukturiert, um eine Isolierschicht herzustellen. Die Erstes-Material-Zwischenschicht wird strukturiert, um eine Erstes-Material-Schicht herzustellen, die eine äußerste Seitenwand hat, die von einer äußersten Seitenwand der Isolierschicht nach innen eingerückt ist. Ein Ionenbeschussprozess wird auf der Isolierschicht durchgeführt, um ein oder mehrere Atome aus der Isolierschicht zu entfernen. Ein Wiederabscheidungsprozess wird durchgeführt, um das eine oder die mehreren Atome auf der äußersten Seitenwand der Erstes-Material-Schicht wieder abzuscheiden und einen selbstfüllenden Abstandshalter unter der Isolierschicht herzustellen.

Description

  • VERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/287,144 , eingereicht am 8. Dezember 2021, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • HINTERGRUND
  • Moderne integrierte Chips werden unter Verwendung von hunderten aufeinander folgenden Prozessschritten auf Wafern aus Halbleitermaterial hergestellt. Zwei Prozessschritte, die üblicherweise bei der Herstellung von integrierten Chips zum Einsatz kommen, sind Abscheidungsprozesse und Strukturierungsprozesse. Ein Abscheidungsprozess ist ein Prozess mit dem ein Material über einem Wafer abgeschieden wird. Ein Strukturierungsprozess ist ein Prozess, mit dem eine Maske über einem Material hergestellt wird und mit dem dann das Material gemäß der Maske geätzt wird, um ausgewählte Teile des Materials zu entfernen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 zeigt eine Schnittansicht von einigen Ausführungsformen einer Integrierter-Chip-Struktur, die eine Doppelschicht-Struktur mit einem selbstfüllenden Abstandshalter aufweist, die so konfiguriert ist, dass sie Spannung auf einer darüber befindlichen Schicht verringert.
    • Die 2A-2B zeigen einige Ausführungsformen einer Integrierter-Chip-Struktur, die eine Doppelschicht-Struktur mit einem selbstfüllenden Abstandshalter aufweist.
    • Die 3A-3C zeigen einige Ausführungsformen einer Integrierter-Chip-Struktur, die eine Transistorvorrichtung aufweist, die von einem Seitenwand-Abstandshalter umschlossen wird, der einen selbstfüllenden Abstandshalter hat.
    • Die 4A-4B zeigen Schnittansichten von einigen weiteren Ausführungsformen einer Integrierter-Chip-Struktur, die eine Transistorvorrichtung aufweist, die von einem Seitenwand-Abstandshalter umschlossen wird, der einen selbstfüllenden Abstandshalter hat.
    • 5 zeigt eine Schnittansicht von einigen weiteren Ausführungsformen einer Integrierter-Chip-Struktur, die eine Transistorvorrichtung aufweist, die von einem Seitenwand-Abstandshalter umschlossen wird, der einen selbstfüllenden Abstandshalter hat.
    • 6 zeigt eine Schnittansicht von einigen weiteren Ausführungsformen einer Integrierter-Chip-Struktur, die eine Transistorvorrichtung aufweist, die von einem Seitenwand-Abstandshalter umschlossen wird, der einen selbstfüllenden Abstandshalter hat.
    • 7 zeigt eine Schnittansicht von einigen weiteren Ausführungsformen einer Integrierter-Chip-Struktur, die eine Transistorvorrichtung aufweist, die von einem Seitenwand-Abstandshalter umschlossen wird, der einen selbstfüllenden Abstandshalter hat.
    • Die 8A-8B zeigen Schnittansichten von einigen weiteren Ausführungsformen einer Integrierter-Chip-Struktur, die eine Transistorvorrichtung aufweist, die von einem Seitenwand-Abstandshalter umschlossen wird, der einen selbstfüllenden Abstandshalter hat.
    • 9 zeigt eine Schnittansicht von einigen weiteren Ausführungsformen einer Integrierter-Chip-Struktur, die eine Transistorvorrichtung aufweist, die von einem Seitenwand-Abstandshalter umschlossen wird, der einen selbstfüllenden Abstandshalter hat.
    • 10 zeigt eine Schnittansicht von einigen Ausführungsformen einer Integrierter-Chip-Struktur, die verschiedene Arten von Vorrichtungen umfasst, die Seitenwand-Abstandshalter mit jeweils einem selbstfüllenden Abstandshalter aufweisen.
    • Die 11-18B zeigen Schnittansichten, die einige Ausführungsformen eines Verfahrens zum Herstellen einer Integrierter-Chip-Struktur darstellen, die eine Transistorvorrichtung aufweist, die von einem Seitenwand-Abstandshalter umschlossen wird, der einen selbstfüllenden Abstandshalter hat.
    • 19 zeigt ein Ablaufdiagramm von einigen Ausführungsformen eines Verfahrens zum Herstellen einer Integrierter-Chip-Struktur, die eine Doppelschicht-Struktur mit einem selbstfüllenden Abstandshalter aufweist.
  • DETAILLIERTE BESCHREIBUNG
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden.
  • Während der Herstellung einer Integrierter-Chip-Struktur können mit einem Herstellungsprozess mehrere Schichten aufeinander abgeschieden werden, bevor die Schichten strukturiert werden. Zum Beispiel wird während der Herstellung eines Seitenwand-Abstandshalters eine erste Schicht über einem Substrat und entlang einer Seite einer Elektrode (z. B. einer Gate-Elektrode) abgeschieden. Anschließend wird eine zweite Schicht über der ersten Schicht abgeschieden. Die erste Schicht und die zweite Schicht werden dann mit einem oder mehreren Ätzprozessen strukturiert, um den Seitenwand-Abstandshalter herzustellen. Infolge von Unterschieden in den Ätzselektivitäten zwischen der ersten Schicht und der zweiten Schicht können der eine oder die mehreren Ätzprozesse die erste Schicht schneller als die zweite Schicht lateral ätzen. Wird die erste Schicht schneller als die zweite Schicht geätzt, kann das dazu führen, dass die zweite Schicht über die erste Schicht überhängt und einen Hohlraum in einer Seite der Mehrschicht-Struktur bildet.
  • Das Überhängen der zweiten Schicht über die erste Schicht hinaus kann zu Problemen während der nachfolgenden Herstellungsprozesse führen. Wenn zum Beispiel eine weitere Schicht auf der ersten Schicht und der zweiten Schicht hergestellt wird, wird die weitere Schicht zusammenhängend entlang mehrerer Oberflächen (z. B. einer Oberseite, einer Unterseite und einer Seitenwand) des überhängenden Teils der zweiten Schicht hergestellt. Da jedoch eine Dicke der weiteren Schicht zunimmt, wird eine Oberfläche der weiteren Schicht vergrößert, und die weitere Schicht dehnt sich aus, um die größere Oberfläche zu bedecken. Durch das Ausdehnen der weiteren Schicht wird eine Spannung auf der weiteren Schicht bewirkt. Die Spannung kann Risse in der weiteren Schicht verursachen und zu struktureller Instabilität in der Integrierter-Chip-Struktur führen. Die strukturelle Instabilität kann dann zu Zuverlässigkeitsproblemen führen. Wenn sich zum Beispiel Risse in Wänden eines Seitenwand-Abstandshalters bilden, die sich in der Nähe von Metallstrukturelementen (z. B. einem leitfähigen Kontakt) befinden, kann Metall in die Risse eindringen, was zu unerwünschten leitenden Pfaden führt, die eine verringerte Zuverlässigkeit (z. B. verstärkter zeitabhängiger dielektrischer Durchbruch), Kurzschlüsse und sogar Ausbeuteverluste und/oder Versagen von integrierten Chips bewirken können.
  • Die vorliegende Offenbarung betrifft eine Integrierter-Chip-Struktur, die einen selbstfüllenden Abstandshalter aufweist, der so konfiguriert ist, dass er einen Hohlraum, der während eines Ätzprozesses in einer Seitenwand einer Doppelschicht-Struktur gebildet worden ist, füllt, um Spannung auf einer Schicht, die sich über der Doppelschicht-Struktur befindet, zu mindern. Bei einigen Ausführungsformen kann die Integrierter-Chip-Struktur eine Erstes-Material-Schicht aufweisen, die über einem Substrat angeordnet ist und eine äußerste Seitenwand hat. Eine Isolierschicht ist über der Erstes-Material-Schicht angeordnet. Die Isolierschicht erstreckt sich von einer Position lateral direkt über der Erstes-Material-Schicht bis zu einer Position lateral über die äußerste Seitenwand der Erstes-Material-Schicht hinaus, sodass ein Hohlraum definiert wird, der sich unter der Isolierschicht befindet. Ein selbstfüllender Abstandshalter ist in dem Hohlraum angeordnet. Eine dielektrische Schicht ist über der Isolierschicht und entlang von Seitenwänden der Isolierschicht und des selbstfüllenden Abstandshalters angeordnet. Da der selbstfüllende Abstandshalter den Hohlraum unter der Isolierschicht füllt, wird die dielektrische Schicht nicht entlang einer Unterseite der Isolierschicht hergestellt, wodurch eine Spannung auf der dielektrischen Schicht verringert wird. Durch Verringern einer Spannung auf der dielektrischen Schicht können Risse in der dielektrischen Schicht gemindert werden, wodurch Beschädigungen der dielektrischen Schicht verringert werden und eine Zuverlässigkeit der Integrierter-Chip-Struktur verbessert wird.
  • 1 zeigt eine Schnittansicht von einigen Ausführungsformen einer Integrierter-Chip-Struktur 100, die eine Doppelschicht-Struktur mit einem selbstfüllenden Abstandshalter aufweist.
  • Die Integrierter-Chip-Struktur 100 weist ein Substrat 102 auf. Bei verschiedenen Ausführungsformen kann das Substrat 102 jede Art von Halbleiterkörper (z. B. Silizium, SiGe, SOI (SOI: silicon on insulator; Silizium auf Isolator), usw.), wie etwa einen Halbleiterwafer und/oder einen oder mehrere Dies auf einem Wafer, sowie jede andere Art von Halbleiter- und/oder Epitaxialschichten aufweisen, die damit assoziiert sind. Bei einigen Ausführungsformen kann das Substrat 102 eine oder mehrere dielektrische Schichten, eine oder mehrere Zwischenschichtdielektrikum-Schichten (ILD-Schichten) (ILD: inter-level dielectric) und/oder ein oder mehrere Interconnects, die über einem Halbleiterkörper angeordnet sind, aufweisen.
  • Eine Mehrschicht-Struktur ist über dem Substrat 102 angeordnet. Die Mehrschicht-Struktur umfasst eine Erstes-Material-Schicht 104, die über dem Substrat 102 angeordnet ist, und eine Isolierschicht 106, die über der Erstes-Material-Schicht 104 angeordnet ist. Die Erstes-Material-Schicht 104 und die Isolierschicht 106 weisen verschiedene Materialien auf. Die Erstes-Material-Schicht 104 hat eine äußerste Seitenwand 104s, die von einer äußersten Seitenwand 106s der Isolierschicht 106 um einen Ungleich-Null-Abstand 108 eingerückt ist (z. B. lateral davon zurückgesetzt ist), sodass die Isolierschicht 106 über die Erstes-Material-Schicht 104 überhängt. Bei einigen Ausführungsformen kann der Ungleich-Null-Abstand 108 in einem Bereich zwischen etwa 30 % und etwa 100 % einer Dicke der Erstes-Material-Schicht 104 sein. Der Überhang der Isolierschicht 106 bildet einen Hohlraum 110, der durch die äußerste Seitenwand 104s der Erstes-Material-Schicht 104 und eine Unterseite der Isolierschicht 106 definiert wird.
  • Ein selbstfüllender Abstandshalter 112 ist in dem Hohlraum 110 angeordnet. Der selbstfüllende Abstandshalter 112 füllt den Hohlraum 110, sodass die Unterseite der Isolierschicht 106 und die äußerste Seitenwand 104s der Erstes-Material-Schicht 104 bedeckt wird. Bei einigen Ausführungsformen bedecken die Isolierschicht 106 und der selbstfüllende Abstandshalter 112 eine äußerste Kante der Erstes-Material-Schicht 104 vollständig. Bei diesen Ausführungsformen hat der selbstfüllende Abstandshalter 112 eine Ungleich-Null-Dicke 114 entlang der äußersten Kante der Erstes-Material-Schicht 104. Bei einigen Ausführungsformen ist die Ungleich-Null-Dicke kleiner als der Ungleich-Null-Abstand 108. Bei einigen Ausführungsformen bilden die Isolierschicht 106 und der selbstfüllende Abstandshalter 112 zusammen eine glatte Außenseite, die von der Erstes-Material-Schicht 104 abgewandt ist. Bei einigen Ausführungsformen weisen die Isolierschicht 106 und der selbstfüllende Abstandshalter 112 ein gleiches Material auf, das sich zusammenhängend von einer Position in der Isolierschicht 106 bis zu einer Position entlang der äußersten Seitenwand 104s der Erstes-Material-Schicht 104 erstreckt.
  • Eine weitere Schicht ist über der Isolierschicht 106 und entlang einer äußersten Seitenwand des selbstfüllenden Abstandshalters 112 angeordnet. Bei einigen Ausführungsformen kann die weitere Schicht eine dielektrische Schicht 116 aufweisen, die über der Isolierschicht 106 und entlang äußerster Seitenwände der Isolierschicht 106 und des selbstfüllenden Abstandshalters 112 angeordnet ist. Da der selbstfüllende Abstandshalter 112 den Hohlraum 110, der sich unter der Isolierschicht 106 befindet, füllt, erstreckt sich die dielektrische Schicht 116 nicht entlang der Unterseite der Isolierschicht 106. Da die dielektrische Schicht 116 sich nicht entlang der Unterseite der Isolierschicht 106 erstreckt, wird eine Spannung auf der dielektrischen Schicht 116 gemindert, wodurch die Bildung von Rissen in der dielektrischen Schicht 116 verringert wird. Durch Verringerung der Bildung von Rissen in der dielektrischen Schicht 116 können Zuverlässigkeitsprobleme der Integrierter-Chip-Struktur 100 gemindert werden, und die Leistung und/oder die Ausbeute der Integrierter-Chip-Struktur 100 kann verbessert werden.
  • 2A zeigt eine Schnittansicht von einigen Ausführungsformen einer Integrierter-Chip-Struktur 200, die eine Doppelschicht-Struktur mit einem selbstfüllenden Abstandshalter aufweist.
  • Die Integrierter-Chip-Struktur 200 weist eine Vorrichtungsstruktur 202 auf, die über einem Substrat 102 angeordnet ist. Bei verschiedenen Ausführungsformen kann die Vorrichtungsstruktur 202 eine Transistor-Gate-Struktur, eine Speichervorrichtung (z.B. eine Resistiver-Direktzugriffsspeicher-Vorrichtung (RRAM-Vorrichtung (RRAM: resistive random access memory), eine Magnetoresistiver-Direktzugriffsspeicher-Vorrichtung (MRAM-Vorrichtung) (MRAM: magneto-resistive random access memory), eine Überbrückungs- Direktzugriffsspeicher-Vorrichtung (CBRAM-Vorrichtung) (CBRAM: conductive bridging random access memory), eine Magnetischer-Tunnelübergang-Vorrichtung (MTJ-Vorrichtung) (MTJ: magnetic tunnel junction) usw.), eine passive Vorrichtung (z. B. einen Kondensator, einen Induktor usw.) oder dergleichen aufweisen.
  • Ein Seitenwand-Abstandshalter 204 ist auf gegenüberliegenden Seiten der Vorrichtungsstruktur 202 angeordnet. Bei einigen Ausführungsformen kann der Seitenwand-Abstandshalter 204 eine Mehrzahl von Schichten aufweisen, die aufeinander gestapelt sind. Bei einigen Ausführungsformen zum Beispiel kann der Seitenwand-Abstandshalter 204 eine Erstes-Material-Schicht 104 aufweisen, die zwischen einer unteren dielektrischen Schicht 206 und einer Isolierschicht 106 angeordnet ist. Die untere dielektrische Schicht 206 ist über dem Substrat 102 und entlang einer Seitenwand der Vorrichtungsstruktur 202 angeordnet. Die Erstes-Material-Schicht 104 ist entlang einer Seitenwand und einer Oberseite der unteren dielektrischen Schicht 206 angeordnet, und die Isolierschicht 106 ist entlang einer Seitenwand und einer Oberseite der Erstes-Material-Schicht 104 angeordnet. Bei einigen Ausführungsformen umfasst die Erstes-Material-Schicht 104 ein sich vertikal erstreckendes Segment 104v, das sich entlang der Seitenwand der Vorrichtungsstruktur 202 erstreckt, und ein sich horizontal erstreckendes Segment 104h, das nach außen aus einer Seitenwand des sich vertikal erstreckenden Segments 104v herausragt. Die Erstes-Material-Schicht 104 hat eine äußerste Seitenwand 104s, die lateral von einer äußersten Kante der Isolierschicht 106 eingerückt ist, sodass ein Hohlraum 110 unter einer äußeren Kante der Isolierschicht 106 gebildet wird.
  • Bei einigen Ausführungsformen kann die untere dielektrische Schicht 206 ein erstes dielektrisches Material, wie etwa ein Oxid (z. B. Siliziumoxid), ein Nitrid (z. B. Siliziumnitrid) oder dergleichen aufweisen und/oder sein. Bei einigen Ausführungsformen kann die Erstes-Material-Schicht 104 ein leitfähiges Material oder ein nichtleitfähiges Material aufweisen und/oder sein. Bei verschiedenen Ausführungsformen zum Beispiel kann die Erstes-Material-Schicht 104 ein Metall, eine Metalllegierung, ein Oxid, ein Nitrid, ein Carbid, ein Oxidnitrid, ein Oxidcarbid, ein Polymer, ein Metalloxid, ein Metallnitrid oder dergleichen aufweisen und/oder sein. Bei einigen Ausführungsformen kann die Isolierschicht 106 ein zweites dielektrisches Material, wie etwa ein Oxid (z. B. Siliziumoxid), ein Nitrid (z. B. Siliziumnitrid), ein Carbid, ein Oxidnitrid, ein Oxidcarbid, ein Polymer oder dergleichen aufweisen und/oder sein.
  • Ein selbstfüllender Abstandshalter 112 ist entlang der äußersten Seitenwand 104s der Erstes-Material-Schicht 104 und unter einer Unterseite der Isolierschicht 106 angeordnet. Der selbstfüllende Abstandshalter 112 erstreckt sich von einer Position direkt unter der Unterseite der Isolierschicht 106 bis zu einer äußeren Kante der Isolierschicht 106, sodass der Hohlraum 110 gefüllt wird. Bei einigen Ausführungsformen kann der selbstfüllende Abstandshalter 112 sich weiter von einer Position direkt unter der Erstes-Material-Schicht 104 bis zu einer Position lateral über eine äußerste Kante der Erstes-Material-Schicht 104 hinaus erstrecken. Der selbstfüllende Abstandshalter 112 weist mindestens eines der Materialien der Isolierschicht 106 auf. Der selbstfüllende Abstandshalter 112 hat eine erste Seitenwand, die der Erstes-Material-Schicht 104 zugewandt ist und die eine Seitenwand der Erstes-Material-Schicht 104 kontaktiert. Der selbstfüllende Abstandshalter 112 weist weiterhin eine zweite Seitenwand auf, die von der Erstes-Material-Schicht 104 abgewandt ist.
  • Eine dielektrische Schicht 116 ist auf der Isolierschicht 106 und entlang der zweiten Seitenwand des selbstfüllenden Abstandshalters 112 angeordnet. Bei einigen Ausführungsformen kann die dielektrische Schicht 116 ein Nitrid (z. B. Siliziumnitrid, Siliziumoxidnitrid oder dergleichen), ein Carbid (z. B. Siliziumcarbid, Siliziumoxidcarbid oder dergleichen) oder andere ähnliche Materialien aufweisen. Bei einigen Ausführungsformen ist die dielektrische Schicht 116 so konfiguriert, dass sie als eine Ätzstoppschicht fungiert. Bei einigen Ausführungsformen kann die äußere Kante der Isolierschicht 106 gerundet sein. Während eine gerundete Form der äußeren Kante der Isolierschicht 106 ohne den selbstfüllenden Abstandshalter 112 zu einer relativ großen Spannung auf der dielektrischen Schicht 116 führen würde (da sie die Ausdehnung der dielektrischen Schicht 116 vergrößern würde), verringert der selbstfüllende Abstandshalter 112 Spannung auf der dielektrischen Schicht 116, dadurch dass er den Hohlraum 110 unter der Isolierschicht 106 füllt.
  • Eine Zwischenschichtdielektrikum-Struktur (ILD-Struktur) (ILD: inter-level dielectric) 118 ist auf der dielektrischen Schicht 116 angeordnet. Bei einigen Ausführungsformen kann die ILD-Struktur 118 eines oder mehrere von Siliziumdioxid, mit Kohlenstoff dotiertes Siliziumoxid (SiCOH), Phosphorsilicatglas (PSG), Borphosphorsilicatglas (BPSG), Fluorsilicatglas (FSG), undotiertes Silicatglas (USG) oder dergleichen aufweisen. Die ILD-Struktur 118 umschließt lateral ein oder mehrere Interconnects 208, die sich durch die ILD-Struktur 118 erstrecken, um die Vorrichtungsstruktur 202 und/oder Source-/Drain-Bereiche 308 zu kontaktieren. Bei einigen Ausführungsformen kann das eine oder die mehreren Interconnects 208 leitfähige Kontakte aufweisen. Um eine Dichte von Transistorvorrichtungen in einem integrierten Chip zu vergrößern, können das eine oder die mehreren Interconnects 208 mit einem kleinen Abstand von einer äußeren Seitenwand des Seitenwand-Abstandshalters 204 (z. B. von einer äußeren Seitenwand der Erstes-Material-Schicht 104 und/oder der Isolierschicht 106) angeordnet werden. Der selbstfüllende Abstandshalter 112 verringert die Wahrscheinlichkeit, dass sich Metall aus dem einen oder den mehreren Interconnects 208 in Rissen in der dielektrischen Schicht 116 bildet, wodurch elektrische Kurzschlüsse und/oder Zuverlässigkeitsprobleme (z. B. zeitabhängiger dielektrischer Durchbruch) in der Integrierter-Chip-Struktur 200 gemindert werden.
  • 2B zeigt eine Draufsicht 210 von einigen Ausführungsformen der Integrierter-Chip-Struktur 200 von 2A. Die Draufsicht 210 von 2B wurde entlang der Linie A-A' von 2A genommen, während die Schnittansicht von 2A entlang der Linie B-B' von 2B genommen wurde.
  • Wie in der Draufsicht 210 gezeigt ist, umschließen die Erstes-Material-Schicht 104 und der selbstfüllende Abstandshalter 112 die Vorrichtungsstruktur 202 in einer geschlossenen Schleife. Die äußerste Seitenwand 104s der Erstes-Material-Schicht 104 erstreckt sich in einem geschlossenen Pfad, der sich direkt unter der Isolierschicht (nicht dargestellt) befindet, sodass der selbstfüllende Abstandshalter 112 sich zusammenhängend um einen äußeren Umfang der Erstes-Material-Schicht 104 in einer Ringform erstreckt, die sich entlang einer ersten Richtung 212 und entlang einer zweiten Richtung 214, die senkrecht zu der ersten Richtung 212 ist, erstreckt.
  • 3A zeigt eine Schnittansicht von einigen Ausführungsformen einer Integrierter-Chip-Struktur 300, die einen Transistor aufweist, der einen Seitenwand-Abstandshalter mit einem selbstfüllenden Abstandshalter hat.
  • Die Integrierter-Chip-Struktur 300 weist eine Transistorvorrichtung auf, die in einem Substrat 102 angeordnet ist. Die Transistorvorrichtung weist eine Gate-Struktur 302 auf, die über dem Substrat 102 angeordnet ist. Die Gate-Struktur 302 weist eine Gate-Elektrode 304 auf, die von dem Substrat 102 durch ein Gate-Dielektrikum 306 getrennt ist. Source-/Drain-Bereiche 308 sind in dem Substrat 102 auf gegenüberliegenden Seiten der Gate-Struktur 302 angeordnet. Bei einigen Ausführungsformen sind eine oder mehrere Isolationsstrukturen 310 in dem Substrat 102 angeordnet und umschließen die Source-/Drain-Bereiche 308. Bei einigen Ausführungsformen können eine oder mehrere Isolationsstrukturen 310 eine flache Grabenisolationsstruktur (STI-Struktur) (STI: shallow trench isolation) aufweisen.
  • Ein Seitenwand-Abstandshalter 204 ist auf gegenüberliegenden Seiten der Gate-Struktur 302 angeordnet. Bei einigen Ausführungsformen kann der Seitenwand-Abstandshalter 204 eine Erstes-Material-Schicht 104 aufweisen, die zwischen einer unteren dielektrischen Schicht 206 und einer Isolierschicht 106 angeordnet ist. Die untere dielektrische Schicht 206 ist über dem Substrat 102 und entlang einer Seitenwand der Vorrichtungsstruktur 202 angeordnet. Die Erstes-Material-Schicht 104 ist entlang einer Seitenwand und einer Oberseite der unteren dielektrischen Schicht 206 angeordnet, und die Isolierschicht 106 ist entlang einer Seitenwand und einer Oberseite der Erstes-Material-Schicht 104 angeordnet.
  • Ein selbstfüllender Abstandshalter 112 ist entlang einer äußersten Seitenwand 104s der Erstes-Material-Schicht 104 und unter einer Unterseite der Isolierschicht 106 angeordnet. Bei einigen Ausführungsformen kann der selbstfüllende Abstandshalter 112 im Wesentlichen die Form eines Dreiecks haben, wie in der Schnittansicht gezeigt ist. Bei anderen Ausführungsformen kann der selbstfüllende Abstandshalter 112 eine andere Form (z. B. Form eines Trapezes, Form eines umgekehrten Trapezes, Form eines umgekehrten Dreiecks, Form eines Rechtecks, Form eines Quadrats oder dergleichen) haben. Eine dielektrische Schicht 116 ist auf der Isolierschicht 106 und dem selbstfüllenden Abstandshalter 112 angeordnet, und eine ILD-Struktur 118 ist auf der dielektrischen Schicht 116 angeordnet.
  • 3B zeigt eine Schnittansicht 312 eines Segments der Integrierter-Chip-Struktur 300, die in 3A gezeigt ist.
  • Wie in Schnittansicht 312 gezeigt ist, kann der selbstfüllende Abstandshalter 112 eine Unterseite aufweisen, die breiter als eine Oberseite des selbstfüllenden Abstandshalters 112 ist. Bei einigen Ausführungsformen kann der selbstfüllende Abstandshalter 112 eine Unterseite aufweisen, die eine erste Breite 314 hat. Der selbstfüllende Abstandshalter 112 erstreckt sich um eine zweite Breite 316, die kleiner als die erste Breite 314 ist, über eine äußerste Kante der Erstes-Material-Schicht 104 hinaus. Bei einigen Ausführungsformen kann der selbstfüllende Abstandshalter 112 eine erste Seitenwand 112s1, die der Erstes-Material-Schicht 104 zugewandt ist, und eine zweite Seitenwand 112s2, die von der Erstes-Material-Schicht 104 abgewandt ist, aufweisen. Bei einigen Ausführungsformen kann die erste Seitenwand 112s1 eine geneigte Seitenwand sein. Zum Beispiel kann die erste Seitenwand 112S1 in einem ersten Winkel 318 ausgerichtet sein, der, gemessen durch den selbstfüllenden Abstandshalter 112, ein spitzer Winkel in Bezug auf die Unterseite des selbstfüllenden Abstandshalters 112 ist. Bei einigen weiteren Ausführungsformen kann die erste Seitenwand 112S1 gekrümmt sein. Bei einigen Ausführungsformen kann die zweite Seitenwand 112s2 im Wesentlichen vertikal in Bezug auf die Unterseite des selbstfüllenden Abstandshalters 112 sein (z. B. gemessen durch den selbstfüllenden Abstandshalter 112, in einem Winkel 320 von etwa 90° ausgerichtet).
  • Bei einigen Ausführungsformen kann die Isolierschicht 106 einen ersten Teil 106a, der entlang einer Grenzfläche mit einer Oberseite der Erstes-Material-Schicht 104 angeordnet ist, und einen zweiten Teil 106b, der entlang einer gegenüberliegenden Außenseite der Isolierschicht 106 angeordnet ist, aufweisen. Der erste Teil 106a ist ein erstes Material und/oder weist dieses auf. Der zweite Teil 106b ist das erste Material und ein oder mehrere weitere Atome und/oder Ionen (z. B. Argon, Sauerstoff oder dergleichen) und/oder weist diese auf. Zum Beispiel kann der erste Teil io6a ein Isoliermaterial (z. B. ein Oxid, ein Nitrid, ein Carbid oder dergleichen) aufweisen, während der zweite Teil 106b das Isoliermaterial (z. B. das Oxid, das Nitrid, das Carbid oder dergleichen) zusammen mit einem oder mehreren weiteren Atomen und/oder Ionen (z. B. Argon, Sauerstoff oder dergleichen) aufweisen kann. Bei einigen Ausführungsformen können das eine oder die mehreren weiteren Atome und/oder Ionen ein gleiches Element aufweisen, das in dem Isoliermaterial ist (z. B. Sauerstoff), sodass der zweite Teil 106b eine höhere Konzentration des Elements als der erste Teil io6a hat.
  • 3C zeigt ein Diagramm 322, das einige Ausführungsformen einer Konzentration 324 eines oder mehrerer weiterer Atome und/oder Ionen als eine Funktion der Position in der Isolierschicht 106 darstellt. Wie in Diagramm 322 gezeigt ist, hat die Konzentration 324 eines oder mehrerer weiterer Atome und/oder Ionen in dem ersten Teil 106a der Isolierschicht 106 einen ersten Wert, der niedrig (z. B. im Wesentlichen 0) ist. In dem zweiten Teil 106b der Isolierschicht 106 hat die Konzentration 324 des einen oder der mehreren weiteren Atome und/oder Ionen jedoch einen zweiten Wert, der deutlich höher als der erste Wert ist. Die höhere Konzentration des einen oder der mehreren weiteren Atome und/oder Ionen ist auf eine Wiederabscheidung von Atomen aus der Isolierschicht 106 zusammen mit einem oder mehreren weiteren Atomen und/oder Ionen, die verwendet werden, um die Atome aus der Isolierschicht 106 zu entfernen, zurückzuführen.
  • Bei einigen Ausführungsformen kann der selbstfüllende Abstandshalter 112 ein gleiches Material wie der zweite Teil 106b der Isolierschicht 106 sein. Bei diesen Ausführungsformen kann der selbstfüllende Abstandshalter 112 das erste Material zusammen mit einem oder mehreren weiteren Atomen und/oder Ionen aufweisen. Bei einigen Ausführungsformen kann der selbstfüllende Abstandshalter 112 eine maximale Breite haben, die größer als eine maximale Dicke des zweiten Teils 106b der Isolierschicht 106 ist. Durch die größere maximale Breite des selbstfüllenden Abstandshalters 112 können die Isolierschicht 106 und der selbstfüllende Abstandshalter 112 eine glatte Außenseite bilden.
  • 4A zeigt eine Schnittansicht einiger weiterer Ausführungsformen einer Integrierter-Chip-Struktur 400, die eine Transistorvorrichtung aufweist, die von einem Seitenwand-Abstandshalter umschlossen wird, der einen selbstfüllenden Abstandshalter hat.
  • Die Integrierter-Chip-Struktur 400 umfasst eine Transistorvorrichtung mit einer Gate-Struktur 302, die über einem Substrat 102 angeordnet ist. Ein Seitenwand-Abstandshalter 204 ist auf gegenüberliegenden Seiten der Gate-Struktur 302 angeordnet. Bei einigen Ausführungsformen umfasst der Seitenwand-Abstandshalter 204 eine Erstes-Material-Schicht 104, die zwischen einer unteren dielektrischen Schicht 206 und einer Isolierschicht 106 angeordnet ist. Ein selbstfüllender Abstandshalter 112 ist entlang einer äußersten Seitenwand 104s der Erstes-Material-Schicht 104 angeordnet. Eine dielektrische Schicht 116 ist auf der Isolierschicht 106 und einer Seitenwand des selbstfüllenden Abstandshalters 112 angeordnet, und eine ILD-Struktur 118 ist auf der dielektrischen Schicht 116 angeordnet.
  • Bei einigen Ausführungsformen erstreckt sich ein Feldplattenkontakt 402 durch die ILD-Struktur 118, die dielektrische Schicht 116 und die Isolierschicht 106, um die Erstes-Material-Schicht 104 zu kontaktieren. Bei diesen Ausführungsformen ist die Erstes-Material-Schicht 104 ein leitfähiges Material, sodass die Erstes-Material-Schicht 104 so konfiguriert ist, dass sie als eine Feldplatte für die Transistorvorrichtung fungiert. Bei einigen Ausführungsformen erstrecken sich ein oder mehrere Interconnects 208 (z. B, leitfähige Kontakte) durch die ILD-Struktur 118, um die Gate-Struktur 302 und die Source-/Drain-Bereiche 308 auf gegenüberliegenden Seiten der Gate-Struktur 302 zu kontaktieren. Der selbstfüllende Abstandshalter 112 verringert eine Wahrscheinlichkeit, dass Metall, das während der Herstellung des einen oder der mehreren Interconnects 208 (z. B. während der Herstellung eines leitfähigen Kontakts über dem äußersten rechten der Source-/Drain-Bereiche 308 von 4A) abgeschieden wird, in unerwünschten Rissen in der dielektrischen Schicht 116 vorhanden ist, wodurch ein elektrischer Kurzschluss zwischen der Feldplatte und einem nächstgelegenen Source-/Drain-Bereich 308 gemindert wird.
  • 4B zeigt eine Schnittansicht von einigen weiteren Ausführungsformen einer Integrierter-Chip-Struktur 404, die eine Transistorvorrichtung aufweist, die von einem Seitenwand-Abstandshalter umschlossen wird, der einen selbstfüllenden Abstandshalter hat.
  • Die Integrierter-Chip-Struktur 404 umfasst eine Transistorvorrichtung mit einer Gate-Struktur 302, die über einem Substrat 102 angeordnet ist. Ein Seitenwand-Abstandshalter 204 ist auf gegenüberliegenden Seiten der Gate-Struktur 302 angeordnet. Bei einigen Ausführungsformen umfasst der Seitenwand-Abstandshalter 204 eine Erstes-Material-Schicht 104, die zwischen einer unteren dielektrischen Schicht 206 und einer Isolierschicht 106 angeordnet ist. Ein selbstfüllender Abstandshalter 112 ist entlang einer äußersten Seitenwand 104s der Erstes-Material-Schicht 104 angeordnet. Eine dielektrische Schicht 116 ist auf der Isolierschicht 106 und einer Seitenwand des selbstfüllenden Abstandshalters 112 angeordnet, und eine ILD-Struktur 118 ist auf der dielektrischen Schicht 116 angeordnet.
  • Eine Feldplattenschicht 406 ist über der dielektrischen Schicht 116 und entlang einer Seite der Gate-Struktur 302 angeordnet. Die Feldplattenschicht 406 weist ein leitfähiges Material, wie etwa Kupfer, Aluminium, Wolfram oder dergleichen, auf. Bei einigen Ausführungsformen erstreckt sich ein Feldplattenkontakt 402 durch die ILD-Struktur 118, um die Feldplattenschicht 406 zu kontaktieren. Bei diesen Ausführungsformen trennt die dielektrische Schicht 116 die Feldplattenschicht 406 sowohl lateral als auch vertikal von dem Seitenwand-Abstandshalter 204. Der selbstfüllende Abstandshalter 112 verringert eine Wahrscheinlichkeit, dass Metall, das während der Herstellung der Feldplattenschicht 406 abgeschieden wird, in unerwünschten Rissen in der dielektrischen Schicht 116 vorhanden ist.
  • 5 zeigt eine Schnittansicht von einigen weiteren Ausführungsformen einer Integrierter-Chip-Struktur 500, die eine Transistorvorrichtung aufweist, die einen Seitenwand-Abstandshalter mit einem selbstfüllenden Abstandshalter hat.
  • Die Integrierter-Chip-Struktur 500 umfasst eine Transistorvorrichtung mit einer Gate-Struktur 302, die über einem Substrat 102 angeordnet ist. Ein Seitenwand-Abstandshalter 204 ist auf gegenüberliegenden Seiten der Gate-Struktur 302 angeordnet. Bei einigen Ausführungsformen weist der Seitenwand-Abstandshalter 204 eine Erstes-Material-Schicht 104 auf, die zwischen einer unteren dielektrischen Schicht 206 und einer Isolierschicht 106 angeordnet ist. Eine äußerste Seitenwand 104s der Erstes-Material-Schicht 104 ist, gemessen durch die Erstes-Material-Schicht 104, in einem stumpfen Winkel 502 in Bezug auf eine Unterseite der Erstes-Material-Schicht 104 ausgerichtet.
  • Ein selbstfüllender Abstandshalter 112 ist entlang der äußersten Seitenwand 104s der Erstes-Material-Schicht 104 angeordnet. Der selbstfüllende Abstandshalter 112 umfasst eine erste Seitenwand 112s1, die an die äußerste Seitenwand 104s der Erstes-Material-Schicht 104 angrenzt, und eine zweite Seitenwand 112s2, die von der Erstes-Material-Schicht 104 abgewandt ist. Bei einigen Ausführungsformen können die erste Seitenwand 112s1 und die zweite Seitenwand 112s2 geneigte Seitenwände sein. Zum Beispiel kann die erste Seitenwand 112s1, gemessen durch den selbstfüllenden Abstandshalter 112, in einem spitzen Winkel 504 in Bezug auf eine Unterseite des selbstfüllenden Abstandshalters 112 ausgerichtet sein. Die zweite Seitenwand 112s2 kann, gemessen durch den selbstfüllenden Abstandshalter 112, in einem spitzen Winkel 506 in Bezug auf eine Unterseite des selbstfüllenden Abstandshalter 112 ausgerichtet sein. Der spitze Winkel 504 der ersten Seitenwand 112s1 und der spitze Winkel 506 der zweiten Seitenwand 112s2 geben dem selbstfüllenden Abstandshalter 112 im Wesentlichen die Form eines Dreiecks.
  • 6 zeigt eine Schnittansicht von einigen weiteren Ausführungsformen einer Integrierter-Chip-Struktur 600, die eine Transistorvorrichtung aufweist, die einen Seitenwand-Abstandshalter mit einem selbstfüllenden Abstandshalter hat.
  • Die Integrierter-Chip-Struktur 600 umfasst einen Seitenwand-Abstandshalter 204, der auf gegenüberliegenden Seiten einer Gate-Struktur 302 angeordnet ist, die über einem Substrat 102 angeordnet ist. Bei einigen Ausführungsformen umfasst der Seitenwand-Abstandshalter 204 eine Erstes-Material-Schicht 104, die zwischen einer unteren dielektrischen Schicht 206 und einer Isolierschicht 106 angeordnet ist. Die Erstes-Material-Schicht 104 weist eine äußerste Seitenwand 104s auf, die, gemessen durch die Erstes-Material-Schicht 104, in einem spitzen Winkel 602 in Bezug auf eine Unterseite der Erstes-Material-Schicht 104 ausgerichtet ist.
  • Ein selbstfüllender Abstandshalter 112 ist entlang der äußersten Seitenwand 104s der Erstes-Material-Schicht 104 angeordnet. Der selbstfüllende Abstandshalter 112 umfasst eine erste Seitenwand 112s1, die an die äußerste Seitenwand 104s der Erstes-Material-Schicht 104 angrenzt, und eine zweite Seitenwand 112s2, die von der äußersten Seitenwand 104s der Erstes-Material-Schicht 104 abgewandt ist. Bei einigen Ausführungsformen kann die erste Seitenwand 112s1 eine geneigte Seitenwand sein. Zum Beispiel kann die erste Seitenwand 112s1, gemessen durch den selbstfüllenden Abstandshalter 112, in einem stumpfen Winkel 604 in Bezug auf eine Unterseite des selbstfüllenden Abstandshalters 112 ausgerichtet sein. Bei einigen Ausführungsformen ist die zweite Seitenwand 112s2 im Wesentlichen vertikal in Bezug auf eine Unterseite des selbstfüllenden Abstandshalters 112 (z. B. gemessen durch den selbstfüllenden Abstandshalter 112, in einem Winkel von etwa 90° ausgerichtet). Der stumpfe Winkel 604 der ersten Seitenwand 112s1 und der Winkel 606 der zweiten Seitenwand 112s2 geben dem selbstfüllenden Abstandshalter 112 die Form eines umgekehrten Dreiecks.
  • 7 zeigt eine Schnittansicht von einigen weiteren Ausführungsformen einer Integrierter-Chip-Struktur 700, die eine Transistorvorrichtung aufweist, die einen Seitenwand-Abstandshalter mit einem selbstfüllenden Abstandshalter hat.
  • Die Integrierter-Chip-Struktur 700 umfasst einen Seitenwand-Abstandshalter 204, der auf gegenüberliegenden Seiten einer Gate-Struktur 302 angeordnet ist, die über einem Substrat 102 angeordnet ist. Bei einigen Ausführungsformen weist der Seitenwand-Abstandshalter 204 eine Erstes-Material-Schicht 104 auf, die zwischen einer unteren dielektrischen Schicht 206 und einer Isolierschicht 106 angeordnet ist. Die Erstes-Material-Schicht 104 weist eine äußerste Seitenwand 104s auf, die, gemessen durch die Erstes-Material-Schicht 104, in einem spitzen Winkel 702 in Bezug auf eine Unterseite der Erstes-Material-Schicht 104 ausgerichtet ist.
  • Ein selbstfüllender Abstandshalter 112 ist entlang der äußersten Seitenwand 104s der Erstes-Material-Schicht 104 angeordnet. Der selbstfüllende Abstandshalter 112 umfasst eine erste Seitenwand 112s1, die an die äußerste Seitenwand 104s der Erstes-Material-Schicht 104 angrenzt, und eine zweite Seitenwand 112s2, die von der Erstes-Material-Schicht 104 abgewandt ist. Bei einigen Ausführungsformen können die erste Seitenwand 112s1 und die zweite Seitenwand 112s2 geneigte Seitenwände sein. Zum Beispiel kann die erste Seitenwand 112s1, gemessen durch den selbstfüllenden Abstandshalter 112, in einem stumpfen Winkel 704 in Bezug auf eine Unterseite des selbstfüllenden Abstandshalters 112 ausgerichtet sein. Die zweite Seitenwand 112s2 kann, gemessen durch den selbstfüllenden Abstandshalter 112, in einem spitzen Winkel 706 in Bezug auf eine Unterseite des selbstfüllenden Abstandshalters 112 ausgerichtet sein.
  • 8A zeigt eine Schnittansicht von einigen weiteren Ausführungsformen einer Integrierter-Chip-Struktur 800, die eine Transistorvorrichtung aufweist, die einen Seitenwand-Abstandshalter mit einem selbstfüllenden Abstandshalter hat.
  • Die Integrierter-Chip-Struktur 800 umfasst einen Seitenwand-Abstandshalter 204, der auf gegenüberliegenden Seiten einer Gate-Struktur 302 angeordnet ist, die über einem Substrat 102 angeordnet ist. Bei einigen Ausführungsformen umfasst der Seitenwand-Abstandshalter 204 eine Erstes-Material-Schicht 104, die zwischen einer unteren dielektrischen Schicht 206 und einer Isolierschicht 106 angeordnet ist. Die Erstes-Material-Schicht 104 weist eine äußerste Seitenwand 104s auf, die ein gezacktes Profil 802 hat. Das gezackte Profil 802 der Erstes-Material-Schicht 104 ist in der Schnittansicht 806 von 8B gezeigt, die einen Teil der Integrierter-Chip-Struktur 800 von 8A darstellt. Wie in der Schnittansicht 806 gezeigt ist, umfasst das gezackte Profil der äußersten Seitenwand Oberflächen 808-810, die sich entlang von verschiedenen und sich schneidenden Richtungen erstrecken, um eine Mehrzahl von Aussparungen 812 in der äußersten Seitenwand der Erstes-Material-Schicht 104 zu bilden.
  • Ein selbstfüllender Abstandshalter 112 ist entlang der äußersten Seitenwand der Erstes-Material-Schicht 104 angeordnet. Der selbstfüllende Abstandshalter 112 umfasst eine erste Seitenwand 112s1, die an die äußerste Seitenwand 104s der Erstes-Material-Schicht 104 angrenzt, und eine zweite Seitenwand 112s2, die von der Erstes-Material-Schicht 104 abgewandt ist. Bei einigen Ausführungsformen kann die erste Seitenwand ein gezacktes Profil aufweisen, das mit dem gezackten Profil 802 der Erstes-Material-Schicht 104 ineinandergreift.
  • Bei einigen Ausführungsformen, die in 8A gezeigt sind, ist die zweite Seitenwand des selbstfüllenden Abstandshalters 112 im Wesentlichen vertikal in Bezug auf eine Unterseite des selbstfüllenden Abstandshalters 112 (z. B. gemessen durch den selbstfüllenden Abstandshalter 112, in einem Winkel 804 von etwa 90° ausgerichtet). Bei anderen Ausführungsformen, die in der Schnittansicht 900 von 9 dargestellt sind, ist die zweite Seitenwand des selbstfüllenden Abstandshalters 112, gemessen durch den selbstfüllenden Abstandshalter 112, in einem spitzen Winkel 902 in Bezug auf eine Unterseite des selbstfüllenden Abstandshalters 112 ausgerichtet.
  • 10 zeigt eine Schnittansicht von einigen Ausführungsformen einer Integrierter-Chip-Struktur 1000, die verschiedene Arten von Vorrichtungen aufweist, die Seitenwand-Abstandshalter mit jeweils einem selbstfüllenden Abstandshalter haben.
  • Die Integrierter-Chip-Struktur 1000 umfasst einen Seitenwand-Abstandshalter 204, der auf gegenüberliegenden Seiten einer Gate-Struktur 302 angeordnet ist, die über einem Substrat 102 angeordnet ist. Bei einigen Ausführungsformen umfasst der Seitenwand-Abstandshalter 204 eine Erstes-Material-Schicht 104, die zwischen einer unteren dielektrischen Schicht 206 und einer Isolierschicht 106 angeordnet ist. Ein selbstfüllender Abstandshalter 112 ist entlang der äußersten Seitenwand der Erstes-Material-Schicht 104 angeordnet. Eine dielektrische Schicht 116 ist über der Isolierschicht 106 und auf einer Seitenwand des selbstfüllenden Abstandshalters 112 angeordnet. Eine ILD-Struktur 118 ist über der dielektrischen Schicht 116 angeordnet. Ein oder mehrere Interconnects 208 sind in der ILD-Struktur 118 angeordnet.
  • Eine erste weitere ILD-Struktur 1002 ist auf der ILD-Struktur 118 angeordnet und ein erstes weiteres Interconnect 1004 ist in der ersten weiteren ILD-Struktur 1002 angeordnet. Bei einigen Ausführungsformen kann das erste weitere Interconnect 1004 einen Interconnect-Draht aufweisen, der ein leitfähiges Material (z. B. Kupfer, Aluminium, Wolfram oder dergleichen) aufweist. Eine untere Isolationsstruktur 1006 ist auf der ersten weiteren ILD-Struktur 1002 angeordnet. Eine Speichervorrichtung 1008 ist über der unteren Isolationsstruktur 1006 angeordnet. Die Speichervorrichtung 1008 weist eine untere Elektrode 1010 auf, die von einer oberen Elektrode 1014 durch eine Datenspeicherschicht 1012 getrennt ist, die so konfiguriert ist, dass sie einen Datenzustand speichert. Die untere Elektrode 1010 erstreckt sich durch die untere Isolationsstruktur 1006, um das erste weitere Interconnect 1004 zu kontaktieren. Bei einigen Ausführungsformen kann die Speichervorrichtung 1008 eine MRAM-Vorrichtung, eine RRAM-Vorrichtung, eine CBRAM-Vorrichtung oder andere ähnliche Vorrichtungen aufweisen.
  • Ein Speichervorrichtung-Seitenwand-Abstandshalter 1016 ist auf gegenüberliegenden Seiten der Speichervorrichtung 1008 angeordnet. Bei einigen Ausführungsformen umfasst der Speichervorrichtung-Seitenwand-Abstandshalter 1016 eine weitere Erstes-Material-Schicht 1018, die zwischen einer weiteren unteren dielektrischen Schicht 1022 und einer weiteren Isolierschicht 1020 angeordnet ist. Ein weiterer selbstfüllender Abstandshalter 1024 ist entlang einer äußersten Seitenwand der weiteren Erstes-Material-Schicht 1018 angeordnet. Eine weitere dielektrische Schicht 1026 ist über der weiteren Isolierschicht 1020 und auf einer Seitenwand des weiteren selbstfüllenden Abstandshalters 1024 angeordnet. Eine obere ILD-Struktur 1028 ist über der weiteren dielektrischen Schicht 1026 angeordnet. Ein oberes Interconnect 1030 ist in der oberen ILD-Struktur 1028 angeordnet.
  • Es versteht sich, dass bei verschiedenen Ausführungsformen die Integrierter-Chip-Struktur 1000 in verschiedenen Packaging-Arten angeordnet sein kann. Zum Beispiel kann die Integrierter-Chip-Struktur 1000 in einem SoIC-Package (SoIC: small outline integrated circuit), einem InFO-Package (InFO: integrated fan out), einem InFO Pop-Package (InFO Pop: integrated fan out package on package), einem CoWoS-Package (CoWoS: chip on wafer on Substrat) oder dergleichen angeordnet sein.
  • Die 11-18B stellen Schnittansichten 1100-1804 dar, die einige Ausführungsformen eines Verfahrens zum Herstellen einer Integrierter-Chip-Struktur zeigen, die eine Transistorvorrichtung umfasst, die einen Seitenwand-Abstandshalter mit einem selbstfüllenden Abstandshalter aufweist. Obwohl die 11-18B in Bezug auf ein Verfahren beschrieben werden, versteht es sich, dass die Strukturen, die in den 11-18B offengelegt werden, nicht auf das Verfahren beschränkt sind, sondern als Strukturen eigenständig und unabhängig von dem Verfahren verwendet werden können.
  • Wie in der Schnittansicht 1100 von 11 gezeigt ist, wird ein Substrat 102 bereitgestellt. Bei verschiedenen Ausführungsformen kann das Substrat 102 jede Art von Halbleiterkörper (z. B. Silizium, SiGe, SOI (SOI: silicon on insulator; Silizium auf Isolator) usw.), wie etwa einen Halbleiterwafer und/oder einen oder mehrere Dies auf einem Wafer, sowie jede andere Art von Halbleiter- und/oder Epitaxialschichten aufweisen, die damit assoziiert sind. Bei einigen Ausführungsformen kann das Substrat 102 eine oder mehrere dielektrische Schichten, eine oder mehrere Zwischenschichtdielektrikum-Schichten (ILD-Schichten) (ILD: inter-level dielectric) und/oder ein oder mehrere Interconnects, die über einem Halbleiterkörper angeordnet sind, aufweisen.
  • Bei einigen Ausführungsformen wird eine Vorrichtungsstruktur 202 über dem Substrat 102 hergestellt. Bei einigen Ausführungsformen kann die Vorrichtungsstruktur 202 eine über dem Substrat 102 hergestellte Gate-Struktur 302 aufweisen. Bei diesen Ausführungsformen kann die Gate-Struktur 302 durch Abscheiden eines Gate-Dielektrikums 306 über dem Substrat 102 und Abscheiden einer Gate-Elektrode 304 über dem Gate-Dielektrikum 306 hergestellt werden. Die Gate-Elektrode 304 und das Gate-Dielektrikum 306 werden anschließend strukturiert, um die Gate-Struktur 302 herzustellen. Bei einigen Ausführungsformen kann die Gate-Struktur 302 in einem aktiven Bereich hergestellt werden, der durch eine oder mehrere Isolationsstrukturen 310 (z. B. flache Grabenisolationsstrukturen (STI-Strukturen) (STI: shallow trench isolation) definiert wird, die in dem Substrat 102 hergestellt worden sind.
  • Wie in Schnittansicht 1200 von 12 gezeigt ist, werden Dotanden 1202 in das Substrat 102 implantiert, um Source-/Drain-Bereiche 308 auf gegenüberliegenden Seiten der Gate-Struktur 302 herzustellen. Bei verschiedenen Ausführungsformen können die Dotanden 1202 einen n-Dotanden (z. B. Arsen, Phosphor oder dergleichen) oder einen p-Dotanden (z. B. Bor oder dergleichen) aufweisen.
  • Wie in Schnittansicht 1300 von 13 gezeigt ist, kann eine untere dielektrische Zwischenschicht 1302 über dem Substrat 102 und entlang einer oder mehrerer Seitenwände der Gate-Struktur 302 hergestellt werden. Eine Erstes-Material-Zwischenschicht 1304 wird über der unteren dielektrischen Zwischenschicht 1302 hergestellt, und eine Zweites-Material-Zwischenschicht 1306 wird auf der Erstes-Material-Zwischenschicht 1304 hergestellt.
  • Bei einigen Ausführungsformen können die untere dielektrische Zwischenschicht 1302, die Erstes-Material-Zwischenschicht 1304 und die Zweites-Material-Zwischenschicht 1306 durch Abscheidungsprozesse (z. B. einen PVD-Prozess (PVD: physical vapour deposition - physikalische Aufdampfung), einen CVD-Prozess (CVD: chemical vapour deposition - chemische Aufdampfung), einen PE-CVD-Prozess (PE-CVD: plasma-enhanced CVD -plasmaunterstützte chemische Aufdampfung) oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen kann die untere dielektrische Zwischenschicht 1302 mit einem ersten Abscheidungsprozess hergestellt werden, dem ein erster Rückätzprozess folgt, um die untere dielektrische Zwischenschicht 1302 unter einer Oberseite der Gate-Struktur 302 auszusparen. Bei einigen Ausführungsformen kann die Erstes-Material-Zwischenschicht 1304 mit einem zweiten Abscheidungsprozess hergestellt werden, dem ein zweiter Rückätzprozess folgt, um die Erstes-Material-Zwischenschicht 1304 unter der Oberseite der Gate-Struktur 302 auszusparen. Bei einigen Ausführungsformen kann die Zweites-Material-Zwischenschicht 1306 mit einem dritten Abscheidungsprozess hergestellt werden, dem ein dritter Rückätzprozess folgt, um die Zweites-Material-Zwischenschicht 1306 unter der Oberseite der Gate-Struktur 302 auszusparen.
  • Wie in Schnittansicht 1400 von 14 gezeigt ist, werden ein oder mehrere Ätzprozesse auf der Erstes-Material-Zwischenschicht (z. B. 1304 von 13) durchgeführt, um eine Erstes-Material-Schicht 104 herzustellen, und auf der Zweites-Material-Zwischenschicht (z.B. 1306 von 13) durchgeführt, um eine Isolierschicht 106 herzustellen. Der eine oder die mehreren Ätzprozesse sind so konfiguriert, dass sie die Erstes-Material-Zwischenschicht schneller lateral ätzen als die Zweites-Material-Zwischenschicht, wodurch bewirkt wird, dass die Erstes-Material-Schicht 104 eine äußerste Seitenwand 104s hat, die von einer äußersten Seitenwand der Isolierschicht 106 um einen Ungleich-Null-Abstand 108 eingerückt (z. B. lateral ausgespart) ist. Die ausgesparte äußerste Seitenwand der Erstes-Material-Schicht 104 definiert zusammen mit einer Unterseite der Isolierschicht 106 einen Hohlraum 110, der sich direkt unter der Isolierschicht 106 befindet.
  • Bei verschiedenen Ausführungsformen können der eine oder die mehreren Ätzprozesse so durchgeführt werden, dass die Erstes-Material-Zwischenschicht und/oder die Zweites-Material-Zwischenschicht mit einem oder mehreren Ätzmitteln 1402 behandelt werden. Bei einigen Ausführungsformen können das eine oder die mehreren Ätzmittel 1402 ein Trockenätzmittel, das in einem Trockenätzprozess verwendet wird, ein Nassätzmittel, das in einem Nassätzmittel verwendet wird, oder eine Kombination davon, aufweisen. Zum Beispiel kann bei einigen Ausführungsformen die Zweites-Material-Zwischenschicht gemäß einem Trockenätzprozess geätzt werden, und die Erstes-Material-Zwischenschicht kann gemäß einem Nassätzprozess geätzt werden. Bei einigen Ausführungsformen kann der Nassätzprozess ein Fluorwasserstoff-Ätzmittel (HF-Ätzmittel) aufweisen, das verwendet wird, um die Zweites-Material-Zwischenschicht zu entfernen und das Substrat 102 freizulegen. Da die Erstes-Material-Zwischenschicht und die Zweites-Material-Zwischenschicht verschiedene Materialien mit verschiedenen Ätzselektivitäten sind, wird die Erstes-Material-Zwischenschicht mit einer schnelleren Geschwindigkeit lateral geätzt als die Zweites-Material-Zwischenschicht, wodurch bewirkt wird, dass die äußerste Seitenwand 104s der Erstes-Material-Schicht 104 lateral von einer äußersten Seitenwand der Isolierschicht 106 eingerückt ist. Bei anderen Ausführungsformen können die Erstes-Material-Zwischenschicht und die Zweites-Material-Zwischenschicht beide gemäß einem Trockenätzprozess oder gemäß einem Nassätzprozess geätzt werden. Bei einigen Ausführungsformen können der erste Ätzprozess und der zweite Ätzprozess denselben Ätzprozess (z. B. einen einzelnen Trockenätzprozess oder einen einzelnen Nassätzprozess) umfassen.
  • Wie in Schnittansicht 1500 von 15 gezeigt ist, werden Atome 1503 (z. B. Ionen) aus der Isolierschicht 106 entfernt. Bei einigen Ausführungsformen können die Atome 1503 durch einen Ionenbeschussprozess ionisiert und aus der Isolierschicht 106 entfernt werden. Bei diesen Ausführungsformen können Ionen 1501 in einem Plasma 1502 in Richtung auf die Isolierschicht 106 beschleunigt werden. Wenn die Ionen 1501 die Isolierschicht 106 kontaktieren, werden sie die Atome 1503 ionisieren und/oder aus der Isolierschicht 106 herausschlagen. Bei verschiedenen Ausführungsformen können die Ionen 1501 Argonionen, Sauerstoffionen oder dergleichen aufweisen. Bei einigen Ausführungsformen kann die Isolierschicht 106 mit einer Ionendosis beschossen werden, die in einem Bereich zwischen etwa 0,8 × 1011 Ionen/cm3 und etwa 1,5 × 1011 Ionen/cm3 liegt. Durch das Entfernen der Atome 1503 aus der Isolierschicht 106 wird eine Dicke der Isolierschicht 106 von einer ersten Dicke auf eine zweite Dicke, die kleiner als die erste Dicke ist, verringert.
  • Bei einigen Ausführungsformen können die Atome 1503 dadurch entfernt werden, dass ein kapazitiv gekoppeltes Plasma (CCP) (CCP: capacitively coupled plasma) in einer Prozesskammer 1504 erzeugt wird. Bei einigen Ausführungsformen kann das CCP unter Verwendung eines Hochfrequenz-CCP-Plasmasystems erzeugt werden, das eine erste Elektrode 1506 und eine zweite Elektrode 1508 aufweist, die auf gegenüberliegenden Seiten des Substrats 102 angeordnet sind und mit einem Energiesystem 1509 gekoppelt sind. Bei einigen Ausführungsformen ist die erste Elektrode 1506 mit einer ersten Leistungsquelle 1510 gekoppelt und die zweite Elektrode 1508 ist mit einer zweiten Leistungsquelle 1512 gekoppelt. Die erste Leistungsquelle 1510 kann eine Hochfrequenz-Leistungsquelle aufweisen, die so konfiguriert ist, dass sie auf einer ersten Frequenz (z. B. etwa 60 MHz) arbeitet, und die zweite Leistungsquelle 1512 kann eine Niederfrequenz-Leistungsquelle aufweisen, die so konfiguriert ist, dass sie auf einer zweiten Frequenz (z. B. etwa 2 MHz) arbeitet, die kleiner als die erste Frequenz ist. Bei einigen Ausführungsformen können die erste Elektrode 1506 und die zweite Elektrode 1508 so betrieben werden, dass sie das Plasma 1502 aus einem Arbeitsgas (z. B. einem Argongas, einem Sauerstoffgas oder dergleichen) zünden, das mit einer Strömungsgeschwindigkeit, die in einem Bereich zwischen etwa 100 sccm (Standardkubikzentimeter pro Minute) und etwa 500 sccm liegt, aus einer Gasquelle 1514 in die Prozesskammer 1504 eingeleitet wird. Bei einigen Ausführungsformen können die erste Leistungsquelle 1510 und die zweite Leistungsquelle 1512 jeweils mit dem Arbeitsgas bei einer Leistung arbeiten, die in einem Bereich zwischen etwa 50 Watt (W) und etwa 600 W liegt. Bei einigen Ausführungsformen kann die Prozesskammer 1504 auf einer Temperatur, die in einem Bereich zwischen etwa 55 °C und etwa 65 °C liegt, gehalten werden.
  • Wie in Schnittansicht 1600 von 16 gezeigt ist, werden die Atome 1503, die ionisiert und/oder aus der Isolierschicht 106 entfernt worden sind, entlang der äußersten Seitenwand 104s der Erstes-Material-Schicht 104 wieder abgeschieden, um einen selbstfüllenden Abstandshalter 112 in dem Hohlraum 110 herzustellen. Der selbstfüllende Abstandshalter 112 weist mindestens eines der Materialien der Isolierschicht 106 auf. Bei einigen Ausführungsformen kann der selbstfüllende Abstandshalter 112 auch ein oder mehrere weitere Materialien (z. B. Argon, Sauerstoff oder dergleichen) aus den Ionen aufweisen, die in dem Ionenbeschussprozess (gezeigt in 15) verwendet werden.
  • Bei einigen Ausführungsformen werden die Atome 1503, die aus der Isolierschicht 106 entfernt worden sind, auch wieder auf der Isolierschicht 106 abgeschieden, sodass sich wiederabgeschiedenes Material zusammenhängend von einer Position in dem Hohlraum 110 bis zu einer Position entlang einer Seitenwand und/oder einer Oberseite der Isolierschicht 106 erstreckt. Bei diesen Ausführungsformen können die Außenseiten der Isolierschicht eine höhere Konzentration des einen oder der mehreren weiteren Materialien (z. B. Argon, Sauerstoff oder dergleichen) haben als innere Bereiche der Isolierschicht 106. Bei einigen Ausführungsformen können die Atome 1503 mit Entfernen der Atome 1503 aus der Isolierschicht 106 in situ wieder abgeschieden werden. Bei einigen Ausführungsformen vergrößert die Wiederabscheidung der Atome 1503, die aus der Isolierschicht 106 entfernt worden sind, eine Dicke der Isolierschicht 106 von einer zweiten Dicke auf eine dritte Dicke.
  • Bei einigen Ausführungsformen können die Atome 1503 dadurch wieder abgeschieden werden, dass eine erste Leistung an die erste Elektrode 1506 und eine zweite Leistung an die zweite Elektrode 1508 angelegt wird. Bei einigen Ausführungsformen kann die erste Leistung in einem Bereich zwischen etwa 50 W und etwa 600 W liegen. Bei einigen Ausführungsformen kann die zweite Leistung in einem Bereich zwischen etwa 50 W und etwa 400 W liegen. Bei einigen Ausführungsformen kann die Prozesskammer 1504 während des Wiederabscheidungsprozesses auf einer Temperatur gehalten werden, die in einem Bereich zwischen etwa 55 °C und etwa 65 °C liegt. Bei einigen Ausführungsformen kann eine Vakuumpumpe 1516 betrieben werden, um die Prozesskammer 1504 während des Wiederabscheidungsprozesses auf einem Druck zur halten, der in einem Bereich zwischen etwa 30 mTorr und etwa 150 mTorr liegt.
  • Bei einigen Ausführungsformen kann der selbstfüllende Abstandshalter 112 durch eine Mehrzahl von Zyklen hergestellt werden, die jeweils einen Ionenbeschussprozess (z. B. wie in 15 gezeigt) umfassen, dem ein Wiederabscheidungsprozess (z. B. wie in 16 gezeigt) folgt. Indem eine Mehrzahl solcher Zyklen durchgeführt wird, kann das wieder abgeschiedene Material mit einer größeren Dicke in dem Hohlraum 110 als über der Isolierschicht 106 hergestellt werden, woraus eine glatte Oberfläche entlang von Seiten der Isolierschicht 106 und des selbstfüllenden Abstandshalters 112 resultiert. Das ist darauf zurückzuführen, dass mit dem Ionenbeschussprozess in jedem Zyklus das wieder abgeschiedene Material von einer Oberseite und einer Seitenwand der Isolierschicht 106 mit einer größeren Geschwindigkeit als in dem Hohlraum 110 entfernt wird.
  • Wie in Schnittansicht 1700 von 17 gezeigt ist, wird eine dielektrische Schicht 116 über der Isolierschicht 106 und entlang von Seitenwänden der Isolierschicht 106 und des selbstfüllenden Abstandshalters 112 hergestellt. Die dielektrische Schicht 116 kann ein Oxid, ein Nitrid, ein Carbid oder dergleichen aufweisen. Die dielektrische Schicht 116 erstreckt sich zusammenhängend von einer Position entlang der Seitenwand des selbstfüllenden Abstandshalters 112 bis zu einer Position über der Isolierschicht 106. Da der selbstfüllende Abstandshalter 112 den Hohlraum 110 füllt und eine glatte Oberfläche mit der Isolierschicht 106 bildet, wird eine Spannung auf der dielektrischen Schicht 116 während der Herstellung verringert, sodass Risse in der dielektrischen Schicht 116 gemindert werden. Bei einigen Ausführungsformen ist die dielektrische Schicht 116 im Wesentlichen frei von Rissen. Das Mindern von Rissen in der dielektrischen Schicht 116 verbessert die Leistung und/oder Zuverlässigkeit der Integrierter-Chip-Struktur. Bei einigen Ausführungsformen kann die dielektrische Schicht 116 mit einem Abscheidungsprozess (z. B. einem PVD-Prozess, einem CVD-Prozess, einem PE-CVD-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen können ein oder mehrere Metallsilizid-Teile oberhalb der Vorrichtungsstruktur 202 und/oder den Source-/Drain-Bereichen 308 hergestellt werden, bevor die dielektrische Schicht 116 hergestellt wird, und die Metallsilizid-Teile werden die nachfolgend hergestellten einen oder mehreren Interconnects 208 (z. B. einen oder mehrere Kontakte) kontaktieren.
  • Bei einigen Ausführungsformen kann eine ILD-Struktur 118 über der dielektrischen Schicht 116 hergestellt werden. Bei einigen Ausführungsformen kann die ILD-Struktur 118 mit einem Abscheidungsprozess (z. B. einem PVD-Prozess, einem CVD-Prozess, einem PE-CVD-Prozess oder dergleichen) hergestellt werden. Bei verschiedenen Ausführungsformen kann die ILD-Struktur 118 eines oder mehrere von Siliziumdioxid, mit Kohlenstoff dotiertes Siliziumoxid (SiCOH), Phosphorsilicatglas (PSG), Borphosphorsilicatglas (BPSG), Fluorsilicatglas (FSG), undotiertes Silicatglas (USG) oder dergleichen aufweisen.
  • Wie in den Schnittansichten 1800 und 1804 der 18A-18B gezeigt ist, können ein oder mehrere Interconnects 208 in der ILD-Struktur 118 hergestellt werden.
  • Bei einigen Ausführungsformen, die in Schnittansicht 1800 von 18A gezeigt sind, können der eine oder die mehreren Interconnects 208 dadurch hergestellt werden, dass ein Strukturierungsprozess durchgeführt wird, der eine oder mehrere Öffnungen 1802 (z. B. ein Durchkontaktierungsloch und/oder einen Graben) in der ILD-Struktur 118 definiert. Bei einigen Ausführungsformen befindet sich die dielektrische Schicht 116 direkt und lateral zwischen dem selbstfüllenden Abstandshalter 112 und einer nächstgelegenen der einen oder der mehreren Öffnungen 1802. Bei einigen Ausführungsformen definiert die dielektrische Schicht 116 eine Seitenwand der einen oder der mehreren Öffnungen 1802.
  • Bei einigen Ausführungsformen, die in Schnittansicht 1804 von 18B gezeigt sind, sind ein oder mehrere leitfähige Materialien in der einen oder den mehreren Öffnungen 1802 angeordnet. Da der selbstfüllende Abstandshalter 112 Risse in der dielektrischen Schicht 116 mindert, füllen das eine oder die mehreren leitfähigen Materialien keine Risse in der dielektrischen Schicht, wodurch Zuverlässigkeitsprobleme gemindert werden. Ein Planarisierungsprozess (z. B. ein CMP-Prozess) wird anschließend durchgeführt, um überschüssiges des einen oder der mehreren leitfähigen Materialien zu entfernen und das eine oder die mehreren Interconnects 208 in der ILD-Struktur 118 zu definieren. Bei einigen Ausführungsformen können das eine oder die mehreren leitfähigen Materialien Aluminium, Kupfer, Wolfram oder dergleichen aufweisen.
  • 19 zeigt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens 1900 zum Herstellen einer Integrierter-Chip-Struktur, die einen selbstfüllenden Abstandshalter aufweist.
  • Das Verfahren 1900 wird hier zwar als eine Reihe von Schritten oder Ereignissen dargestellt und beschrieben, aber es dürfte wohlverstanden sein, dass die dargestellte Reihenfolge dieser Schritte oder Ereignisse nicht in einem beschränkenden Sinn ausgelegt werden darf. Zum Beispiel können einige Schritte in anderen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen als den hier dargestellten und/oder beschriebenen stattfinden. Darüber hinaus brauchen hier nicht alle dargestellten Schritte einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung zu implementieren, und ein oder mehrere der hier beschriebenen Schritte können in einem oder mehreren gesonderten Schritten und/oder Phasen ausgeführt werden.
  • In Schritt 1902 wird eine Erstes-Material-Zwischenschicht über einem Substrat hergestellt. 13 zeigt eine Schnittansicht 1300 von einigen Ausführungsformen gemäß Schritt 1902.
  • In Schritt 1904 wird eine Zweites-Material-Zwischenschicht über der Erstes-Material-Zwischenschicht hergestellt. 13 zeigt eine Schnittansicht 1300 von einigen Ausführungsformen gemäß Schritt 1904.
  • In Schritt 1906 wird die Zweites-Material-Zwischenschicht mit einem ersten Ätzprozess strukturiert, um eine Isolierschicht herzustellen. 14 zeigt eine Schnittansicht 1400 von einigen Ausführungsformen gemäß Schritt 1906.
  • In Schritt 1908 wird die Erstes-Material-Zwischenschicht mit einem zweiten Ätzprozess strukturiert, um eine Erstes-Material-Schicht mit einer äußersten Seitenwand herzustellen, die von einer äußersten Seitenwand der Isolierschicht eingerückt ist. Mit dem zweiten Ätzprozess wird ein Hohlraum unter der Isolierschicht hergestellt. Bei verschiedenen Ausführungsformen können der erste Ätzprozess und der zweite Ätzprozess verschiedene Ätzprozesse oder derselbe Ätzprozess sein. 14 zeigt eine Schnittansicht 1400 von einigen Ausführungsformen gemäß Schritt 1908.
  • In Schritt 1910 wird ein selbstfüllender Abstandshalter in dem Hohlraum hergestellt. Bei einigen Ausführungsformen kann der selbstfüllende Abstandshalter mit den Schritten 1912-1914 hergestellt werden.
  • In Schritt 1912 wird ein Ionenbeschussprozess auf der Isolierschicht durchgeführt, um Atome und/oder Ionen aus der Isolierschicht zu entfernen. 14 zeigt eine Schnittansicht 1400 von einigen Ausführungsformen gemäß Schritt 1912.
  • In Schritt 1914 wird ein Wiederabscheidungsprozess durchgeführt, um die Atome und/oder Ionen aus der Isolierschicht entlang der äußersten Seitenwand der Erstes-Material-Schicht wieder abzuscheiden, um den selbstfüllenden Abstandshalter herzustellen. 15 zeigt eine Schnittansicht 1500 von einigen Ausführungsformen gemäß Schritt 1914.
  • In Schritt 1916 wird eine dielektrische Schicht über der Isolierschicht und entlang einer Seitenwand des selbstfüllenden Abstandshalters hergestellt. 16 zeigt eine Schnittansicht 1600 von einigen Ausführungsformen gemäß Schritt 1916.
  • In Schritt 1918 wird eine Zwischenschicht-Dielektrikum-Struktur (ILD-Struktur) über der dielektrischen Schicht hergestellt. 17 zeigt eine Schnittansicht 1700 von einigen Ausführungsformen gemäß Schritt 1918.
  • In Schritt 1920 können ein oder mehrere Interconnects in der ILD-Struktur hergestellt werden. Die 18A-18B zeigen Schnittansichten 1800 und 1804 von einigen Ausführungsformen gemäß Schritt 1920.
  • Dementsprechend betrifft die vorliegende Offenbarung bei einigen Ausführungsformen eine Integrierter-Chip-Struktur mit einem selbstfüllenden Abstandshalter, der so konfiguriert ist, dass er einen Hohlraum füllt, der während eines Ätzprozesses in einer Seitenwand einer Doppelschicht-Struktur hergestellt worden ist, um Spannung auf einer Schicht, die sich über der Doppelschicht-Struktur befindet, zu mindern.
  • Bei einigen Ausführungsformen betrifft die vorliegende Offenbarung ein Verfahren zum Herstellen einer Integrierter-Chip-Struktur. Das Verfahren umfasst folgende Schritte: Herstellen einer Erstes-Material-Zwischenschicht über einem Substrat; Herstellen einer Zweites-Material-Zwischenschicht auf der Erstes-Material-Zwischenschicht; Strukturieren der Zweites-Material-Zwischenschicht, um eine Isolierschicht herzustellen; Strukturieren der Erstes-Material-Zwischenschicht, um eine Erstes-Material-Schicht mit einer äußersten Seitenwand herzustellen, die von einer äußersten Seitenwand der Isolierschicht nach innen eingerückt ist; Durchführen eines Ionenbeschussprozesses auf der Isolierschicht, um ein oder mehrere Atome aus der Isolierschicht zu entfernen; und Durchführen eines Wiederabscheidungsprozesses, um das eine oder die mehreren Atome auf der äußersten Seitenwand der Erstes-Material-Schicht wieder abzuscheiden und einen selbstfüllenden Abstandshalter unter der Isolierschicht herzustellen. Bei einigen Ausführungsformen weist die Erstes-Material-Zwischenschicht ein leitfähiges Material auf. Bei einigen Ausführungsformen weist die Erstes-Material-Zwischenschicht ein nichtleitfähiges Material auf. Bei einigen Ausführungsformen weist die Zweites-Material-Zwischenschicht ein dielektrisches Material auf. Bei einigen Ausführungsformen umfasst der selbstfüllende Abstandshalter eine erste Seitenwand in Kontakt mit der Erstes-Material-Schicht und eine zweite Seitenwand gegenüber der ersten Seitenwand, wobei die zweite Seitenwand eine im Wesentlichen vertikale Seitenwand in Bezug auf eine Unterseite des selbstfüllenden Abstandshalters aufweist. Bei einigen Ausführungsformen umfasst der selbstfüllende Abstandshalter eine erste Seitenwand in Kontakt mit der Erstes-Material-Schicht und eine zweite Seitenwand gegenüber der ersten Seitenwand, wobei die zweite Seitenwand eine geneigte Seitenwand in Bezug auf eine Unterseite des selbstfüllenden Abstandshalters aufweist. Bei einigen Ausführungsformen werden der Ionenbeschussprozess und der Wiederabscheidungsprozess in situ durchgeführt. Bei einigen Ausführungsformen umfasst das Durchführen des Ionenbeschussprozesses Folgendes: Zünden eines Plasmas aus einem Argongas, um Argonionen herzustellen; und Beschießen der Isolierschicht mit den Argonionen. Bei einigen Ausführungsformen umfasst das Durchführen des Ionenbeschussprozesses Folgendes: Zünden eines Plasmas aus einem Sauerstoffgas, um Sauerstoffionen herzustellen; und Beschießen der Isolierschicht mit den Sauerstoffionen.
  • Bei anderen Ausführungsformen betrifft die vorliegende Offenbarung ein Verfahren zum Herstellen einer Integrierter-Chip-Struktur. Das Verfahren umfasst folgende Schritte: Herstellen einer Vorrichtungsstruktur über einem Substrat; Herstellen einer ersten dielektrischen Schicht entlang einer Seitenwand der Vorrichtungsstruktur; Herstellen einer Erstes-Material-Zwischenschicht auf der ersten dielektrischen Schicht; Herstellen einer Zweites-Material-Zwischenschicht auf der Erstes-Material-Zwischenschicht; Strukturieren der Zweites-Material-Zwischenschicht, um eine Isolierschicht herzustellen; Strukturieren der Erstes-Material-Zwischenschicht, um eine Erstes-Material-Schicht herzustellen, die eine äußerste Seitenwand hat, die lateral von einer äußersten Seitenwand der Isolierschicht um einen Hohlraum zurückgesetzt ist, der sich unter der Isolierschicht befindet, wobei, betrachtet in einer Draufsicht, der Hohlraum einen äußeren Umfang der Erstes-Material-Schicht umschließt; Herstellen eines selbstfüllenden Abstandshalters in dem Hohlraum nach dem Strukturieren der Erstes-Material-Zwischenschicht; und Herstellen einer dielektrischen Schicht über dem selbstfüllenden Abstandshalter und der Isolierschicht. Bei einigen Ausführungsformen umfasst das Herstellen des selbstfüllenden Abstandshalters in dem Hohlraum Folgendes: Durchführen eines Ionenbeschussprozesses auf der Isolierschicht, um Atome aus der Isolierschicht zu entfernen, und Durchführen eines Wiederabscheidungsprozesses, um die Atome auf der äußersten Seitenwand der Erstes-Material-Schicht abzuscheiden und den selbstfüllenden Abstandshalter herzustellen. Bei einigen Ausführungsformen hat eine Oberseite des selbstfüllenden Abstandshalters eine erste Breite und eine Unterseite des selbstfüllenden Abstandshalters hat eine zweite Breite, die größer als die erste Breite ist. Bei einigen Ausführungsformen hat der selbstfüllende Abstandshalter eine geneigte Kante. Bei einigen Ausführungsformen ist die äußere Seitenwand der Erstes-Material-Schicht, gemessen durch die Erstes-Material-Schicht und in Bezug auf eine Unterseite der Erstes-Material-Schicht, in einem spitzen Winkel ausgerichtet. Bei einigen Ausführungsformen ist die äußere Seitenwand der Erstes-Material-Schicht, gemessen durch die Erstes-Material-Schicht und in Bezug auf eine Unterseite der Erstes-Material-Schicht, in einem stumpfen Winkel ausgerichtet. Bei einigen Ausführungsformen hat die äußere Seitenwand der Erstes-Material-Schicht eine gezackte Beschaffenheit. Bei einigen Ausführungsformen hängt die Isolierschicht über den selbstfüllenden Abstandshalter über. Bei einigen Ausführungsformen umfasst die Isolierschicht einen ersten Teil, der entlang einer Grenzfläche mit der Erstes-Material-Schicht angeordnet ist, und einen zweiten Teil, der entlang einer gegenüberliegenden Außenseite der Isolierschicht angeordnet ist, wobei der erste Teil ein erstes Material aufweist und der zweite Teil das erste Material und ein oder mehrere weitere Materialien aufweist.
  • Bei noch anderen Ausführungsformen betrifft die vorliegende Offenbarung eine Integrierter-Chip-Struktur. Die Integrierter-Chip-Struktur umfasst eine Erstes-Material-Schicht, die über einem Substrat angeordnet ist und eine äußerste Seitenwand hat; eine Isolierschicht, die über der Erstes-Material-Schicht angeordnet ist, wobei die Isolierschicht sich lateral von einer Position direkt über der Erstes-Material-Schicht bis zu einer Position lateral über die äußerste Seitenwand der Erstes-Material-Schicht hinaus erstreckt, sodass ein Hohlraum definiert wird, der sich unter der Isolierschicht befindet; einen selbstfüllenden Abstandshalter, der in dem Hohlraum angeordnet ist und mindestens eines der Materialien der Isolierschicht aufweist; und eine dielektrische Schicht, die über der Isolierschicht und entlang einer äußersten Seitenwand des selbstfüllenden Abstandshalters angeordnet ist. Bei einigen Ausführungsformen umfasst der selbstfüllende Abstandshalter eine erste Seitenwand in Kontakt mit der Erstes-Material-Schicht und eine zweite Seitenwand gegenüber der ersten Seitenwand, wobei die zweite Seitenwand eine geneigte Seitenwand in Bezug auf eine Unterseite des selbstfüllenden Abstandshalters aufweist.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/287144 [0001]

Claims (20)

  1. Verfahren zum Herstellen einer Integrierter-Chip-Struktur mit den folgenden Schritten: Herstellen einer Erstes-Material-Zwischenschicht über einem Substrat; Herstellen einer Zweites-Material-Zwischenschicht auf der Erstes-Material-Zwischenschicht; Strukturieren der Zweites-Material-Zwischenschicht, um eine Isolierschicht herzustellen; Strukturieren der Erstes-Material-Zwischenschicht, um eine Erstes-Material-Schicht mit einer äußersten Seitenwand herzustellen, die von einer äußersten Seitenwand der Isolierschicht nach innen eingerückt ist; Durchführen eines Ionenbeschussprozesses auf der Isolierschicht, um ein oder mehrere Atome aus der Isolierschicht zu entfernen; und Durchführen eines Wiederabscheidungsprozesses, um das eine oder die mehreren Atome auf der äußersten Seitenwand der Erstes-Material-Schicht wieder abzuscheiden und einen selbstfüllenden Abstandshalter unter der Isolierschicht herzustellen.
  2. Verfahren nach Anspruch 1, wobei die Erstes-Material-Zwischenschicht ein leitfähiges Material aufweist.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Erstes-Material-Zwischenschicht ein nichtleitfähiges Material aufweist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Zweites-Material-Zwischenschicht ein dielektrisches Material aufweist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der selbstfüllende Abstandshalter eine erste Seitenwand in Kontakt mit der Erstes-Material-Schicht und eine zweite Seitenwand gegenüber der ersten Seitenwand umfasst, wobei die zweite Seitenwand eine im Wesentlichen vertikale Seitenwand in Bezug auf eine Unterseite des selbstfüllenden Abstandshalters aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der selbstfüllende Abstandshalter eine erste Seitenwand in Kontakt mit der Erstes-Material-Schicht und eine zweite Seitenwand gegenüber der ersten Seitenwand umfasst, wobei die zweite Seitenwand eine geneigte Seitenwand in Bezug auf eine Unterseite des selbstfüllenden Abstandshalters aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Ionenbeschussprozess und der Wiederabscheidungsprozess in situ durchgeführt werden.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Durchführen des Ionenbeschussprozesses Folgendes umfasst: Zünden eines Plasmas aus einem Argongas, um Argonionen herzustellen; und Beschießen der Isolierschicht mit den Argonionen.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Durchführen des Ionenbeschussprozesses Folgendes umfasst: Zünden eines Plasmas aus einem Sauerstoffgas, um Sauerstoffionen herzustellen; und Beschießen der Isolierschicht mit den Sauerstoffionen.
  10. Verfahren zum Herstellen einer Integrierter-Chip-Struktur mit den folgenden Schritten: Herstellen einer Vorrichtungsstruktur über einem Substrat; Herstellen einer ersten dielektrischen Schicht entlang einer Seitenwand der Vorrichtungsstruktur; Herstellen einer Erstes-Material-Zwischenschicht auf der ersten dielektrischen Schicht; Herstellen einer Zweites-Material-Zwischenschicht auf der Erstes-Material-Zwischenschicht; Strukturieren der Zweites-Material-Zwischenschicht, um eine Isolierschicht herzustellen; Strukturieren der Erstes-Material-Zwischenschicht, um eine Erstes-Material-Schicht herzustellen, die eine äußerste Seitenwand hat, die lateral von einer äußersten Seitenwand der Isolierschicht um einen Hohlraum zurückgesetzt ist, der sich unter der Isolierschicht befindet, wobei, betrachtet in einer Draufsicht, der Hohlraum einen äußeren Umfang der Erstes-Material-Schicht umschließt; Herstellen eines selbstfüllenden Abstandshalters in dem Hohlraum nach dem Strukturieren der Erstes-Material-Zwischenschicht; und Herstellen einer dielektrischen Schicht über dem selbstfüllenden Abstandshalter und der Isolierschicht.
  11. Verfahren nach Anspruch 10, wobei das Herstellen des selbstfüllenden Abstandshalters in dem Hohlraum Folgendes umfasst: Durchführen eines Ionenbeschussprozesses auf der Isolierschicht, um Atome aus der Isolierschicht zu entfernen; und Durchführen eines Wiederabscheidungsprozesses, um die Atome auf der äußersten Seitenwand der Erstes-Material-Schicht abzuscheiden und den selbstfüllenden Abstandshalter herzustellen.
  12. Verfahren nach Anspruch 10 oder 11, wobei eine Oberseite des selbstfüllenden Abstandshalters eine erste Breite hat und eine Unterseite des selbstfüllenden Abstandshalters eine zweite Breite hat, die größer als die erste Breite ist.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei der selbstfüllende Abstandshalter eine geneigte Kante hat.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei die äußere Seitenwand der Erstes-Material-Schicht, gemessen durch die Erstes-Material-Schicht und in Bezug auf eine Unterseite der Erstes-Material-Schicht, in einem spitzen Winkel ausgerichtet ist.
  15. Verfahren nach einem der Ansprüche 10 bis 13, wobei die äußere Seitenwand der Erstes-Material-Schicht, gemessen durch die Erstes-Material-Schicht und in Bezug auf eine Unterseite der Erstes-Material-Schicht, in einem stumpfen Winkel ausgerichtet ist.
  16. Verfahren nach einem der Ansprüche 10 bis 15, wobei die äußere Seitenwand der Erstes-Material-Schicht eine gezackte Beschaffenheit hat.
  17. Verfahren nach einem der Ansprüche 10 bis 16, wobei die Isolierschicht über den selbstfüllenden Abstandshalter überhängt.
  18. Verfahren nach einem der Ansprüche 10 bis 17, wobei die Isolierschicht einen ersten Teil, der entlang einer Grenzfläche mit der Erstes-Material-Schicht angeordnet ist, und einen zweiten Teil, der entlang einer gegenüberliegenden Außenseite der Isolierschicht angeordnet ist, umfasst, wobei der erste Teil ein erstes Material aufweist und der zweite Teil das erste Material und ein oder mehrere weitere Materialien aufweist.
  19. Integrierter-Chip-Struktur mit: einer Erstes-Material-Schicht, die über einem Substrat angeordnet ist und eine äußerste Seitenwand hat; einer Isolierschicht, die über der Erstes-Material-Schicht angeordnet ist, wobei die Isolierschicht sich lateral von einer Position direkt über der Erstes-Material-Schicht bis zu einer Position lateral über die äußerste Seitenwand der Erstes-Material-Schicht hinaus erstreckt, sodass ein Hohlraum definiert wird, der sich unter der Isolierschicht befindet; einem selbstfüllenden Abstandshalter, der in dem Hohlraum angeordnet ist und mindestens eines der Materialien der Isolierschicht aufweist; und einer dielektrischen Schicht, die über der Isolierschicht und entlang einer äußersten Seitenwand des selbstfüllenden Abstandshalters angeordnet ist.
  20. Integrierter-Chip-Struktur nach Anspruch 19, wobei der selbstfüllende Abstandshalter eine erste Seitenwand in Kontakt mit der Erstes-Material-Schicht und eine zweite Seitenwand gegenüber der ersten Seitenwand umfasst, wobei die zweite Seitenwand eine geneigte Seitenwand in Bezug auf eine Unterseite des selbstfüllenden Abstandshalters aufweist.
DE102022104004.6A 2021-12-08 2022-02-21 Selbstfüllende abstandshalter-struktur Pending DE102022104004A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163287144P 2021-12-08 2021-12-08
US63/287,144 2021-12-08
US17/673,104 2022-02-16
US17/673,104 US20230178633A1 (en) 2021-12-08 2022-02-16 Self-filling spacer structure

Publications (1)

Publication Number Publication Date
DE102022104004A1 true DE102022104004A1 (de) 2023-06-15

Family

ID=85769465

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022104004.6A Pending DE102022104004A1 (de) 2021-12-08 2022-02-21 Selbstfüllende abstandshalter-struktur

Country Status (5)

Country Link
US (1) US20230178633A1 (de)
KR (1) KR20230086547A (de)
CN (1) CN115881640A (de)
DE (1) DE102022104004A1 (de)
TW (1) TWI813250B (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011080A1 (en) 2001-07-11 2003-01-16 International Business Machines Corporation Method of fabricating sio2 spacers and annealing caps
US20080116493A1 (en) 2006-11-17 2008-05-22 Adkisson James W Multi-layer spacer with inhibited recess/undercut and method for fabrication thereof
US20080220584A1 (en) 2007-03-08 2008-09-11 Jun-Jung Kim Methods of Forming Integrated Circuit Structures Using Insulator Deposition and Insulator Gap Filling Techniques

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569333B (zh) * 2011-10-11 2017-02-01 聯華電子股份有限公司 一種製作半導體元件的方法
US9087917B2 (en) * 2013-09-10 2015-07-21 Texas Instruments Incorporated Inner L-spacer for replacement gate flow
TWI521481B (zh) * 2014-10-23 2016-02-11 China Steel Corp Regional control system and its positioning method
US11309404B2 (en) * 2018-07-05 2022-04-19 Applied Materials, Inc. Integrated CMOS source drain formation with advanced control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011080A1 (en) 2001-07-11 2003-01-16 International Business Machines Corporation Method of fabricating sio2 spacers and annealing caps
US20080116493A1 (en) 2006-11-17 2008-05-22 Adkisson James W Multi-layer spacer with inhibited recess/undercut and method for fabrication thereof
US20080220584A1 (en) 2007-03-08 2008-09-11 Jun-Jung Kim Methods of Forming Integrated Circuit Structures Using Insulator Deposition and Insulator Gap Filling Techniques

Also Published As

Publication number Publication date
TW202324503A (zh) 2023-06-16
KR20230086547A (ko) 2023-06-15
CN115881640A (zh) 2023-03-31
US20230178633A1 (en) 2023-06-08
TWI813250B (zh) 2023-08-21

Similar Documents

Publication Publication Date Title
DE102019106763B4 (de) Verfahren zum ausbilden einer integrierten schaltungsstruktur und integrierte schaltungsstruktur
DE102007052050B4 (de) Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102017118485A1 (de) Verfahren zum Bilden von Metallschichten in Öffnungen und Vorrichtung zu deren Bildung
DE10230088A1 (de) Herstellungsverfahren für eine Halbleitervorrichtung und zum Ausbilden einer dielektrischen Zwischenschicht unter Verwendung eines hoch-dichten Plasmas
DE102016101844B4 (de) Interconnect-Struktur, Herstellungsverfahren dafür und Halbleitervorrichtung mit einer solchen Interconnect-Struktur
DE102019127070A1 (de) Verfahren zum bilden einer speicherzelle
DE102020135005A1 (de) Drainseitige vertiefung für vorrichtung mit rückseitiger stromschiene
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102019117925A1 (de) Vorreinigung für kontakte
DE102020122109A1 (de) Phasenänderungsspeicherbauelement und verfahren
DE102017120571A1 (de) Verfahren zum reduzieren der kontakttiefenschwankung bei der halbleiterherstellung
DE102020128198A1 (de) Verfahren zur herstellung einer hartmaske mit einemverjüngten profil
DE102020107223A1 (de) Hf-schaltelement mit einem seitenwand-abstandshalter mit einer niedrigen dielektrizitätskonstante
DE102006004412B3 (de) Verfahren zum Erhöhen der Ätzselektivität in einer Kontaktstruktur in Halbleiterbauelementen
DE102018126993B4 (de) Oberflächenänderungsschicht zum bilden eines leitenden merkmals
DE102017113927A1 (de) LDMOS-Transistor und Verfahren
DE102021103217B4 (de) Ätzprofilsteuerung der Durchkontaktierungsöffnung und entsprechende Halbleitervorrichtung
DE102020127451B4 (de) Verfahren zur Bildung einer rückseitigen Langkanalstromschienenvorrichtung und zugehörige Halbleitervorrichtung
DE102017127658B4 (de) Halbleitervorrichtung und verfahren
DE102022104004A1 (de) Selbstfüllende abstandshalter-struktur
DE102019101165A1 (de) Gate-abstandshalterstruktur und verfahren zu deren herstellung
DE102017103464B4 (de) Design für ein metall-gate und einen kontaktstift und verfahren zu deren herstellung
DE102020107236B4 (de) Verfahren zum herstellen eines halbleiter-auf-isolator(soi)-substrats
DE102021108841A1 (de) Transistor-gate-struktur und verfahren zum bilden derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication